DE19536523A1 - Verfahren zur Herstellung einer Gateelektrode - Google Patents

Verfahren zur Herstellung einer Gateelektrode

Info

Publication number
DE19536523A1
DE19536523A1 DE1995136523 DE19536523A DE19536523A1 DE 19536523 A1 DE19536523 A1 DE 19536523A1 DE 1995136523 DE1995136523 DE 1995136523 DE 19536523 A DE19536523 A DE 19536523A DE 19536523 A1 DE19536523 A1 DE 19536523A1
Authority
DE
Germany
Prior art keywords
layer
gate electrode
spacer
produced
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1995136523
Other languages
English (en)
Inventor
Gerhard Rauter
Gerhard Dipl Phys Enders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1995136523 priority Critical patent/DE19536523A1/de
Priority to PCT/DE1996/001845 priority patent/WO1997012390A1/de
Priority to TW085111890A priority patent/TW329032B/zh
Publication of DE19536523A1 publication Critical patent/DE19536523A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Gateelektrode in einer integrierten Schaltung.
Bei Halbleiterprodukten mit extrem hoher Integrationsdichte, beispielsweise bei integrierten Halbleiterspeichern, ist vielfach die Strukturfeinheit der Fotolithographie der limi­ tierende Faktor.
Zudem treten bei der Strukturierung der einzelnen Ebenen einer Halbleiterschaltung in der Regel unerwünschte Schwan­ kungen der Breite des Fotolacks auf. Solche Schwankungen können durch Schichtdickenschwankungen des Fotolacks, Schwan­ kungen der Lichtempfindlichkeit des Fotolacks, einer nicht optimalen Fokuseinstellung am Belichtungsgerät, oder gering­ fügigen Schichtdickenschwankungen von Schichten unter dem Fotolack hervorgerufen werden. Ebenso können Schwankungen der Schichtreflexion der unter dem Fotolack liegenden Schicht so­ wie generell eine zu hohe Reflektivität der Schicht unter dem Fotolack zu Ungenauigkeiten bei der Strukturierung führen.
Daher werden die Schwankungen der oben genannten Parameter mit hohem Kontrollaufwand möglichst klein gehalten. Weiterhin ist es nötig einen Sicherheitsvorhalt in der Strukturgröße einzubauen, um bei den unvermeidlichen Schwankungen keine Ausfälle oder Beeinträchtigungen der elektrischen Funktion zu erhalten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfah­ ren der eingangs genannten Art zu schaffen, mit dem auf be­ sonders einfache und präzise Weise sublithographische Struk­ turen und insbesondere Gateelektroden geschaffen werden können.
Die Lösung dieser Aufgabe erfolgt mit den Merkmalen des An­ spruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
Nach dem Grundgedanken der Erfindung wird auf einem Substrat ein Gateoxid erzeugt, eine Hilfsschicht abgeschieden und an der Stelle, an der die Gateelektrode erzeugt werden soll, strukturiert, eine Schicht eines Materials, das die Gateelektrode bildet, abgeschieden, aus dieser Schicht ein Spacer geätzt, die Hilfsschicht entfernt und der Spacer als Gateelektrode verwendet.
Das erfindungsgemäße Verfahren ermöglicht die Herstellung von sublithographischen Strukturen. Die Größe des Spacers und da­ mit der Gateelektrode hängt nun nur von der Dickenschwankung der abgeschiedenen Schicht ab. Da sich die Schichtdicken­ schwankungen in engeren Grenzen beherrschen lassen als die Schwankungen eines Fototechnik-Lackmaßes, erhält man eine schmalere Verteilung der Strukturbreiten. Insbesondere ist durch dieses Verfahren auch gewährleistet, daß mit immer kleiner werdenden Strukturen unabhängig von topographischen Voraussetzungen auch die Strukturbreitenschwankung reduziert wird.
Weiterhin ist herauszustellen, daß zur Erzeugung von subli­ thographischen Strukturen der so erzeugte Spacer auch als Ätzmaske verwendet werden könnte. Ein Vorteil der Erfindung liegt jedoch darin, daß der Spacer direkt die zu erzeugende Struktur bildet, wodurch eine Vereinfachung und eine beson­ ders präzise Durchführung des Verfahrens erreicht wird.
Die zur Spacerbildung und Gateelektrodenherstellung ver­ wendete Schicht besteht üblicherweise aus Polysilizium. In einer Weiterbildung der Erfindung wird zur Spacerbildung Silizid eingesetzt.
Auf das Gateoxid wird in einer besonders günstigen Ausfüh­ rungsform des Verfahrens zunächst eine dünne Schicht Poly­ silizium mit einer Dicke von ca. 100 nm aufgebracht. Diese dient als Ätzstop bei der Entfernung der Hilfsschicht, die üblicherweise aus CVD-Oxid besteht, um das unter der Poly­ siliziumschicht liegenden Gateoxid zu schützen.
Die Verwendung von Plasma-CVD im Abscheide- oder Ätzmode ist besonders bevorzugt, da dadurch das Verfahren auch bei nie­ drigen Temperaturen von ungefähr 400°C angewandt werden kann.
Auch zur Strukturierung von Mehrlagenschichten wie bei 4M, 16M oder 64M Speicherbausteinen ist das Verfahren geeignet.
Zudem kann durch das erfindungsgemäße Verfahren auf den Einsatz von teurem Maskenmaterial, wie z. B. Phasenmasken, verzichtet werden. Weiterhin können sehr kostenaufwendige Lithographieverfahren, wie z. B. Röntgenlithographie, ersetzt werden.
Nachfolgend wird das erfindungsgemäße Verfahren unter Bezug­ nahme auf die Zeichnung näher erläutert. Die einzige Figur zeigt den Schichtaufbau nach Ablauf eines Teils des Herstel­ lungsverfahrens.
Auf einem Siliziumsubstrat 1 wird in einem Vorprozeß ein Gateoxid 2 erzeugt. Im nächsten Schritt wird eine dünne Poly­ siliziumschicht 3 von ca. 100 nm abgeschieden. Diese kann eventuell auch im Plasma-CVD-Verfahren abgeschieden werden. Im nächsten Schritt wird eine relativ dicke Oxidschicht 4 mit einer Dicke von ca. 0,5 bis 1 µm abgeschieden. Dies erfolgt ebenfalls im CVD-Verfahren (chemical vapor deposition). Die Oxidschicht 4 wird im nächsten Schritt fotolithographisch strukturiert, wobei insbesondere die Stellen strukturiert werden, an denen das Gate erzeugt werden soll. An den Flanken der so strukturierten Oxidschicht 4 werden Spacer 5 durch konforme Abscheidung einer Polysiliziumschicht und an­ schließende anisotrope Ätzung erzeugt. Dieser Verfahrensstand ist in der Figur dargestellt. Beim Ätzen der Spacer 5 ist darauf zu achten, daß die dünne Polysiliziumschicht 3 nicht durchgeätzt wird. Mit einer Fototechnik werden im nächsten Schritt freie Gebiete abgedeckt. Die Oxidschicht 4, die nur hilfsweise aufgebracht wurde, um an den in ihr erzeugten Flanken die Spacer 5 ätzen zu können, wird durch einen Ätz­ schritt entfernt. Die dünne Polysiliziumschicht 3 dient dabei als Ätzstop und als Schutz für die darunter liegende Gate­ oxidschicht 2. Ebenso werden die zuvor mit der Fototechnik abgedeckten freien Gebiete vor einer unbeabsichtigten Ätzung geschützt. Nach dem Ätzen der Oxidschicht 4 wird der bei der Fototechnik aufgebrachte Lack wieder entfernt. Der aus Poly­ silizium gebildete Spacer 5 wird jetzt als Gateelektrode ver­ wendet und entsprechend durchstrukturiert. In Bereichen, an denen kein Polysilizium bleiben soll, wird dieses entfernt. Die Polysiliziumschicht 3 kann problemlos entfernt werden, da diese im Vergleich zu der Gateelektrode sehr dünn ist und bei einer anisotropen Ätzung die Gateelektrode nur unwesentlich kleiner wird.
Im folgenden kann der Prozeß in üblicher Weise fortgesetzt werden. Hier bietet sich auch das CMP-Verfahren an.

Claims (4)

1. Verfahren zur Herstellung einer Gateelektrode in einer mikroelektronischen Schaltung bei dem
auf einem Substrat (1) ein Gateoxid (2) erzeugt wird,
eine Hilfsschicht abgeschieden und an der Stelle, an der die Gateelektrode erzeugt werden soll, strukturiert wird,
eine Schicht eines Materials, das die Gateelektrode bildet, abgeschieden wird,
aus dieser Schicht ein Spacer (5) geätzt wird,
die Hilfsschicht entfernt wird, und
der Spacer (5) als Gateelektrode verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Silizid zur Spacerbildung eingesetzt wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf die Gateoxidschicht (2) eine Polysiliziumschicht (3) aufgebracht wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Polysilizium im Plasma-CVD-Abscheideverfahren aufge­ bracht wird.
DE1995136523 1995-09-29 1995-09-29 Verfahren zur Herstellung einer Gateelektrode Ceased DE19536523A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1995136523 DE19536523A1 (de) 1995-09-29 1995-09-29 Verfahren zur Herstellung einer Gateelektrode
PCT/DE1996/001845 WO1997012390A1 (de) 1995-09-29 1996-09-26 Verfahren zur herstellung einer gateelektrode
TW085111890A TW329032B (en) 1995-09-29 1996-09-30 Gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995136523 DE19536523A1 (de) 1995-09-29 1995-09-29 Verfahren zur Herstellung einer Gateelektrode

Publications (1)

Publication Number Publication Date
DE19536523A1 true DE19536523A1 (de) 1997-04-03

Family

ID=7773708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995136523 Ceased DE19536523A1 (de) 1995-09-29 1995-09-29 Verfahren zur Herstellung einer Gateelektrode

Country Status (3)

Country Link
DE (1) DE19536523A1 (de)
TW (1) TW329032B (de)
WO (1) WO1997012390A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057660A2 (de) * 2002-12-20 2004-07-08 Infineon Technologies Ag Verfahren zur herstellung einer sublithographischen gatestruktur für feldeffekttransistoren, eines zugehörigen feldeffekttransistors, eines zugehörigen inverters sowie zugehörige inverterstruktur
DE10348007A1 (de) * 2003-10-15 2005-05-25 Infineon Technologies Ag Verfahren zum Strukturieren und Feldeffekttransistoren
DE102005028837A1 (de) * 2005-06-25 2007-01-04 Atmel Germany Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
EP0223994A2 (de) * 1985-10-30 1987-06-03 International Business Machines Corporation Verfahren zur Herstellung einer Submikron-Grabenstruktur auf einem halbleitenden Substrat
US4992387A (en) * 1989-03-27 1991-02-12 Matsushita Electric Industrial Co., Ltd. Method for fabrication of self-aligned asymmetric field effect transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
JPS6066861A (ja) * 1983-09-22 1985-04-17 Toshiba Corp 半導体装置の製造方法
US5306657A (en) * 1993-03-22 1994-04-26 United Microelectronics Corporation Process for forming an FET read only memory device
FR2718287B1 (fr) * 1994-03-31 1996-08-02 Alain Straboni Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
EP0223994A2 (de) * 1985-10-30 1987-06-03 International Business Machines Corporation Verfahren zur Herstellung einer Submikron-Grabenstruktur auf einem halbleitenden Substrat
US4992387A (en) * 1989-03-27 1991-02-12 Matsushita Electric Industrial Co., Ltd. Method for fabrication of self-aligned asymmetric field effect transistors

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057660A2 (de) * 2002-12-20 2004-07-08 Infineon Technologies Ag Verfahren zur herstellung einer sublithographischen gatestruktur für feldeffekttransistoren, eines zugehörigen feldeffekttransistors, eines zugehörigen inverters sowie zugehörige inverterstruktur
WO2004057660A3 (de) * 2002-12-20 2005-03-31 Infineon Technologies Ag Verfahren zur herstellung einer sublithographischen gatestruktur für feldeffekttransistoren, eines zugehörigen feldeffekttransistors, eines zugehörigen inverters sowie zugehörige inverterstruktur
DE10348007A1 (de) * 2003-10-15 2005-05-25 Infineon Technologies Ag Verfahren zum Strukturieren und Feldeffekttransistoren
DE10348007B4 (de) * 2003-10-15 2008-04-17 Infineon Technologies Ag Verfahren zum Strukturieren und Feldeffekttransistoren
US7767100B2 (en) 2003-10-15 2010-08-03 Infineon Technologies Ag Patterning method and field effect transistors
US8278707B2 (en) 2003-10-15 2012-10-02 Infineon Technologies Ag Field effect transistors having a double gate structure
DE102005028837A1 (de) * 2005-06-25 2007-01-04 Atmel Germany Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
DE102005028837B4 (de) * 2005-06-25 2009-07-30 Atmel Germany Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors

Also Published As

Publication number Publication date
TW329032B (en) 1998-04-01
WO1997012390A1 (de) 1997-04-03

Similar Documents

Publication Publication Date Title
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
EP0126786B1 (de) Verfahren zum Übertragen eines Musters in eine strahlungsempfindliche Schicht
DE4320033B4 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
EP0369053B1 (de) Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
DE102014222028A1 (de) Maskenstrukturen und Herstellungsverfahren
DE2922416A1 (de) Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
DE10156366B4 (de) Reflexionsmaske und Verfahren zur Herstellung der Reflexionsmaske
DE4221511A1 (de) Verfahren zum bilden von bitstellenleitungen auf einem halbleiter-wafer
DE102007026879A1 (de) Verfahren zum Herstellen einer Struktur auf oder in einem Substrat, Abbildungsschicht zum Erzeugen sublithographischer Strukturen, Verfahren zum Invertieren eines sublithographischen Musters, durch Herstellung einer Struktur erhältliche Einrichtung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE4413152B4 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
WO1996038763A1 (de) Verfahren zur herstellung einer strukturierten maske
DE10341321B4 (de) Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
DE112006000261B4 (de) Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
EP1456870B1 (de) Resistloses lithographieverfahren zur herstellung feiner strukturen
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE19536523A1 (de) Verfahren zur Herstellung einer Gateelektrode
DE60215513T2 (de) Zweischichthartmaske zum ätzverfahren eines edram-gates
DE69534602T2 (de) Struktur und verfahren zur belichtung von photoresist
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE102004029516B3 (de) Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben
DE19608211B4 (de) Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection