JPH09181163A - 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法 - Google Patents

丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法

Info

Publication number
JPH09181163A
JPH09181163A JP30203596A JP30203596A JPH09181163A JP H09181163 A JPH09181163 A JP H09181163A JP 30203596 A JP30203596 A JP 30203596A JP 30203596 A JP30203596 A JP 30203596A JP H09181163 A JPH09181163 A JP H09181163A
Authority
JP
Japan
Prior art keywords
trench
oxide
silicon nitride
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30203596A
Other languages
English (en)
Inventor
Ih-Chin Chen
− チン チェン イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09181163A publication Critical patent/JPH09181163A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 丸い角を備えたトレンチ分離構造体を有する
半導体装置の製造法を提供する。 【解決手段】 ＬＯＣＯＳ酸化物がシリコン基板の表面
から除去されて、表面に凹部３２８が形成される。ＬＯ
ＣＯＳ工程で用いられた窒化シリコンを有する表面の上
に、二酸化シリコン層または窒化シリコン層３２４が沈
着される。この表面が異方性エッチングされて、トレン
チが形成されるべき領域の両側に側壁スペーサ３３２が
作成される。次に、基板がエッチングされて、トレンチ
３３４が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】トレンチ分離構造体は、通
常、トレンチ裏打ち部材として、沈着（堆積）または熱
的成長のいずれかで形成された二酸化シリコンを用いて
いる。トレンチ工程段階の大部分は、典型的には、ゲー
ト酸化物が成長される前およびポリシリコン・ゲートが
沈着される前に実行される。この工程段階の結果とし
て、大部分のトレンチ分離構造体は、活性トランジスタ
に対し、通常、端部漏洩の問題点を有する。図１ａは、
分離トレンチ１０２とソース１０４とドレイン１０６と
ゲート１０８とを有するトレンチ分離トランジスタ１０
０の平面図である。図１ｂは、ゲートとトレンチとの重
なり合った領域のトランジスタに関し１ｂ−１ｂ線に沿
った部分横断面図である。トレンチ１０２は、熱的に成
長された二酸化シリコン１１６で裏打ちされる。このト
レンチを、ＣＶＤで沈着された二酸化シリコン１１２で
被覆された多結晶シリコン１１４で部分的に充填するこ
とが、または二酸化シリコン１１２で完全に充填するこ
とができる。
【０００２】
【発明が解決しようとする課題】ゲート酸化物１１０が
成長される前、化学的機械的研磨（ｃｈｅｍｉｃａｌ−
ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）
のような平坦化段階が実行されて表面が平坦化され、そ
して湿式ＨＦエッチングを用いた表面除去（ｄｅｇｌａ
ｚｅ）工程段階により、熱酸化物が除去される。ＨＦエ
ッチングは等方性処理工程であり、参照番号１１８で示
された角を頂部および側面の両方からエッチングを行
い、そのためにその領域がさらに深くエッチングされ
る。沈着された酸化物は熱酸化物よりもゆっくりエッチ
ングされるという事実により、この問題点はさらに悪化
する。
【０００３】この鋭い角は、活性装置を完成する際、２
つのよく知られた問題点を生ずる。第１の問題点は、ゲ
ート酸化物が形成されるとき、ゲート酸化物は鋭い角の
上には十分には形成されなく、その結果弱い酸化物がで
きることがある。この弱い酸化物は、トランジスタの過
剰な漏洩または短絡を生ずる原因となることがある。第
２の問題点は、多結晶シリコン・ゲートがゲート酸化物
の上に沈着されるとき、多結晶シリコン・ゲートがチヤ
ンネルの側面と頂部の両方に沈着され、そして角領域の
２次元効果により、チヤンネルの角領域はチヤンネルの
他の領域よりも、ゲート・バイアスの影響を強く受ける
ことである。したがって、この局所領域の閾値電圧が低
下し、そして漏洩は大きくなる。図２は、この端部漏洩
の問題点を有するトランジスタのＩd −Ｖs 曲線を、正
規の装置の同じ特性曲線と比較して示した図である。正
規の装置の特性曲線２０２と比べると、鋭い角を有する
トランジスタの特性曲線はいわゆる「２重ハンプ」特性
を示す。チヤンネル幅が小さくなるほど、この問題点は
ますます深刻になる。それは、チヤンネル幅が小さくな
るほど、装置の周辺に存在するトレンチの効果（図１ａ
参照）がますます支配的になるからである。
【０００４】
【課題を解決するための手段】本発明の目的は、丸い角
を備えたトレンチ分離構造体を有する半導体装置を製造
する方法を提供することである。
【０００５】本発明のまた別の目的は、一対の半導体装
置を相互に分離し、そして装置の少なくとも１つを集積
回路の周辺装置から分離するために、丸い角を備えたト
レンチ分離構造体を有する半導体集積回路を製造するこ
とである。
【０００６】本発明のさらに別の目的は、簡単でかつ信
頼性が高くかつ再現可能である、丸い角を備えたトレン
チ分離構造体を有する半導体装置を製造することであ
る。
【０００７】本発明のさらに別の目的は、トレンチ分離
構造体を用い、鋭いトレンチ角に付随して生ずるサブス
レッショルド−ハンプ効果を有しない、半導体装置の集
積回路を製造することである。
【０００８】本発明のこれらの目的およびその他の目的
に従い、本発明の１つの特徴により、トレンチが形成さ
れるべき位置におけるシリコン基板の表面の上にＬＯＣ
ＯＳ酸化物が形成される、丸い角を備えたトレンチ分離
構造体を有する半導体装置を製造することができる。Ｌ
ＯＣＯＳ酸化物が除去され、その後のトレンチ位置の表
面に凹部ができる。この表面の上に第１の誘電体層が形
成され、そして異方性エッチングが行われて、トレンチ
位置の両側に誘電体スペーサが形成される。次に、トレ
ンチ位置において、トレンチがエッチングされる。
【０００９】本発明のまた別の特徴により、窒化シリコ
ン層がシリコン基板の表面の上に形成され、そしてパタ
ーン形成されて、トレンチが形成されるべき位置の表面
が露出される、丸い角を備えたトレンチ分離構造体を有
する半導体装置を製造する方法が得られる。トレンチ位
置の表面に、ＬＯＣＯＳ酸化物が形成される。ＬＯＣＯ
Ｓ酸化物が除去されて、トレンチ位置の表面に凹部がで
きる。この表面の上に二酸化シリコン層が形成され、そ
して異方性エッチングが行われて、トレンチ位置に隣接
した窒化シリコン層の両側にスペーサが形成される。ト
レンチ位置において、トレンチがエッチングされる。ス
ペーサが除去され、そしてトレンチが第２の二酸化シリ
コン層で充填される。第２の二酸化シリコン層が平坦化
され、そして窒化シリコン層が除去される。第２の誘電
体層の上にゲート酸化物が形成され、そしてゲート酸化
物の上にゲート多結晶シリコンが作成される。
【００１０】本発明のさらに別の特徴により、第１の窒
化シリコン層がシリコン基板の表面の上に形成され、そ
してパターン形成されて、トレンチが作成されるべき位
置の表面が露出される、丸い角を備えたトレンチ分離構
造体を有する半導体装置を製造する方法が得られる。ト
レンチ位置の表面に、ＬＯＣＯＳ酸化物が形成される。
ＬＯＣＯＳ酸化物が除去されて、トレンチ位置の表面に
凹部ができる。この表面の上に第２の窒化シリコン層が
形成され、そして異方性エッチングが行われて、トレン
チ位置に隣接した第２の窒化シリコン層の両側にスペー
サが形成される。トレンチ位置において、トレンチがエ
ッチングされる。スペーサが除去され、そしてトレンチ
が二酸化シリコン層で充填される。第２の窒化シリコン
層が平坦化され、そして第１の窒化シリコン層が除去さ
れる。第２の窒化シリコン層の上にゲート酸化物が形成
され、そしてゲート酸化物の上にゲート多結晶シリコン
が形成される。
【００１１】本発明のなおさらに別の特徴により、トレ
ンチが形成されるべきシリコン基板の表面の上に実質上
１５００オングストローム以下の厚さを有するＬＯＣＯ
Ｓ酸化物が形成される、丸い角を備えたトレンチ分離構
造体を有する半導体装置を製造する方法が得られる。ト
レンチ位置の両側に、窒化シリコン側壁スペーサが形成
される。側壁スペーサにより保護された場所以外のＬＯ
ＣＯＳ酸化物が除去され、そしてトレンチ位置におい
て、トレンチがエッチングされる。
【００１２】本発明のなおさらに別の特徴により、窒化
シリコン層がシリコン基板の表面の上に形成され、そし
てパターン形成されて、トレンチが作成されるべき位置
の表面が露出される、丸い角を備えたトレンチ分離構造
体を有する半導体装置を製造する方法が得られる。トレ
ンチ位置の表面に、ＬＯＣＯＳ酸化物が形成される。Ｌ
ＯＣＯＳ酸化物の厚さは実質上１５００オングストロー
ム以下である。トレンチ位置に隣接した窒化シリコン層
の両側に、窒化シリコン側壁スペーサが形成される。側
壁スペーサにより保護された場所以外のＬＯＣＯＳ酸化
物が除去される。トレンチ位置において、トレンチがエ
ッチングされ、そしてこのトレンチが二酸化シリコン層
で充填される。二酸化シリコン・トレンチ充填層の表面
が平坦化される。パターン形成された窒化シリコン層が
除去される。装置の活性領域の上にゲート酸化物が形成
され、そしてゲート酸化物の上にゲート多結晶シリコン
が形成される。
【００１３】本発明のなお別の特徴により、一対の半導
体装置を相互に分離するために第１のトレンチ位置にお
いて、および少なくとも１つの装置を集積回路の周辺装
置から分離するために第２の位置において、シリコン基
板の表面の上にＬＯＣＯＳ酸化物が形成される、丸い角
を備えたトレンチ分離構造体を有する半導体集積回路を
製造する方法が得られる。トレンチ位置のおのおのの両
側に、窒化シリコン側壁スペーサが形成される。側壁ス
ペーサにより保護された場所以外のＬＯＣＯＳ酸化物が
除去され、そしてトレンチ位置のおのおのにおいて、ト
レンチがエッチングされる。
【００１４】本発明のさらに別の特徴により、窒化シリ
コン層がシリコン基板の表面の上に形成され、そしてパ
ターン形成されて、一対の半導体装置を相互に分離する
ための第１のトレンチが作成されるべき第１の位置にお
いて、および少なくとも１つの装置を集積回路の周辺装
置から分離するための第２のトレンチが形成されるべき
第２の位置において、表面が露出される、丸い角を備え
たトレンチ分離構造体を有する半導体集積回路を製造す
る方法が得られる。トレンチ位置の表面の上に、ＬＯＣ
ＯＳ酸化物が形成される。トレンチ位置に隣接した窒化
シリコン層の両側に、窒化シリコン側壁スペーサが形成
される。側壁スペーサにより保護された場所以外のＬＯ
ＣＯＳ酸化物が除去される。トレンチ位置のおのおのに
おいて、トレンチがエッチングされ、そしてこれらのト
レンチのおのおのが二酸化シリコン層で充填される。二
酸化シリコン・トレンチ充填層のおのおのの表面が平坦
化される。パターン形成された窒化シリコン層が除去さ
れる。装置の活性領域の上にゲート酸化物が形成され、
そしてゲート酸化物の上にゲート多結晶シリコンが形成
される。
【００１５】
【発明の実施の形態】図３ａは、相互に分離されるべき
２個の半導体装置３０２，３１２の平面図である。本発
明の技術は、Ｐ形装置またはＮ形装置のいずれにも同じ
ように応用することができる。トランジスタ３０２は、
ソース３０４とゲート３０６とドレイン３０８とを有す
る。トランジスタ３１２は、ソース３１４とゲート３１
６とドレイン３１８とを有する。図３ｂ〜図３ｈは図３
ａの３ｂ−３ｂ線に沿った図３ａの横断面図であって、
トレンチ分離構造体を形成するのに必要な処理工程段階
を示す。図３ｉ〜図３ｏは、この構造体を完成してゲー
ト・ポリシリコン層を形成する工程を示す。
【００１６】トレンチ分離構造体を形成する第１段階
は、ＬＯＣＯＳ酸化物層を形成する段階である。当業者
には周知であるように、ＬＯＣＯＳ酸化物層を形成する
工程は、シリコン基板３２０の上に厚さが１００オング
ストロームないし３００オングストロームの熱パッド酸
化物またはバッファ酸化物３２２を形成する工程で始ま
る。厚さが１０００オングストロームないし２０００オ
ングストロームの窒化シリコン層３２４が、化学蒸気沈
着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔ
ｉｏｎ、ＣＶＤ）または他の適切な方法により形成され
る。パッド酸化物は、シリコン基板と窒化シリコンとの
間のバッファとしての役割を果たす。それは、当業者に
は周知であるように、窒化シリコンとシリコンとの界面
に大きなストレスが発生し、そしてこのストレスがシリ
コンの中に転位を生ずる原因となるからである。
【００１７】図３ｃに示されているように、窒化シリコ
ン３２４がマイクロリソグラフィ技術によりパターン形
成される。それにより、ＬＯＣＯＳ酸化物が形成される
べき領域内の窒化シリコンが除去される。厚さが３００
オングストロームないし４０００オングストロームのＬ
ＯＣＯＳ酸化物領域３２６が、図３ｄに示されているよ
うに、窒化シリコンによって保護されていない領域に形
成される。ＬＯＣＯＳ酸化物は、典型的には、セッ氏９
００度ないしセッ氏１１００度の間の温度の高温の蒸気
に基板をさらすことにより形成される。前記で説明され
たＬＯＣＯＳ工程は当業者には周知である。
【００１８】次の工程段階は、湿式エッチング工程を用
いてＬＯＣＯＳ酸化物の表面を処理して表面を一部除去
することである。シリコン基板の表面を酸化して二酸化
シリコンが形成されるとき、形成された二酸化シリコン
の約４５％は基板の表面から採取されたシリコンであ
る。したがって、ＬＯＣＯＳ酸化物の表面処理を行うと
き、基板の表面に凹部３２８ができる。次に、図３ｅに
示されているように、この表面処理工程で用いられたパ
ッド酸化物３２２が再び成長される。その後、図３ｆに
示されているように、このようにして得られた構造体の
上に、二酸化シリコンまたは窒化シリコン層３３０が沈
着される。
【００１９】次に、二酸化シリコンまたは窒化シリコン
層３３０がマイクロリソグラフィ技術によりパターン形
成され、そして異方性エッチングを用いてエッチングさ
れ、図３ｇに示されているように、側壁スペーサ３３２
が形成される。次に、この構造体はシリコン・エッチン
グされて、シリコン基板３２０をエッチングしてトレン
チ３３４が形成される。このようにして形成されたトレ
ンチは、図３ｈに示されているように、傾斜しかつ丸い
形状の角を有する。
【００２０】傾斜しかつ丸い形状の角を形成する工程
は、この時点で完了する。トレンチ分離工程はここから
始まる。本発明の開示を明確に示すために、下記の説明
および図３ｉ〜図３ｏは、トレンチ分離工程を実行する
１つの実施例を示す。本発明の範囲内において、他の工
程を用いることもできる。
【００２１】図３ｉにおいて、二酸化シリコンまたは窒
化シリコンのスペーサが、例えば湿式エッチングにより
除去され、そしてオプションの回転式チヤンネル停止体
注入または垂直式チヤンネル停止体注入が実行される。
図に示されているように、この注入剤はＮＭＯＳ装置に
対してはホウ素であり、そして当業者にはよく知られて
いるように、ＰＭＯＳ装置に対してはリンが用いられる
であろう。
【００２２】図３ｊに示されているように、もし用いら
れるならば、トレンチの表面の上におよび注入されたチ
ヤンネル停止体の上に、パッド酸化物３３８が熱酸化に
より成長される。得られた構造体の上に二酸化シリコン
層または窒化シリコン層３４０が沈着され、それによ
り、図３ｋに示されているように、トレンチが充填され
る。沈着された二酸化シリコン層または窒化シリコン層
の表面が、例えば、化学的機械的研磨（ＣＭＰ）により
平坦化され、それにより図３ｌに示されているように、
窒化シリコン層３２４の表面が露出し、そしてゲートを
形成するための平坦な表面が形成される。窒化物層３２
４が例えば湿式エッチングにより除去され、そして図３
ｍに示されているように、ダミー・ゲート酸化物３４２
を熱酸化により成長させる。次に、このダミー酸化物の
表面が一部除去され、それによりシリコンの活性領域が
露出する。このダミー酸化物は、この後に行われる工程
の前に、シリコンの表面を清浄にするのに用いられる犠
牲酸化物としての役割を果たす。図３ｎに示されている
ように、熱ゲート酸化物３４４が成長され、そして多結
晶シリコン・ゲート３４６が沈着される。図３ｏに示さ
れているように、ゲート多結晶シリコンにエッチングが
行われ、そしてソース領域およびドレイン領域の注入が
行われて、工程が完了する。その後、ＣＭＯＳ集積回路
を従来の方式で工程処理することができる。
【００２３】図３ｎおよび図３ｏに示されているよう
に、多結晶シリコン・ゲートはトレンチの角を包み込む
ことはなく、前に説明したコーナ効果は生じない。
【００２４】もし図３ｄに示された表面一部除去段階が
窒化シリコンの下のパッド酸化物を厳しくアンダーカッ
トして窒化シリコンを完全に「除去」するならば、その
ときに生ずる問題点を、本発明の好ましい第２の実施例
により回避することができる。この第２の実施例では、
ＬＯＣＯＳ酸化物を除去する代わりに、トレンチに、Ｌ
ＯＣＯＳ酸化物を介した乾式エッチングが行われる。第
２の実施例の最初の３つの段階は図３ｂ〜図３ｄに示さ
れた段階と同じであり、これらの段階については前に説
明した。図４ａ〜図４ｇにおいては、図３ｂ〜図３ｏに
示された実施例と同じようなエレメントには、同じよう
な参照符号が付されている。図４ａにおいて、ＬＯＣＯ
Ｓ酸化物４２６はすでに成長している。オプションのチ
ヤンネル停止体４３６が注入される。チヤンネル停止体
４３６は、図３ｉに示されたチヤンネル停止体３３６と
同等のエレメントである。
【００２５】図４ｂに示されているように、窒化シリコ
ン領域４２４の両側に窒化シリコン側壁が形成される。
エッチングでトレンチが形成されるべき位置の両側に、
これらの側壁が配置される。これらの側壁は、窒化シリ
コンが沈着された後に、例えば等方性乾式エッチングを
行うことにより、形成することができる。トレンチの側
面領域を保護するための側壁を利用して、ＬＯＣＯＳ酸
化物に対し、好ましくは窒化シリコンを選択的にエッチ
ングする酸化物エッチングを用いて異方性エッチングが
行われる。その結果得られた構造体が図４ｃに示されて
いる。この構造体において、トレンチが形成されるべき
場所のＬＯＣＯＳ酸化物はエッチングにより除去されて
いる。窒化シリコンのスペーサの下のＬＯＣＯＳ酸化物
は、用いられたエッチングの異方性性質のために、エッ
チングされない。前に説明されたように、基板からのシ
リコンがＬＯＣＯＳ酸化物を形成するのに用いられるか
ら、シリコン基板４２０の表面に凹部４２７が形成され
る。
【００２６】図４ｄは、もし窒化シリコン側壁がＬＯＣ
ＯＳエッチングの期間中にエッチングされたならば、そ
のときにのみ必要なオプションの段階を示す。この段階
では、側壁４３２とＬＯＣＯＳ酸化物４２６の残存物と
の上に、第２の窒化シリコン側壁または二酸化シリコン
側壁４３１が形成される。これらの窒化シリコン側壁ま
たは二酸化シリコン側壁はそれぞれ、窒化シリコンまた
は二酸化シリコンを沈着した後に例えば乾式エッチング
を行うことにより、作成することができる。
【００２７】図４ｅに示されているように、シリコン基
板がエッチングされて、浅いトレンチ４３４が形成さ
れ、そして保護酸化物４３８が成長されてトレンチ４３
４の表面が裏打ちされる。この保護酸化物は、例えば、
熱酸化により成長させることができる。この工程は、図
３ｈで示された時点で完了している。図３ｈで示された
時点では、傾斜しそして丸い角を有するトレンチが完成
している。トレンチ分離工程は、図４ｆに示されたこの
時点から進行する。図４ｆに示されているように、トレ
ンチは、例えば、化学蒸気沈着（ＣＶＤ）法により沈着
されたトレンチ再充填酸化物４４０で充填される。この
構造体に対し例えば化学的機械的平坦化が行われ、それ
により図４ｇに示された構造体が得られる。図４ｇに示
された構造体は、図３ｌに示された構造体と同等の構造
体である。次に、トランジスタを形成するために、図３
ｍ〜図３ｏの工程を用いることができ、そして従来のＣ
ＭＯＳ工程を用いて処理を行うことにより、集積回路を
作成することができる。
【００２８】本発明の特定の実施例が開示されたが、種
々の変更実施例の可能であることは当業者には容易に分
かるであろう。このような変更実施例はすべて、本発明
の範囲内に包含されるものと理解されなければならな
い。
【００２９】以上の説明に関して更に以下の項を開示す
る。 （１） トレンチが形成されるべき位置のシリコン基板
の表面上にＬＯＣＯＳ酸化物を形成する段階と、前記ト
レンチ位置の前記表面に凹部が残るように前記ＬＯＣＯ
Ｓ酸化物を除去する段階と、前記表面の上に第１の誘電
体層を形成する段階と、前記トレンチ位置の側面に誘電
体スペーサを形成するために前記誘電体層を異方性エッ
チングする段階と、前記トレンチ位置でトレンチをエッ
チングする段階と、を有する、丸い角を備えたトレンチ
分離構造体を有する半導体装置を製造する方法。 （２） 第１項記載の方法において、前記スペーサを除
去する段階と、前記トレンチを第２の誘電体層で充填す
る段階と、前記装置の活性領域の上にゲート酸化物を形
成する段階と、前記ゲート酸化物の上にゲート多結晶シ
リコンを形成する段階と、をさらに有する前記方法。 （３） 第２項記載の方法において、前記ゲート酸化物
を形成する前に前記第２の酸化物層を平坦化する段階を
さらに有する、前記方法。 （４） 第３項記載の方法において、前記第２の誘電体
層を形成する前に、前記トレンチ領域にチヤンネル停止
領域を形成する段階をさらに有する、前記方法。 （５） 第２項記載の方法において、前記ＬＯＣＯＳ酸
化段階が、前記ＬＯＣＯＳ酸化物の形成の前に、パター
ン形成された窒化シリコン層を形成する段階を有し、前
記第１の誘電体層が、前記窒化シリコン層の上に形成さ
れ、前記窒化シリコン層の側面の上に前記スペーサを形
成するために異方性エッチングされ、前記窒化シリコン
層が前記ゲート酸化物層の形成の前に除去される、前記
方法。 （６） 第１項記載の方法において、前記第１の誘電体
層が二酸化シリコンである、前記方法。 （７） 第１項記載の方法において、前記第１の誘電体
層が窒化シリコンである、前記方法。 （８） 第２項記載の方法において、前記第２の誘電体
層が二酸化シリコンである、前記方法。 （９） 第２項記載の方法において、前記第２の誘電体
層が窒化シリコンである、前記方法。
【００３０】（１０） トレンチが形成されるべき位置
のシリコン基板の表面を露出するためにパターン形成さ
れる窒化シリコン層を前記シリコン基板の表面の上に形
成する段階と、前記トレンチ位置の前記表面の上にＬＯ
ＣＯＳ酸化物を形成する段階と、前記トレンチ位置の前
記表面に凹部が残るように前記ＬＯＣＯＳ酸化物を除去
する段階と、前記表面の上に二酸化シリコン層を形成す
る段階と、前記トレンチ位置に隣接する前記窒化シリコ
ン層の側面にスペーサを形成するために前記二酸化シリ
コン層を異方性エッチングする段階と、前記トレンチ位
置でトレンチをエッチングする段階と、前記スペーサを
除去する段階と、第２の二酸化シリコン層で前記トレン
チを充填する段階と、前記第２の二酸化シリコン層を平
坦化する段階と、前記窒化シリコン層を除去する段階
と、前記第２の誘電体層の上にゲート酸化物を形成する
段階と、前記ゲート酸化物の上にゲート多結晶シリコン
を形成する段階と、を有する、丸い角を備えたトレンチ
分離構造体を有する半導体装置を製造する方法。
【００３１】（１１） トレンチが形成されるべき位置
のシリコン基板の表面を露出するためにパターン形成さ
れる第１の窒化シリコン層を前記シリコン基板の表面の
上に形成する段階と、前記トレンチ位置の前記表面の上
にＬＯＣＯＳ酸化物を形成する段階と、前記トレンチ位
置の前記表面に凹部が残るように前記ＬＯＣＯＳ酸化物
を除去する段階と、前記表面の上に第２の窒化シリコン
層を形成する段階と、前記トレンチ位置に隣接する前記
窒化シリコン層の側面にスペーサを形成するために前記
第２の窒化シリコン層を異方性エッチングする段階と、
前記トレンチ位置でトレンチをエッチングする段階と、
前記スペーサを除去する段階と、二酸化シリコン層で前
記トレンチを充填する段階と、前記第２の窒化シリコン
層を平坦化する段階と、前記第１の窒化シリコン層を除
去する段階と、前記第２の窒化シリコン層の上にゲート
酸化物を形成する段階と、前記ゲート酸化物の上にゲー
ト多結晶シリコンを形成する段階と、を有する、丸い角
を備えたトレンチ分離構造体を有する半導体装置を製造
する方法。
【００３２】（１２） トレンチが形成されるべき位置
のシリコン基板の表面の上に実質上１５００オングスト
ローム以下の厚さを有するＬＯＣＯＳ酸化物を形成する
段階と、前記トレンチ位置の両側に窒化シリコン側壁ス
ペーサを形成する段階と、前記側壁スペーサにより保護
される場所以外の前記ＬＯＣＯＳ酸化物を除去する段階
と、前記トレンチ位置でトレンチをエッチングする段階
と、を有する、丸い角を備えたトレンチ分離構造体を有
する半導体装置を製造する方法。 （１３） 第１２項記載の方法において、前記トレンチ
を二酸化シリコン層で充填する段階をさらに有する、前
記方法。 （１４） 第１３項記載の方法において、前記二酸化シ
リコン層の表面を平坦化する段階をさらに有する、前記
方法。 （１５） 第１２項記載の方法において、前記ＬＯＣＯ
Ｓ酸化段階が、前記ＬＯＣＯＳ酸化物を形成する前に、
パターン形成された窒化シリコン層を形成する段階を有
し、前記側壁スペーサが前記パターン形成された窒化シ
リコン層の側面の上に形成され、かつ二酸化シリコン層
で前記トレンチを充填する段階と、前記二酸化シリコン
層の表面を平坦化する段階と、前記パターン形成された
窒化シリコン層を除去する段階と、をさらに有する、前
記方法。 （１６） 第１５項記載の方法において、前記トレンチ
をエッチングする前に前記スペーサの上に二酸化シリコ
ン側壁を形成する段階をさらに有する、前記方法。 （１７） 第１２項記載の方法において、前記ＬＯＣＯ
Ｓ酸化物除去段階が、窒化シリコンに対し選択性を有す
る酸化物エッチング液で前記ＬＯＣＯＳ酸化物を異方性
エッチングする段階を有する、前記方法。 （１８） 第１２項記載の方法において、前記装置の活
性領域の上にゲート酸化物を形成する段階と、前記ゲー
ト酸化物の上にゲート多結晶シリコンを形成する段階
と、をさらに有する、前記方法。 （１９） 第１４項記載の方法において、前記装置の活
性領域の上にゲート酸化物を形成する段階と、前記ゲー
ト酸化物の上にゲート多結晶シリコンを形成する段階
と、をさらに有する、前記方法。 （２０） 第１５項記載の方法において、前記装置の活
性領域の上にゲート酸化物を形成する段階と、前記ゲー
ト酸化物の上にゲート多結晶シリコンを形成する段階
と、をさらに有する、前記方法。
【００３３】（２１） トレンチが形成されるべき位置
のシリコン基板の表面を露出するためにパターン形成さ
れる第１の窒化シリコン層を前記シリコン基板の表面の
上に形成する段階と、前記トレンチ位置の前記表面の上
に実質上１５００オングストローム以下の厚さを有する
ＬＯＣＯＳ酸化物を形成する段階と、前記トレンチ位置
に隣接する前記窒化シリコン層の側面の上に窒化シリコ
ン側壁スペーサを形成する段階と、前記側壁スペーサに
より保護された場所以外の前記ＬＯＣＯＳ酸化物を除去
する段階と、前記トレンチ位置でトレンチをエッチング
する段階と、二酸化シリコン層で前記トレンチを充填す
る段階と、前記二酸化シリコン・トレンチ充填層の表面
を平坦化する段階と、前記パターンに形成された窒化シ
リコン層を除去する段階と、前記装置の活性領域の上に
ゲート酸化物を形成する段階と、前記ゲート酸化物の上
にゲート多結晶シリコンを形成する段階と、を有する、
丸い角を備えたトレンチ分離構造体を有する半導体装置
を製造する方法。 （２２） 一対の半導体装置を相互に分離するために第
１のトレンチ位置のシリコン基板の表面の上に、および
前記装置の少なくとも１つを集積回路の周辺装置から分
離するために第２の位置のシリコン基板の表面の上に、
ＬＯＣＯＳ酸化物を形成する段階と、前記トレンチ位置
のおのおのの両側に窒化シリコン側壁スペーサを形成す
る段階と、前記側壁スペーサにより保護された場所以外
の前記ＬＯＣＯＳ酸化物を除去する段階と、前記トレン
チ位置のおのおのの位置でトレンチをエッチングする段
階と、を有する、丸い角を備えたトレンチ分離構造体を
有する半導体集積回路を製造する方法。 （２３） 第２２項記載の方法において、前記トレンチ
を二酸化シリコン層で充填する段階をさらに有する、前
記方法。 （２４） 第２３項記載の方法において、前記二酸化シ
リコン層の表面を平坦化する段階をさらに有する、前記
方法。 （２５） 第２２項記載の方法において、前記ＬＯＣＯ
Ｓ酸化段階が、前記ＬＯＣＯＳ酸化物を形成する前に、
パターン形成された窒化シリコン層を形成する段階を有
し、前記側壁スペーサが、前記パターン形成された窒化
シリコン層の側面の上に作成され、二酸化シリコン層で
前記トレンチを充填する段階と、前記二酸化シリコン層
の表面を平坦化する段階と、前記パターン形成された窒
化シリコン層を除去する段階と、をさらに有する、前記
方法。 （２６） 第２５項記載の方法において、前記トレンチ
をエッチングする前に、前記スペーサの上に二酸化シリ
コン側壁を形成する段階をさらに有する、前記方法。 （２７） 第２２項記載の方法において、前記ＬＯＣＯ
Ｓ酸化物除去段階が、窒化シリコンに対し選択性を有す
る酸化物エッチング液で前記ＬＯＣＯＳ酸化物を異方性
エッチングする段階を有する、前記方法。 （２８） 第２２項記載の方法において、前記装置の活
性領域の上にゲート酸化物を形成する段階と、前記ゲー
ト酸化物の上にゲート多結晶シリコンを形成する段階
と、をさらに有する、前記方法。 （２９） 第２４項記載の方法において、前記装置の活
性領域の上にゲート酸化物を形成する段階と、前記ゲー
ト酸化物の上にゲート多結晶シリコンを形成する段階
と、をさらに有する、前記方法。 （３０） 第２５項記載の方法において、前記装置の活
性領域の上にゲート酸化物を形成する段階と、前記ゲー
ト酸化物の上にゲート多結晶シリコンを形成する段階
と、をさらに有する、前記方法。
【００３４】（３１） 一対の半導体装置を相互に分離
するための第１のトレンチが形成されるべき第１の位置
においてシリコン基板の表面を露出するために、および
前記装置の少なくとも１つを集積回路の周辺装置から分
離するための第２のトレンチが形成されるべき第２の位
置においてシリコン基板の表面を露出するためにパター
ン形成される窒化シリコン層を前記シリコン基板の表面
の上に形成する段階と、前記トレンチ位置の前記表面の
上にＬＯＣＯＳ酸化物を形成する段階と、前記トレンチ
位置に隣接する前記窒化シリコン層の側面の上に窒化シ
リコン側壁スペーサを形成する段階と、前記側壁スペー
サにより保護された場所以外の前記ＬＯＣＯＳ酸化物を
除去する段階と、前記トレンチ位置のおのおのでトレン
チをエッチングする段階と、二酸化シリコン層で前記ト
レンチのおのおのを充填する段階と、前記二酸化シリコ
ン・トレンチ充填層のおのおのの表面を平坦化する段階
と、前記パターン形成された窒化シリコン層を除去する
段階と、前記装置の活性領域の上にゲート酸化物を形成
する段階と、前記ゲート酸化物の上にゲート多結晶シリ
コンを形成する段階と、を有する、丸い角を備えたトレ
ンチ分離構造体を有する半導体集積回路を製造する方
法。 （３２） 半導体装置または集積回路を製造する１つの
方法により、ゲート酸化物の弱さを小さくするために、
およびコーナ効果により生ずるいわゆる「２重ハンプ」
曲線を避けるために、丸い角を有するトレンチ分離構造
体が得られる。ＬＯＣＯＳ酸化物がシリコン基板の表面
から除去されて、表面に凹部が形成される。ＬＯＣＯＳ
工程で用いられた窒化シリコンを備えた表面の上に、二
酸化シリコン層または窒化シリコン層が沈着される。こ
の表面に異方性エッチングが行われて、トレンチが形成
されるべき領域の両側に側壁スペーサが形成される。次
に、基板がエッチングされて、トレンチが形成される。
また別の方法では、ＬＯＣＯＳ酸化物が除去される前
に、窒化物側壁が形成される。その結果得られた構造体
に異方性エッチングが行われ、トレンチ位置の両側に側
壁が形成される。これらの側壁は、窒化シリコン側壁と
ＬＯＣＯＳ酸化物の残留物とで形成される。次に、基板
がエッチングされて、トレンチが形成される。
【図面の簡単な説明】
【図１】トレンチ分離を用いた半導体装置の図であっ
て、ａは平面図、ｂはゲートとトレンチとが重なり合っ
た領域において１ｂ−１ｂ線に沿っての部分横断面図。
【図２】正規の半導体装置のＩd −Ｖs 曲線を示したグ
ラフであって、コーナ効果が原因で生ずる２重ハンプ曲
線も示されている。
【図３】本発明の１つの実施例によりシリコン基板の上
に形成される一対の半導体装置を形成する際の順次の工
程段階の図であって、ａは一対の半導体装置の平面図、
ｂは図ａの１ｂ−１ｂ線に沿っての横断面図であって初
期の工程段階の図、ｃは図ｂの次の工程段階の図、ｄは
図ｃの次の工程段階の図、ｅは図ｄの次の工程段階の
図、ｆは図ｅの次の工程段階の図、ｇは図ｆの次の工程
段階の図、ｈは図ｇの次の工程段階の図、ｉは図ａと同
じ横断面図であってトランジスタを作成するために必要
な付加工程段階を示した最初の工程段階の図、ｊは図ｉ
の次の工程段階の図、ｋは図ｊの次の工程段階の図、ｌ
は図ｋの次の工程段階の図、ｍは図ｌの次の工程段階の
図、ｎは図ｍの次の工程段階の図、ｏは図ｎの次の工程
段階の図。
【図４】本発明の第２実施例によりトレンチ分離構造体
を形成するための工程段階を示した図３ａの３ｂ−３ｂ
線に沿っての横断面図であって、ａは図３ｄに示された
工程段階を出発点として示した図、ｂは図ａの次の工程
段階の図、ｃは図ｂの次の工程段階の図、ｄは図ｃの次
の工程段階の図、ｅは図ｄの次の工程段階の図、ｆはト
ランジスタを形成する前にトレンチ分離体を完成するの
に必要な段階を示した図３ａと同じ横断面図の最初の工
程段階の図、ｇは図ｆの次の工程段階の図、ｈは図ｇの
次の工程段階の図。
【符号の説明】 ３２４ 窒化シリコン層 ３２６ ＬＯＣＯＳ酸化物 ３２８ 凹部 ３３０ 第１の誘電体層（二酸化シリコン層または窒化
シリコン層） ３３２ 誘電体スペーサ（側壁スペーサ） ３３４ トレンチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 トレンチが形成されるべき位置のシリコ
    ン基板の表面上にＬＯＣＯＳ酸化物を形成する段階と、 前記トレンチ位置の前記表面に凹部が残るように前記Ｌ
    ＯＣＯＳ酸化物を除去する段階と、 前記表面の上に第１の誘電体層を形成する段階と、 前記トレンチ位置の側面に誘電体スペーサを形成するた
    めに前記誘電体層を異方性エッチングする段階と、 前記トレンチ位置でトレンチをエッチングする段階と、
    を有する、丸い角を備えたトレンチ分離構造体を有する
    半導体装置を製造する方法。
JP30203596A 1995-11-13 1996-11-13 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法 Pending JPH09181163A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US661695P 1995-11-13 1995-11-13
US006616 1995-11-13

Publications (1)

Publication Number Publication Date
JPH09181163A true JPH09181163A (ja) 1997-07-11

Family

ID=21721753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30203596A Pending JPH09181163A (ja) 1995-11-13 1996-11-13 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法

Country Status (3)

Country Link
EP (1) EP0773582A3 (ja)
JP (1) JPH09181163A (ja)
TW (1) TW395013B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956598A (en) * 1998-07-02 1999-09-21 United Microelectronics Corp. Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit
JP2000012677A (ja) * 1998-06-08 2000-01-14 Samsung Electron Co Ltd 半導体基板におけるトレンチ分離構造の製造方法
US6657248B1 (en) 1998-11-02 2003-12-02 Hitachi, Ltd. Semiconductor device having groove isolation structure and gate oxide films with different thickness
KR100461328B1 (ko) * 2002-06-29 2004-12-14 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
CN1315173C (zh) * 2003-06-30 2007-05-09 海力士半导体有限公司 具有沟槽形式的装置隔离层的半导体装置的制造方法
JP2009231728A (ja) * 2008-03-25 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955404B2 (ja) 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6140156A (en) * 1999-07-13 2000-10-31 United Microelectronics Corp. Fabrication method of isolation structure photodiode
KR100335495B1 (ko) * 1999-11-12 2002-05-08 윤종용 디봇 발생을 방지하며 공정이 간단한 소자분리막의 제조방법
JP2003521122A (ja) * 2000-01-27 2003-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 浅いトレンチ集積回路とその製造方法
CN101320689B (zh) * 2007-06-07 2010-11-10 和舰科技(苏州)有限公司 一种沟槽型功率晶体管的沟槽结构的形成方法
TWI766294B (zh) * 2020-06-10 2022-06-01 聯華電子股份有限公司 形成絕緣結構的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US5043778A (en) * 1986-08-11 1991-08-27 Texas Instruments Incorporated Oxide-isolated source/drain transistor
EP0284456B1 (en) * 1987-02-24 1991-09-25 STMicroelectronics, Inc. Pad oxide protect sealed interface isolation process
US5350941A (en) * 1992-09-23 1994-09-27 Texas Instruments Incorporated Trench isolation structure having a trench formed in a LOCOS structure and a channel stop region on the sidewalls of the trench

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012677A (ja) * 1998-06-08 2000-01-14 Samsung Electron Co Ltd 半導体基板におけるトレンチ分離構造の製造方法
US5956598A (en) * 1998-07-02 1999-09-21 United Microelectronics Corp. Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit
US6657248B1 (en) 1998-11-02 2003-12-02 Hitachi, Ltd. Semiconductor device having groove isolation structure and gate oxide films with different thickness
KR100461328B1 (ko) * 2002-06-29 2004-12-14 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
CN1315173C (zh) * 2003-06-30 2007-05-09 海力士半导体有限公司 具有沟槽形式的装置隔离层的半导体装置的制造方法
JP2009231728A (ja) * 2008-03-25 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TW395013B (en) 2000-06-21
EP0773582A3 (en) 1999-07-14
EP0773582A2 (en) 1997-05-14

Similar Documents

Publication Publication Date Title
JP4953818B2 (ja) 高性能の歪みｃｍｏｓデバイス
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
JP4827363B2 (ja) トレンチ素子分離構造を有する半導体素子の製造方法
US6306723B1 (en) Method to form shallow trench isolations without a chemical mechanical polish
US5858858A (en) Annealing methods for forming isolation trenches
JP3923214B2 (ja) 半導体装置のトレンチ素子分離方法
US6184108B1 (en) Method of making trench isolation structures with oxidized silicon regions
US6027982A (en) Method to form shallow trench isolation structures with improved isolation fill and surface planarity
US6146975A (en) Shallow trench isolation
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR100273615B1 (ko) 반도체장치및그제조방법
JPH09181163A (ja) 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法
KR100307651B1 (ko) 반도체장치의제조방법
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
JP3703069B2 (ja) シャロー・トレンチ・アイソレーションの形成方法
KR100244847B1 (ko) 디봇 형성을 최소화하는 방법 및 집적 회로 칩
KR0183854B1 (ko) 반도체 장치의 트렌치 소자 분리 방법
US6232203B1 (en) Process for making improved shallow trench isolation by employing nitride spacers in the formation of the trenches
US6180492B1 (en) Method of forming a liner for shallow trench isolation
US6103594A (en) Method to form shallow trench isolations
JP2000323565A (ja) 半導体装置の製造方法及び半導体装置
US7026196B2 (en) Method of forming field effect transistor and structure formed thereby
JP3567773B2 (ja) トレンチ素子分離領域を有する半導体装置の製造方法
US6846721B2 (en) Manufacturing method of semiconductor device