CN101320689B - 一种沟槽型功率晶体管的沟槽结构的形成方法 - Google Patents

一种沟槽型功率晶体管的沟槽结构的形成方法 Download PDF

Info

Publication number
CN101320689B
CN101320689B CN2007101084324A CN200710108432A CN101320689B CN 101320689 B CN101320689 B CN 101320689B CN 2007101084324 A CN2007101084324 A CN 2007101084324A CN 200710108432 A CN200710108432 A CN 200710108432A CN 101320689 B CN101320689 B CN 101320689B
Authority
CN
China
Prior art keywords
groove
power transistor
type power
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101084324A
Other languages
English (en)
Other versions
CN101320689A (zh
Inventor
石亮
黄清俊
施晓东
王雪丹
武斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Warship chip manufacturing (Suzhou) Limited by Share Ltd
Original Assignee
Hejian Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hejian Technology Suzhou Co Ltd filed Critical Hejian Technology Suzhou Co Ltd
Priority to CN2007101084324A priority Critical patent/CN101320689B/zh
Publication of CN101320689A publication Critical patent/CN101320689A/zh
Application granted granted Critical
Publication of CN101320689B publication Critical patent/CN101320689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种沟槽型功率晶体管的沟槽结构的形成方法，针对现有的沟槽难以形成较圆滑的拐角的问题而发明。本发明提出的方法，包括提供一基底，基底上具有一垫层氧化层；在垫层氧化层上进行氮化硅沉积，形成硬式掩膜层；利用光刻胶定义沟槽的区域；采用热生长的方法在沟槽的区域形成场氧化层；采用湿蚀刻回蚀刻部分氮化硅，再用湿蚀刻去除场氧化层；最后，用干蚀刻形成沟槽。本发明应用于沟槽型功率晶体管，利用本发明所述方法形成的沟槽，使栅极电场的分布更均匀，从而大大提高沟槽型功率晶体管的耐压性。

Description

一种沟槽型功率晶体管的沟槽结构的形成方法
技术领域
本发明涉及半导体的制造，特别是涉及一种沟槽型功率晶体管的沟槽结构的形成方法。
背景技术
以往的沟槽型功率晶体管的沟槽形成底部形状的工艺，使用热氧化层作为硬式掩膜层，通过光刻胶定义出沟槽的区域，然后采用干蚀刻的方法形成沟槽，受限于干蚀刻的非等向蚀刻性，很难形成比较圆滑的沟槽顶部以及底部形状，至使栅极电场的分布不均匀，影响栅极氧化层的品质。
发明内容
鉴于上述现有技术的缺陷，本发明的目的是提供一种形成具有圆滑顶部和底部的沟槽结构的方法。
本发明形成沟槽结构的方法，在基底上形成沟槽，并在沟槽上生长栅极氧化层，包括：
提供一基底，基底上具有一垫层氧化层；
在垫层氧化层上进行氮化硅沉积，形成硬式掩膜层；
利用光刻胶定义沟槽的区域；
采用热生长的方法在沟槽的区域形成场氧化层；
采用湿蚀刻回蚀刻部分氮化硅，再用湿蚀刻去除场氧化层，形成圆弧形的沟槽底部，去除场氧化层的鸟嘴，使得沟槽顶部相对平滑；
用干蚀刻形成沟槽。
上述硬式掩膜层是应用化学气相沉积法形成。
通过本发明方法形成的沟槽的顶部及其底部的拐角相对比较圆滑，提高顶部和底部的拐角处的栅极氧化层的品质，并且使栅极电场的分布更均匀，从而大大提高沟槽型功率晶体管的耐压性。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。
附图说明
图1至图7为根据本发明一实施例形成沟槽的工艺步骤流程图。
具体实施方式
以下结合图1至图7对本发明一优选实施例作进一步说明。
步骤1、参照图1，提供一基底，例如N+基底1，其上形成有N-外延层2。在基底上生长一垫氧化层3；
步骤2、然后较佳为以化学气相沉积法形成氮化硅硬式掩膜层4，该硬式掩膜层4可避免在沟槽边缘或角落形成孔穴，如图2所示；
步骤3、然后，将光刻胶层旋涂在硬式掩膜层4上，并构图限定沟槽形成区，使用构图的光刻胶腐蚀氮化硅硬式掩膜层4和垫氧化层3，定义出沟槽的区域，如图3所示；
步骤4、如图4所示，采用热生长的方法在沟槽的区域形成场氧化层5；
步骤5、如图5所示，采用湿蚀刻回蚀刻部分氮化硅；
步骤6、如图6所示，再使用湿蚀刻将场氧化层及其鸟嘴去除，形成圆弧形的沟槽底部b和相对平滑的沟槽顶部a；
步骤7、如图7所示，用干蚀刻的方法形成沟槽。
这样形成的沟槽顶部a以及底部b的拐角相对比较圆滑，使栅极电场分布更均匀，提高顶部和底部拐角处的栅极氧化层的品质，提高了沟槽型功率晶体管的耐压。
当然，本发明还可有其他实施例，在不背离本发明精神及其实质的情况下，所属技术领域的技术人员当可根据本发明作出各种相应的改变，但这些相应的改变都应属于本发明的权利要求的保护范围。

Claims (2)

1.一种沟槽型功率晶体管的沟槽结构的形成方法，在基底上形成沟槽，并在沟槽上生长栅极氧化层，其特征在于，
提供一基底，基底上具有一垫层氧化层；
在垫层氧化层上进行氮化硅沉积，形成硬式掩膜层；
利用光刻胶定义沟槽的区域；
采用热生长的方法在沟槽的区域形成场氧化层；
采用湿蚀刻回蚀刻部分氮化硅；
再用湿蚀刻去除上述场氧化层；
用干蚀刻形成沟槽。
2.根据权利要求1所述的方法，其特征在于，上述硬式掩膜层是应用化学气相沉积法形成。
CN2007101084324A 2007-06-07 2007-06-07 一种沟槽型功率晶体管的沟槽结构的形成方法 Active CN101320689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101084324A CN101320689B (zh) 2007-06-07 2007-06-07 一种沟槽型功率晶体管的沟槽结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101084324A CN101320689B (zh) 2007-06-07 2007-06-07 一种沟槽型功率晶体管的沟槽结构的形成方法

Publications (2)

Publication Number Publication Date
CN101320689A CN101320689A (zh) 2008-12-10
CN101320689B true CN101320689B (zh) 2010-11-10

Family

ID=40180666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101084324A Active CN101320689B (zh) 2007-06-07 2007-06-07 一种沟槽型功率晶体管的沟槽结构的形成方法

Country Status (1)

Country Link
CN (1) CN101320689B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632939A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 优化功率器件沟槽顶部圆角的方法
CN103632953B (zh) * 2012-08-20 2016-04-13 上海华虹宏力半导体制造有限公司 一种基于氧化硅衬底的v型槽结构的制作方法
CN104952722A (zh) * 2014-03-28 2015-09-30 中芯国际集成电路制造（天津）有限公司 金属淀积方法及去除沟槽尖角的方法
CN108074800B (zh) * 2016-11-16 2020-01-14 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法
CN110858540A (zh) * 2018-08-22 2020-03-03 株洲中车时代电气股份有限公司 一种碳化硅u型槽的制备方法
CN112216605B (zh) * 2019-07-09 2024-09-10 株洲中车时代半导体有限公司 一种碳化硅沟槽及其制备方法
CN116825828A (zh) * 2022-03-21 2023-09-29 苏州东微半导体股份有限公司 碳化硅器件及其制造方法
CN114551224B (zh) * 2022-04-28 2022-08-02 广州粤芯半导体技术有限公司 半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0773582A2 (en) * 1995-11-13 1997-05-14 Texas Instruments Incorporated Method of forming a trench isolation structure in an integrated circuit
CN1941300A (zh) * 2005-09-30 2007-04-04 奇梦达股份公司 制造沟槽晶体管的方法及相应的沟槽晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0773582A2 (en) * 1995-11-13 1997-05-14 Texas Instruments Incorporated Method of forming a trench isolation structure in an integrated circuit
CN1941300A (zh) * 2005-09-30 2007-04-04 奇梦达股份公司 制造沟槽晶体管的方法及相应的沟槽晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2007-129037A 2007.05.24
JP特开平11-135610A 1999.05.21

Also Published As

Publication number Publication date
CN101320689A (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
CN101320689B (zh) 一种沟槽型功率晶体管的沟槽结构的形成方法
CN104733455B (zh) 集成电路及其形成方法
US7510977B2 (en) Method for manufacturing silicon carbide semiconductor device
US8178409B2 (en) Semiconductor device with alternately arranged P-type and N-type thin semiconductor layers and method for manufacturing the same
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
JP4611270B2 (ja) 半導体装置の製造方法
JP2009043990A (ja) 縦型ｍｏｓトランジスタの製造方法
CN103855018B (zh) 沟槽底部进行离子注入调节bv和改善导通电阻的方法
JP2005051225A (ja) 半導体装置のための、ＳｉまたはＳｉＣ上に厚い酸化物を形成する方法
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
JP4657356B2 (ja) 半導体装置の製造方法
CN104347375B (zh) 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN109932875B (zh) 加热盘及应用其的等离子去胶机、等离子去胶方法
JP2011029608A (ja) 半導体装置およびその製造方法
TWI283028B (en) Method of forming variable oxide thicknesses across semiconductor chips
CN101620996A (zh) 一种栅氧化层的制造方法
CN112309865B (zh) 横向扩散金属氧化物半导体器件及其制造方法
TW577112B (en) Method of improving uniformity of photoresist layer
CN102376563A (zh) 平坦化凹槽和形成半导体结构的方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
CN1801473A (zh) 无应力浅沟渠隔离结构的形成方法
CN104681444B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN104779162B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN106876276A (zh) 沟槽型双层栅mos结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu

Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd

Address before: 215025 Xinghua street, Suzhou Industrial Park, Suzhou, Jiangsu 333

Patentee before: Hejian Technology (Suzhou) Co., Ltd.

CP03 Change of name, title or address