-
Die Erfindung betrifft eine integrierte Halbleiterschaltung
mit redundanten Bereichen, und insbesondere einer
Halbleiterspeichervorrichtung mit einem Redundanzschema
-
Die Speicherkapazität von Halbleiterspeichervorrichtungen
wurde deutlich vergrößert. Mit dem Ansteigen der
Speicherkapazität steigt die Anzahl der in jedem Speicherchip und
innerhalb einer Fläche jedes Speicherchips enthaltenen
Schaltungselemente. Dementsprechend wird die Möglichkeit
groß, daß zumindest ein Defekt in einem Speicherchip
vorhanden ist. Um einen solchen Speicherchip, der zumindest
eine defekte Speicherzelle aufweist, zu retten, wurde ein
Redundanzschema eingeführt. Entsprechend dem
Redundanzschema sind redundante Speicherzellen auf demselben Chip
hergestellt, auf dem ein normales Speicherzellenfeld
ausgebildet ist. Für den Fall, daß eine defekte Zelle oder
Zellen in dem normalen Feld vorhanden sind, werden solche
defekten Speicherzellen funktionell ersetzt. Selbst wenn der
Speicherchip Defekte im normalen Feld aufweist, kann somit
der Speicherchip als funktionell in Ordnung eingesetzt
werden.
-
In einer solchen Halbleiterspeichervorrichtung mit
Redundanzschema ist es im Hinblick auf die Qualität und
Zuverlässigkeitskontrollen wichtig zu wissen, ob das
Redundanzschema tatsächlich für den Ersatz von Defekten im normalen
Feld verwendet wurde oder nicht. Eine Möglichkeit ist ein
Nur-Lese-Speicher (ROM) eines Schmelztyps vorzusehen, der
anzeigt, ob das Redundanzschema tatsächlich zum Ersatz von
Defekten im normalen Feld verwendet wird. Beispielsweise
schlägt die US-A-448019 eine derartige Technologie vor.
Gemäß diesem Patent der Vereinigten Staaten sind eine
Spannungsschalt-Schaltung und eine Schmelzeinrichtung in Reihe
zwischen einen Versorgungsspannungsanschluß (Vcc) und einen
der externen Anschlüsse geschaltet. Die Schmelzsicherung
wird für den Fall aufgebrochen, in dem das Redundanzschema
verwendet wird, und wird leitend gehalten, wenn das
Redundanzschema nicht verwendet wird. Der Programmzustand der
Schmelzeinrichtung wird durch Anlegen einer speziellen
Spannung außerhalb des normalen Spannungsbereiches für die
Speichervorrichtung erfaßt, wodurch die Spannungsschalt-
Schaltung leitend wird. In diesem Zustand, wenn die
Schmelzeinrichtung leitend gehalten ist, fließt ein
gewisser Strombetrag von dem einen externen Anschluß zum
Spannungsversorgungsanschluß. Andererseits, für den Fall,
in dem die Schmelzeinrichtung aufgebrochen ist, fließt kein
Strom zwischen den genannten beiden Anschlüssen, selbst
wenn die spezielle Spannung den einen Externanschluß
angelegt wird.
-
Diese Technik erfordert jedoch die spezielle Spannung, die
außerhalb des normalen Spannungsbereiches ist.
Aufgrunddessen sind die Leseprozesse des Zustands der
Schmelzeinrichtung relativ schwierig. Wegen der Anlegung der
obengenannten speziellen Spannung an den externen Anschluß, kann eine
interne Schaltung, die mit diesem einen externen Anschluß
verbunden ist, leicht durch die spezielle Spannung negativ
beeinflußt werden, und somit ist die Möglichkeit gegeben
daß ein anomaler Strom in die interne Schaltung fließt. Im
schlechtesten Falle könnten Elemente der internen
Schaltungen aufgrund der speziellen Spannung zerstört werden.
-
Eine Vorrichtung gemäß dem Oberbegriff des Anspruches 1 ist
aus der EP-A-0052481 bekannt. Dieser Speicher hat eine
Zustands-Identifikationsschaltung, wobei diese Schaltung eine
Schalt-Schaltung aufweist, die durch die
Versorgungsspannung und ein adressiertes Signal gesteuert wird. Die
Schalt-Schaltung erfordert spezielle Anschlußelemente zur
Steuerung oder einen kleinen Wert der Versorgungsspannung
für ihre Steuerung. Im ersten Fall ist es schwierig, solche
speziellen Anschlußelemente auf hochintegrierten
Halbleiterchips vorzusehen. Im zweiten Fall ist es erforderlich,
einen speziell kleinen Wert der Versorgungsspannung dem
Speicher zuzuführen, um die Schalt-Schaltung einzuschalten,
und aufgrunddessen wird der Betriebszustand der
funktionellen Schaltung selbst durch eine derartig geringe
Versorgungsspannung nachteilig beeinflußt.
-
Aus der EP-A-0086310 ist es bekannt, ein
Nur-Lese-Speicherelement zum Speichern des Zustandes einer
Redundanzschaltung und eine Einrichtung zur Steuerung eines
Schaltelementes in Abhängigkeit von diesem Nur-Lese-Speicher
vorzusehen. Gemäß Patents Abstracts of Japan, Ausgabe 8, Nr. 259
(P-317) [1696], 28. November 1984; JP-A-5912999, ist es
bekannt, eine schmelzbare Verbindung zur Anzeige des Zustands
eines Speichers zu verwenden. Insbesondere wird ein
Strompfad zwischen Anschlüssen durch die Schmelzeinrichtung
unterbrochen, so daß das Unterbrechen der
Schmelzeinrichtung von außerhalb erkannt werden kann. Andererseits
fordert die Schmelzeinrichtung eine relativ große Fläche auf
dem Chip, und es ist schwierig, einen gewünschten
Widerstand der Schmelzeinrichtung auszubilden.
-
Es ist eine Aufgabe der Erfindung, eine verbesserte
Detektorschaltung zur Erfassung des Nutzzustandes eines
Redundanzspeichers in einer Halbleitervorrichtung zu schaffen,
die ohne die Erfordernis einer speziellen Spannung
außerhalb des normalen Betriebsspannungsbereiches betreibbar
ist.
-
Es ist eine weitere Aufgabe der Erfindung, einen
verbesserten Halbleiterspeicher zu schaffen, bei dem ein defekter
Adressenplatz leicht festgestellt werden kann.
-
Diese Aufgabe wird durch eine Halbleitervorrichtung gelöst,
die im Anspruch definiert ist.
-
Die erste und die zweite programmierbare Schalt-Schaltung
sind in Reihe zwischen den ersten und dem zweiten
Spannungsanschluß geschaltet. Der Zustand der
Redundanzschaltung wird in Abhängigkeit von dem Potential des
Steueranschlusses als Änderung in einem Versorgungsstrom erfaßt,
der zwischen dem ersten und dem zweiten Spannungsanschluß
fließt.
-
Erfindungsgemäß besteht kein Erfordernis einer speziellen
Spannung außerhalb des normalen Spannungsbereichs, und
somit kann eine leichte und zuverlässige Erfassung erzielt
werden.
-
Fig. 1 ist ein schematisches Schaltdiagramm eines Nur-Lese-
Speichers zur Anzeige des Zustandes eines Redundanz-Schemas
gemäß bekannter Technik;
-
Fig. 2 ist ein schematisches Schaltdiagramm einer ersten
Ausführungsform der Erfindung;
-
Fig. 3 ist ein schematisches Schaltdiagramm einer zweiten
Ausführungsform der Erfindung;
-
Fig. 4 ist ein schematisches Diagramm einer dritten
Ausführungsform der Erfindung;
-
Fig. 5 ist ein schematisches Schaltdiagramm einer vierten
Ausführungsform der Erfindung;
-
Fig. 6 ist ein Blockdiagramm der Speichervorrichtung gemäß
der Erfindung;
Detaillierte Beschreibung der Erfindung
-
Fig. 1 zeigt einen bekannten Nur-Lese-Speicher zur Anzeige
der Verwendung eines Redundanz-Schemas.
-
Der Nur-Lese-Speicher DT besteht aus einer
Schmelzeinrichtung F und diodengeschalteten Feldeffekttransistoren QT1
und QT2 mit jeweils einer Schwellspannung VT, die in Reihe
zwischen einen Versorgungsspannungsanschluß und einen
externen Anschluß XT geschaltet sind. Die Anschlüsse Vcc und
XT sind ursprünglich für eine Speichervorrichtung
vorgesehen, in der der Nur-Lese-Speicher DT ausgebildet ist, und
der Anschluß ist ferner mit einer internen Schaltung CB,
die in der Speichervorrichtung enthalten ist, verbunden.
-
Bei dieser Anordnung wird, in dem Fall, in dem eine
redundante Speicherzelle zum Ersatz einer defekten Speicherzelle
in einem normalen Speicherzellenfeld verwendet wird, die
Schmelzeinrichtung F in bekannter Weise zerstört, während
in dem Fall, in dem die redundante Speicherzelle nicht
verwendet wird, die Schmelzeinrichtung F leitend gehalten
wird.
-
Diese Programmierung der Schmelzeinrichtung wird nach dem
Test der Speichervorrichtung durchgeführt. Bei normalem
Betrieb wird eine Spannung, die innerhalb des normalen
Betriebsspannungsbereichs, d. h. Vcc bis Masse (GND) ist, dem
externen Anschluß EXT zugeführt, und die interne Schaltung
CB führt ihre Funktion basierend auf dem Potential am
Anschluß EXT durch. In diesem Fall werden die Transistoren
QT1 und QT2 nichtleitend gehalten, selbst wenn die
Schmelzeinrichtung F leitend gehalten ist. Aufgrunddessen
beeinflußt der Nur-Lese-Speicher DT den Zustand des externen
Anschlusses EXT nicht, und die die Schaltung CB enthaltende
Speichervorrichtung führt einen normal funktionierenden
Betrieb durch.
-
Für den Fall, daß der Zustand der Schmelzeinrichtung F
ausgelesen wird, um zu prüfen, ob die redundante Zelle zum
Ersatz einer defekten Zelle im normalen Feld verwendet wurde,
wird eine höhere Spannung, die oberhalb von (Vcc+2VT)
liegt, dem externen Anschluß EXT zugeführt. Dementsprechend
werden für den Fall, in dem die Schmelzeinrichtung F
leitend ist, die Transistoren QT1 und QT2 leitend, so daß ein
Detektorstrom ID vom externen Anschluß EXT zu dem Anschluß
Vcc durch die Transistoren QT1 und QT2 und die
Schmelzeinrichtung F fließt. Demgegenüber fließt für den Fall, in dem
die Schmelzeinrichtung F zerstört ist, kein Strom durch den
Nur-Lese-Speicherabschnitt DT, unabhängig von der Anlegung
einer höheren Spannung an den Anschluß EXT. Der Zustand des
Redundanzschemas kann somit durch den Nur-Lese-Speicher DT
erfaßt werden.
-
Bei dieser Anordnung muß jedoch eine höhere Spannung dem
externen Anschluß EXT zugeführt werden, um den Speicher DT
freizugeben, und die höhere Spannung wird unausweichlich
der internen Schaltung CB zugeführt, die gleichzeitig im
normalen Spannungsbereich des Potentials arbeitet.
Zusätzlich zu dem Beschwernis, die höhere Spannung selbst
herzustellen, werden somit Möglichkeiten geschaffen, daß
ein anomaler Strom in der internen Schaltung CB verursacht
wird und zu einem Zusammenbrechen oder zu einer Zerstörung
von Elementen der internen Schaltung CB führt.
-
Dementsprechend ist die Technik der Fig. 1 nicht praktisch.
-
Bezugnehmend auf Fig. 2 wird eine Anordnung zum Anzeigen
des Zustandes des Redundanzschemas gemäß einer ersten
Ausführungsform der Erfindung beschrieben.
-
Ein p-Kanal-Feldeffekttransistor QP2 und ein
n-Kanal-Feldeffekttransistor QN3 sind in Reihe zwischen eine
Versorgungsspannung
Vcc und den Massenanschluß GND einer
Speichervorrichtung mit Redundanzschema geschaltet. Ein
Chipauswahlsignal-Anschluß empfängt ein
Chipauswahlsignal, welches dann durch einen Puffer 1 als Steuersignal Φ&sub1;
gepuffert wird. Das Steuersignal Φ&sub1; wird dem Gate des
Transistors QP2 sowie dem Speicherabschnitt der
Speichervorrichtung zugeführt. Die Speichervorrichtung wird
freigegeben, wenn das Signal Φ, das ist , auf niedrigem Pegel
ist, und gesperrt, wenn das Signal Φ ( ) auf hohem Pegel
ist. Ein programmierbarer Speicher 2 dient der Anzeige, ob
das Redundanzschema tatsächlich verwendet ist oder nicht.
Der Speicher 2 besteht aus einem schmelzbaren Register R,
das aus einem polykristallinen Siliziumfilm besteht,
N-Kanal-Feldeffekt-Transistoren QN1 und QN2 und einem P-Kanal-
Feldeffekt-Transistor QP1. Bei diesem Speicher Z wird der
Widerstand des Schmelzregisters R zu einem kleineren Wert
ausgewählt als der Einschaltwiderstand des Transistors QP1,
so daß ein Knoten N&sub1; immer einen hohen Vcc-Pegel und ein
Knoten N&sub2; einen niedrigen GND-Pegel einnimmt, sofern das
Schmelzregister R nicht unterbrochen ist.
-
In dem Fall, in dem das Redundanzschema nicht verwendet
wird und das normale Speicherfeld vollständig in Ordnung
ist, ist bei dieser Anordnung das Schmelzregister R nicht
unterbrochen. Aufgrunddessen sind die Knoten N&sub1; und N&sub2; auf
hohem (Vcc) bzw. niedrigem (GND) Pegel eingestellt. Wenn in
diesem Zustand der Chipauswahlanschluß auf niedrigem
Pegel und somit das Signal Φ niedrig ist, wird die
Speichervorrichtung freigegeben, und gleichzeitig wird der
Transistor QP2 leitend. Der Knoten N&sub2; ist jedoch auf niedrigem
Pegel und der Transistor QN3 ist nichtleitend, und
aufgrunddessen fließt kein Strom durch die Transistoren QP2
und QN3. Für den Fall, in dem das Redundanzschema verwendet
wird, um einen defekten Teil des normalen Speicherfeldes zu
ersetzen, ist das Schmelzregister R unterbrochen.
Aufgrunddessen nehmen die Knoten N&sub1; und N&sub2; des Speichers 2 den
niedrigen (GND) und den hohen (Vcc) Pegel ein, wodurch der
Transistor QN3 leitend wird.
-
Wenn dementsprechend der Anschluß und das Signal Φ
niedrig werden, wird der Transistor QP2 leitend, wobei die
Speichervorrichtung freigegeben wird. Als Ergebnis fließt
ein Detektorstrom ID durch die Transistoren QP2 und QN3 vom
Anschluß Vcc zum Masseanschluß GND.
-
Im allgemeinen liegt ein durch die freigegebene
Speichervorrichtung fließender Strom bei einigen uA, wenn die
Speichervorrichtung im Stillzustand ist und bei einigen mA,
wenn ein neuer Zugriffszyklus ausgelöst wird.
Aufgrunddessen wird der Detektorstrom ID einfach detektiert durch
Einbringen einer Strommeßvorrichtung zwischen den Anschluß Vcc
und einer Spannungsquelle mit Vcc und durch Auswählen des
Betrages des Detektorstroms ID auf den selben Wert, wie der
obengenannte Stillstrom der Speichervorrichtung oder mehr.
Zum Beispiel wird der Strombetrag ID zu 10 uA im Hinblick
auf die einfache Erfassung und auf die Leistungseinsparung
gewählt.
-
In Bezug auf Fig. 3 wird ein zweites Ausführungsbeispiel
der Erfindung beschrieben. Eine Speichervorrichtung umfaßt
einen Speicherabschnitt 10 sowie eine Detektorschaltung aus
einem P-Kanal-Transistor QP2 und einem N-Kanal-Transistor
QN3. Der Speicherabschnitt C umfaßt eine Anzahl von
normalen Feldern von Speicherzellen MC, die entlang einer Anzahl
normaler Wortleitungen WL0 bis WLn angeordnet sind. Ein
Redundanzfeld aus Speicherzellen RMC ist entlang einer
Redundanzwortleitung WLR angeordnet. Die Wortleitungen WL0 bis
WLn können durch NOR-Dekoder 6-1 bis 6-n betrieben werden.
Die Dekoder 6-1 bis 6-n empfangen wahre und komplementäre
Adress-Signale in vorgegebenen Kombinationen, die von
Adresspuffern 4-1 bis 4-i zugeführt werden, die mit Adress-
Anschlüssen A0 bis Ai gekoppelte Eingaben empfangen. Die
Redundanz-Wortleitung RMC wird durch einen Redundanzdekoder
6-R betrieben, der durch eine
Redundanzadressen-Steuerschaltung 8 gesteuert wird. Die Adresse der defekten
normalen Wortleitung, die zumindest mit einer defekten
Speicherzelle gekoppelt ist, wird in der Steuerschaltung 8
registriert.
-
Wenn die externen Adressen A0 bis Ai diese
Defektwortleitung bezeichnen, gibt die Steuerschaltung 8 dann den
Dekoder 6-R frei, um somit die Redundanzwortleitung WLR anstatt
der Defekt-Normal-Wortleitung auszuwählen. Bei dieser
Anordnung ist die Redundanz-Wortleitung WLR mit dem Gate des
Transistors QN3 anstatt des Speichers 2 der Fig. 2
verbunden.
-
Wenn der Chipselekt-Anschluß CS und sein gepuffertes Signal
Φ&sub1; auf niedrigem Pegel (GND) sind, wird der
Speicherabschnitt 1D freigegeben und der Transistor QP2 ist leitend.
Wenn in diesem Zustand eine der normalen Wortleitungen
ausgewählt wird, die Redundanzwortleitung WLR aber nicht
gewählt ist, nimmt der Transistor QN3 niemals einen leitenden
Zustand ein. Als Ergebnis fließt kein Strom durch die
Transistoren QP2 und QN3.
-
Wenn die Redundanz-Wortleitung WLR anstatt der defekten
Wortleitung gewählt wird, wird der Transistor QN4 leitend,
so daß der Detektorstrom ID über die Transistoren QN3 und
QP2 fließt. Dieser Detektorstrom wird dem Betriebsstrom
der Vorrichtung, der von Vcc zu Masse fließt, überlagert.
-
Dementsprechend wird die Auswahl der Redundanz-Wortleitung
einfach erfaßt.
-
Fig. 4 zeigt eine modifizierte Ausführungsform der Fig. 2
als dritte Ausführungsform der Erfindung.
-
Diese Ausführungsform wird durch Einbringen eines N-Kanal-
Feldeffekttransistors QN5 erhalten, dessen Gate ein wahres
Signal Aj' erhält, das durch einen Adresspuffer 4j', der
das Adresseneingangssignal Aj erhält, erzeugt wird. Die
Adresseingabe Aj ist nicht die Determinante zur Auswahl des
Redundanzschemas. Mit anderen Worten wird das
Redundanzschema unabhängig vom Zustand von Aj gewählt.
-
Wenn bei dieser Anordnung der Adresseingang Aj auf hohem
Pegel ist, wird der Transistor QN5 leitend und ermöglicht
dadurch die Erfassung des Detektorstroms zusätzlich zu der
oben beschriebenen Ausgestaltung für die Struktur der Fig.
2. Der Leistungsverbrauch aufgrund des Detektorstroms ID im
freigegebenen Zustand kann praktisch reduziert werden, da
der Strom ID für den Fall Aj = 1 begrenzt ist.
-
Fig. 5 zeigt eine modifizierte Ausführungsform der Fig. 3
als vierte Ausführungsform der Erfindung. Diese
Ausführungsform wird durch Einbringen eines N-Kanal-Transistors
QN6 in Reihe bezüglich der Transistoren QP2 und QN3
erhalten. Der Transistor QN6 empfängt an seinem Gate ein
Komplementärsignal , das von einem Adresspuffer 4-j erzeugt
wird, der die Adresseingabe Aj erhält, die sich nicht auf
die Auswahl der Redundanzwortleitung WLR bezieht.
Dementsprechend ist nur, wenn der Adresseingang Aj auf niedrigem
Pegel "0" ist und das Signal Aj hoch ist, die Erfassung der
Auswahl der Redundanzwortleitung erreicht.
-
Fig. 6 zeigt eine Speichervorrichtung, die die
Detektorschaltung 20 der Fig. 4 und gleichzeitig die
Detektorschaltung 30 der Fig. 5 enthält. In Fig. 6 sind die Teile, die
denen der Fig. 4 und 5 entsprechen, mit denselben
Bezugsziffern versehen. Das gepufferte Signal Φ&sub1; des
Chip-Auswahlssignals wird gemeinsam dem Speicherabschnitt 10 und
den Detektorschaltungen 20 und 30 zugeführt. Das wahre
Signal Aj' und das komplementäre Signal Aj von dem
Adresspuffer
4-j werden den Schaltungen 20 bzw. 30 zugeführt. Wenn
bei dieser Anordnung die Adresseingabe Aj auf hohem Pegel
ist und Chipauswahl auf niedrigem Pegel, wird die
Detektorschaltung 20 freigegeben und bewirkt eine Änderung
eines Versorgungsstroms um den Detektorstrom ID, wenn das
Redundanzschema zum Ersetzen des Defekts im normalen Feld
verwendet wird. In diesem Fall wird die Detektorschaltung
gesperrt. Wenn der Adresseingang Aj auf niedrigem Pegel
ist, wird die Detektorschaltung 30 freigegeben, während die
Schaltung 20 gesperrt wird. Unter dieser Bedingung
bezeichnet die Adresseingabe die defekte Normalwortleitung, und
aufgrunddessen wird die Redundanzwortleitung intern
ausgewählt, wobei der Detektorstrom ID, der durch die Schaltung
30 fließt, dem in den Anschluß Vcc fließenden Strom
überlagert wird.
-
Bei dieser Anordnung können das Vorhandensein der Ersatz-
Redundanzschemas und die Adresse des defekten Teils
detektiert werden, ohne den Detektorstrom ID zu verdoppeln.
-
Wie oben beschrieben wurde, ist erfindungsgemäß keine
spezielle Spannung außerhalb des normalen
Betriebsspannungsbereichs erforderlich, und somit wird eine einfache und
zuverlässige Erfassung des Zustandes des Redundanz-Schemas
erreicht.