HINTERGRUND DER ERFINDUNG
Erfindungsgebiet
-
Die vorliegende Erfindung betrifft ein
Halbleiterspeichergerät und insbesondere ein Halbleiterspeichergerät mit
einem Redundanzdekoder gemäß dem Oberbegriff des unabhängigen
Anspruches 1 oder 2.
Beschreibung des Standes der Technik
-
Die Speicherkapazität von Halbleiterspeichergeräten ist
bemerkenswert erhöht worden. Mit dem Erhöhen der Kapazität
von Halbleiterspeichern wurde die
Redundanzschaltungstechnologie eingeführt. Die Redundanzschaltung hat eine
redundante Zeile oder Spalte von Speicherzellen, die einem
normalen Speicherzellenfeld hinzugefügt ist, und einen
Redundanzdekoder zum Wählen der redundanten Reihe oder Spalte
der Speicherzellen. Wenn das normale Speicherzellenfeld
irgendeine defekte Speicherzelle oder -zellen in einer Zeile
oder Spalte hat, gelangt die Adresse entsprechend der
defekten Zeile oder Spalte von Speicherzellen in den
Redundanzdekoder, wodurch die defekte Zeile oder Spalte von
Speicherzellen durch die redundante Zeile oder Spalte von
Speicherzellen ersetzt wird. Somit wird der defekte
Speicherchip
in einen funktionierenden, guten Speicherchip
umgewandelt.
-
Eine typische Struktur des herkömmlichen Redundanzdekoders
hat eine Logikschaltung mit Mehrfacheingang, wie
beispielsweise ein NAND- oder NOR-Gate, eine Anzahl von
Adreßprogrammschaltungen und eine redundanzermöglichende Schaltung.
Jede der Adreßprogrammschaltungen hat eine
Sicherungsschaltung, die in einem von zwei unterschiedlichen Zuständen
programmierbar ist, eine Pufferschaltung, die auf eines der
Adreßsignale anspricht, um wahre und komplementäre Signale
desselben zu erzeugen, und eine selektive
Übertragungsschaltung zum Anlegen des wahren oder komplementären
Signals an die Logikschaltung mit Mehrfacheingang in
Übereinstimmung mit dem programmierten Zustand der
Sicherungsschaltung. Die redundanzermöglichende Schaltung hat eine
Sicherungsschaltung, die im ersten oder zweiten Zustand
programmiert sein kann. Der erste Zustand der
redundanzermöglichenden Schaltung ermöglicht es, daß die
Logikschaltung mit Mehrfacheingang auf Signale anspricht, die von den
selektiven Übertragungsschaltungen übertragen werden,
während der zweite Zustand der redundanzermöglichenden
Schaltung die Logikschaltung mit Mehrfacheingang außerstande
setzt, ihr Ausgangssignal ungeachtet der von den selektiven
Übertragungsschaltungen übertragenen Signale auf einen
nichtselektiven Pegel zu setzen. Jede der
Sicherungsschaltungen hat ein schmelzbares Glied, das zwischen zwei
Stromquellen gekoppelt ist und es fließt ein Gleichstrom, wenn
das schmelzbare Glied nicht durchgebrannt ist. Demgemäß
wird durch die Sicherungsschaltungen in dem
Redundanzdekoder ein relativ großes Maß an Gleichstrom verursacht.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es ist eine Aufgabe der vorliegenden Erfindung, ein
Halbleiterspeichergerät mit einer Redundanzstruktur zu
schaffen,
das mit einem reduzierten Stromverbrauch zu betreiben
ist.
-
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein
Halbleiterspeichergerät zu schaffen, das einen verbesserten
Redundanzdekoder hat, der mit geringem Stromverbrauch
arbeiten kann.
-
Diese Aufgaben werden durch ein Halbleiterspeichergerät mit
den Merkmalen gemäß dem Anspruch 1 oder 2 gelöst. Weitere
Merkmale des Halbleiterspeichergerätes gemäß der
vorliegenden Erfindung sind in den abhängigen Ansprüchen 3 und 4
offenbart.
-
Gemäß der vorliegenden Erfindung werden alle
Adreßprogrammschaltungen durch die Steuerschaltung zwischen dem
ermöglichenden Zustand und dem nichtermöglichenden Zustand
gesteuert und daher ist es nicht mehr notwendig, eine
Sicherungsschaltung vorzusehen, die in jeder der
Adreßprogrammschaltungen einen Gleichstrom verursacht, um diese zu steuern.
Demgemäß kann der Redundanzdekoder gemäß der vorliegenden
Erfindung mit einem kleineren Stromverbrauch betrieben
werden.
KURZE BESCHREIBUNG DER FIGUREN
-
Die vorstehenden und weitere Ziele, Merkmale und Vorteile
der vorliegenden Erfindung gehen aus der folgenden
detaillierten Beschreibung anhand der begleitenden Figuren
hervor, in welchen zeigt:
-
Fig. 1 ein Halbleiterspeichergerät gemäß dem Stand der
Technik als schematisches Blockschaltbild;
-
Fig. 2 eine schematische Schaltung eines Redundanzdekoders
gemäß dem Stand der Technik;
-
Fig. 3 eine schematische Schaltung einer
redundanzermöglichende Schaltung gemäß dem Stand der Technik;
-
Fig. 4 eine schematische Schaltung einer
Adreßprogrammschaltung gemäß dem Stand der Technik;
-
Fig. 5 eine schematische Schaltung des Redundanzdekoders
gemäß einer ersten Ausführungsform der vorliegenden
Erfindung;
-
Fig. 6 einen schematischen Plan des Redundanzdekoders
gemäß einer zweiten Ausführungsform der vorliegenden
Erfindung; und
-
Fig. 7 eine schematische Schaltung eines modifizierten
Teils des Redundanzdekoders gemäß Fig. 6.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Stand der Technik:
-
Anhand der Fig. 1 wird die Speichervorrichtung, welche ein
Halbleiterspeichergerät mit einer Redundanzstruktur hat,
erläutert.
-
Wie aus der Fig. 1 zu ersehen ist, ist ein normales
Speicherzellenfeld NM mit normalen Wortleitungen WL&sub1;-WLn in
Zeilen angeordnet, eine Anzahl von Bitleitungen BL&sub1;-BLm ist
in Spalten angeordnet, und eine Anzahl von Speicherzellen
MC, ein redundantes Speicherfeld RM mit einer
Redundanzwortleitung WLR und einer Anzahl von
Redundanzspeicherzellen ist an die Redundanzwortleitung und die Bitleitungen
gekoppelt, ein Normalzeilendekoder 10 dient zum
betriebsmäßigen Wählen einer der normalen Wortleitungen WL&sub1;-WLn,
ein Redundanzzeilendekoder 11 dient zum betrieblichen
Wählen der redundanten Wortleitung WLR, eine
Spaltenwählschaltung 12, die eine Anzahl von Transfer-Transistoren QY&sub1;-QYm
hat, ist zwischen den Bitleitungen BL&sub1;-BLn gekoppelt und
eine Datenbusleitung DB ist an eine
Eingangs/Ausgangsschaltung 13 gekoppelt, und ein Spaltendekoder 14 dient zum
selektiven Aktivieren bzw. Ermöglichen eines der Transfer-
Transistoren der Spaltenwählschaltung 12. Wenn alle
Speicherzellen MC des normalen Feldes NM in Ordnung sind,
wird der Redundanzreihendekoder 11 durch die interne
redundanzermöglichende Schaltung in einen nicht freigegebenen
Zustand gesetzt. Wenn im Gegenteil hierzu das normale
Speicherfeld NM eine defekte Speicherzelle oder mehrere defekte
Speicherzellen enthält, die an eine Wortleitung gekoppelt
sind, beispielsweise WLi, wird der Redundanzdekoder durch
die interne redundanzermöglichende Schaltung in den
freigegebenen Zustand gesetzt und wählt die Redundanzwortleitung,
wenn die Inhalte der Reihenadreßsignale AX der Wortleitung
WLi entsprechen, die an die defekte Speicherzelle gekoppelt
ist. Bei diesem Beispiel wird der Normaldekoder an seinem
untersagten Eingang IH, der an den Ausgang des
Redundanzdekoders 11 in einer bekannten Art und Weise gekoppelt ist,
deaktiviert.
-
Ein Beispiel des Redundanzdekoders 11 wird anhand der Fig.
2 bis 4 beschrieben.
-
Fig. 2 zeigt den Aufbau des Redundanzdekoders 11. Der
Redundanzdekoder 11 hat eine Anzahl von
Adreßprogrammschaltungen 21-1 bis 21-k, die jeweils Zeilenadreßsignale AX1
bis AXk empfangen, die redundanzermöglichende Schaltung 22,
ein NAND-Gate NA1 und einen Inverter INV2. Der Aufbau der
redundanzermöglichenden Schaltung 22 ist in der Fig. 3
gezeigt und diese ist aus einer Sicherung F1, einem N-Kanal-
FET (NFET) Q&sub1; und einem Inverter INV2 zusammengesetzt. Die
Adreßprogrammschaltung 21i umfaßt eine Schmelzsicherung
F2i, einen NFET Q&sub2;, die Inverter INV3, INV4, INV5, ein
erstes CMOS-Transfergate, das aus einem NFET Q&sub4; und einem P-
Kanal-FET (PFET) Q&sub3; zusammengesetzt ist, und ein zweites
CMOS-Transfergate, das aus einem NFET Q&sub6; und einem PFET Q&sub5;
zusammengesetzt ist. Andere Adreßprogrammschaltungen haben
den gleichen Aufbau wie 21-i.
-
Die Abläufe des herkömmlichen Redundanzdekoders werden im
folgenden erläutert.
-
Wenn in dem Normalfeld NM keine Defektadresse ist, ist die
Sicherung F2 der redundanzermöglichenden Schaltung 22 nicht
durchgebrannt und am Inverter INV2 wird "H" eingegeben, so
daß der Ausgang WLR des Redundanzdekoders für jede Adresse
"L" bleibt. Wenn andererseits eine Defektadresse existiert,
ist die Sicherung F1 der redundanzermöglichenden Schaltung
22 durchgebrannt und eine Sicherung F2 ist in dem der
Adreßprogrammschaltung durchgebrannt, die einer
Defektadresse unter einer Anzahl von Adreßprogrammschaltungen
entspricht. In der Adreßprogrammschaltung, die ein
Adreßsignal AXi (i = 1 bis k) empfängt, ist eine Sicherung F2i in
dem Adreßprogramm nicht durchgebrannt, wenn das Adreßsignal
AXi programmiert ist, ist jedoch durchgebrannt, wenn
programmiert ist. Das heißt, die
Adreßprogrammschaltung erzeugt ein wahres Signal, wenn die Sicherung
nicht durchgebrannt ist, und erzeugt ein umgekehrtes
Signal, wenn die Sicherung durchgebrannt ist. Das Gate Q&sub3;, Q&sub4;
ist nämlich zwischen dem Ausgang und jedem wahren
Adreßsignal vorgesehen und das Gate Q&sub5;, Q&sub6; ist zwischen dem
Ausgang und dem umgekehrten Signal vorgesehen und die
Steuerung erfolgt durch die Schmelzsicherung für ein
Defektadreßprogramm, um einen Ausgang zu wählen. Wenn
beispielsweise eine externe Adresse von AX1, AX2 und auf
AX1, und AX3 geändert worden ist, wobei die
defekten Adressen gerade AX1, und AX3 sind, ändern sich
die Ausgangssignale der Adreßprogrammschaltungen, welche
die Adreßsignale AX1, AX2 und AX3 empfangen, von "H", "L"
und "L" in "H", "H" bzw. "H" und werden am Gate des NAND-
Gates NA1 eingegeben, so daß das Ausgangssignal WLR des
Redundanzdekoders sich von "L" in "H" ändert. Das
Ausgangssignal WLR des Redundanzdekoders, welcher "H" eingenommen
hat, aktiviert die Redundanzwortleitung WLR, mit der die
Redundanzspeicherzellen verbunden sind.
-
Es wird hierbei angenommen, daß 10 Adreßprogrammschaltungen
21-1 bis 21-k, 22 in dem in der Fig. 2 gezeigten
Redundanzdekoder 11 benötigt werden. In diesem Fall ist der
Stromverbrauch während der Bereitschaftszeitspanne ein Maximum,
wenn keine defekte Adresse vorhanden ist, d. h. wenn keine
der Schmelzsicherungen F2i und F1 durchgeschmolzen ist.
Wenn der Stromverbrauch 10 µA pro Programmschaltung (21-1
bis 21-k, 22) ist, dann ist der Gesamtstromverbrauch
inklusive dem für den Redundanzdekoder 110 µA.
-
Wie vorstehend erläutert, ist in dem herkömmlichen
Redundanzdekoder der Stromverbrauch insbesondere dann groß, wenn
keine defekte Adresse vorhanden ist. Wenn beispielsweise 10
Adreßprogrammschaltungen geschaltet sind, wird der
vorstehend beschriebene Strom größer als 100 µA, was als ein
großer Bereitschaftsstrom anzusehen ist. Dies führt vom
Standpunkt der Tendenz der Verringerung des Stromverbrauchs
im Speicher aus betrachtet zu einem ernsten Problem.
Weiterhin werden eine erhöhte Anzahl von MIS-Transistoren
erforderlich, was zu einer Erhöhung der Chipfläche führt.
Ausführungsformen der Erfindung:
-
Anhand der Fig. 5 wird der Redundanzdekoder gemäß einer
ersten Ausführungsform der vorliegenden Erfindung erläutert.
In den folgenden Erläuterungen werden die Elemente oder
Teile, die jenen bei den vorstehend beschriebenen
Zeichnungen entsprechen, mit den gleichen oder ähnlichen
Bezugsziffern bezeichnet und es wird eine detaillierte Erläuterung
derselben weggelassen.
-
Der Redundanzdekoder gemäß der Ausführungsform wird dadurch
erhalten, indem anstatt der Schaltung 22 und der
Programmschaltungen
22-1 bis 22-k der Fig. 2 bis 4 die
redundanzermöglichende Schaltung 221 und die Adreßprogrammschaltungen
22-1' bis 22-k' verwendet werden. Die
Adreßprogrammschaltung 22-1' hat einen Inverter INV10, der das
Zeilenadreßsignal AX1 empfängt und das dazu umgekehrte Signal
erzeugt, einen ersten steuerbaren Inverter mit PFETs Q&sub1;&sub1;,
Q&sub1;&sub2; und NFETs Q&sub1;&sub3;, Q&sub1;&sub4;, die zwischen die Netzspannung Vcc
und das Massepotential GND gekoppelt sind und an den Gates
Q&sub1;&sub2; und Q&sub1;&sub3; das Signal empfangen, einen zweiten
steuerbaren Inverter mit PFETs Q&sub1;&sub5;, Q&sub1;&sub6; und NFETs Q&sub1;&sub7;, Q&sub1;&sub8;,
die an den Gates Q&sub1;&sub6;, Q&sub1;&sub7; das Signal AX1 empfangen, eine
erste Schmelzsicherung F11, die zwischen den Ausgang des
ersten steuerbaren Inverters (Q&sub1;&sub1; bis Q&sub1;&sub4;) und einen
Ausgangsknoten NO gekoppelt ist, eine zweite Schmelzsicherung
F12, die zwischen den zweiten steuerbaren Inverter (Q&sub1;&sub5; bis
Q&sub1;&sub8;) und den Ausgangsknoten NO gekoppelt ist und einen
Klemm-NFET Q&sub1;&sub9;, der zwischen NO und GND gekoppelt ist.
Andere Adreßprogrammschaltungen 22-2' bis 22-k' haben den
gleichen Schaltungsaufbau wie 22-1'.
-
Die redundanzermöglichende Schaltung 22' hat weiterhin
einen Inverter INV6 zusätzlich zu der Schaltung 22 gemäß
Fig. 2 und der Ausgang PA des Inverters INV2 ist an die
Gates der FETs Q&sub1;&sub1; und Q&sub1;&sub4; der entsprechenden
Adreßprogrammschaltungen 22-1' bis 22-k' angelegt, während der
Ausgang PB des Inverters INV6 an die Gates der FETs Q&sub1;&sub5;, Q&sub1;&sub8;,
Q&sub1;&sub9; der jeweiligen Adreßprogrammschaltungen 22-1' bis 22-k'
angelegt ist.
-
Als nächstes wird der Ablauf dieser Ausführungsform
erläutert.
-
Wenn in dem normalen Speicherfeld NM keine defekte Adresse
existiert, ist die Schmelzsicherung F1 nicht durchgebrannt.
Da der FET Q&sub1; einen großen Ein-Widerstand hat, empfängt die
Inverterschaltung INV2 den "H"-Pegel, um Pa mit "L"-Pegel
zu erzeugen, so daß die ersten Inverter, die aus Q&sub1;&sub1; bis
Q&sub1;&sub4; zusammengesetzt sind, und die zweiten Inverter, die aus
Q&sub1;&sub5; bis Q&sub1;&sub8; zusammengesetzt sind, bei der Anzahl von
Adreßprogrammschaltungen 22-1' bis 22-k' nicht aktiviert
werden, und der FET Q&sub1;&sub9; wird in den entsprechenden
Schaltungen 22-1' bis 22-k' eingeschaltet. Daher erzeugt die
Anzahl von Adreßprogrammschaltungen 10 Ausgangssignale, die
alle für irgendeine Adresse "L" haben. Daher erzeugt der
Redundanzdekoder den nichtselektiven Ausgang "L". Wenn in
dem Normalspeicherfeld NM eine defekte Adresse existiert,
ist andererseits die Schmelzsicherung F1 der Schaltung 22'
durchgebrannt, so daß alle Adreßprogrammschaltungen
ermöglicht sind. In Abhängigkeit von der defekten Adresse in
jeder der Anzahl von Adreßprogrammschaltungen 22-1' bis 22-k'
ist entweder die Schmelzsicherung F11 oder die
Schmelzsicherung F12 durchgebrannt. In der Adreßprogrammschaltung
22-1', die beispielsweise das Adreßsignal AX1 empfängt,
wird die Schmelzsicherung F12 durchbrennen, wenn AX1
programmiert ist, und es wird die Schmelzsicherung F11
durchbrennen, wenn programmiert ist.
-
Nun wird angenommen, daß die defekten Adressen die
Kombination von AX1, und sind. Wenn hier die
externen Adressen von AX1, und AX3 sich auf AX1,
und ändern, ändern sich die
Ausgangssignale der Adreßprogrammschaltungen, die die Adreßsignale
AX1, AX2 und AX3 empfangen von "H", "H" und "L" jeweils in
"H", "H" und "H" und werden an den Eingängen der NAND-
Schaltung NA1 eingegeben. Daher wird das Ausgangssignal WLR
des Redundanzdekoders von "L" in "H" geändert. Die Änderung
des Ausgangssignals WLR des Redundanzdekoders von "L" in
"H" aktiviert die Redundanzwortleitung WLR, mit der die
redundanten Speicherzellen verbunden sind.
-
In dem Redundanzdekoder gemäß der vorliegenden
Ausführungsform brennt die Schmelzsicherung F1 nicht durch, wenn keine
defekte Adresse vorhanden ist und der elektrische Strom
fließt zu allen Zeitpunkten über den MIS-Transistor Q&sub1; zur
Masse GND. Da jedoch der Bereitschaftsstrom nicht durch die
Adreßprogrammschaltungen 22-1' bis 22-k' fließt, kann der
Stromverbrauch stark gesenkt werden. Das heißt, nur wenn
defekte Adressen existieren (d. h. nur wenn die
Schmelzsicherung F10 durchgebrannt ist), werden die
Adreßprogrammschaltungen durch die Steuerschaltung aktiviert, die aus
der Schmelzsicherung F1, dem Feldeffekttransistor Q&sub1; und
den Invertern INV2 und INV6 bestehen, und es fließt ein
elektrischer Strom. Darüber hinaus kann, wenn der
Feldeffekttransistor Q&sub1;&sub0; der redundanzermöglichenden Schaltung
22' einen großen Ein-Widerstand wie bei der vorliegenden
Ausführungsform hat, der Durchgangsstrom auf einem Wert
kleiner als 10 µA gesenkt werden.
-
Anhand der Fig. 6 wird der Redundanzdekoder gemäß einer
zweiten Ausführungsform der vorliegenden Erfindung
erläutert.
-
Diese Ausführungsform ist gekennzeichnet durch die
redundanzermöglichende Schaltung 22' und die
Adreßprogrammschaltungen 22-1'' bis 22-k''. Die redundanzermöglichende
Schaltung 22'' umfaßt einen P-Feldeffekttransistor Q&sub2;&sub9;, die N-
Feldeffekttransistoren Q&sub2;&sub7;, Q281 eine Schmelzsicherung F20
und die Inverter INV21 und INV22. Ein Taktimpuls Φ1 wird an
die Gates von Q&sub2;&sub9; und Q&sub2;&sub7; angelegt. Die
Adreßprogrammschaltung 22-1" umfaßt ein erstes CMOS-Übertragungsgate, das aus
einem N-Feldeffekttransistor Q&sub2;&sub1; und einem
P-Feldeffekttransistor Q&sub2;&sub2; zusammengesetzt ist, ein zweites CMOS-
Übertragungsgate, das aus einem P-Feldeffekttransistor Q&sub2;&sub3;
und einem N-Feldeffekttransistor Q&sub2;&sub4; zusammengesetzt ist,
wobei zwischen dem Ausgang ( ) des Inverters INV10
und dem Ausgangsknoten NO eine erste Schmelzsicherung F21
gekoppelt ist, die mit dem ersten CMOS-Übertragungsgate in
Reihe liegt, zwischen dem Signal AX1 und dem Ausgangsknoten
NO eine zweite Schmelzsicherung F22 gekoppelt ist, die mit
dem zweiten CMOS-Übertragungsgate in Reihe liegt, und einen
Klemm-N-Feldeffekttransistor Q&sub2;&sub6;.
-
Wenn keine defekten Adressen existieren, ist die
Schmelzsicherung F20 nicht durchgebrannt und das Eingangssignal an
der Inverterschaltung INV21 nimmt ungeachtet des
Taktimpulssignals Φ1 H ein, um die Signale PA' mit "L" und PB'
mit "H" zu erzeugen. Daher werden sowohl das erste als auch
das zweite Transfergate Q&sub2;&sub1;, Q&sub2;&sub2;; Q&sub2;&sub3;, Q&sub2;&sub4; in jeder der
Anzahl von Adreßprogrammschaltungen 22-1'' bis 22-k'' nicht
aktiviert, und der Feldeffekttransistor Q&sub2;&sub6; wird
eingeschaltet. Daher erzeugt die Anzahl von Adreßprogrammschaltungen
22-1'' bis 22-k'' Ausgänge, die alle "L" sind. Demgemäß
erzeugt der Redundanzdekoder das Ausgangssignal WLR, das "L"
ist. Wenn andererseits eine defekte Adresse existiert, ist
die Schmelzsicherung F20 durchgebrannt und entweder die
Schmelzsicherung 21 oder 22 entsprechend der defekten
Adresse sind in jeder der Anzahl von
Adreßprogrammschaltungen durchgebrannt. Wenn AXi in der Adreßprogrammschaltung
programmiert ist, welche das Adreßsignal AXi (i = 1 bis k)
empfängt, wird die Schmelzsicherung 21 auf dem Weg zwischen
dem Inverter INV10 und dem ersten Übertragungsgate Q&sub2;&sub1;, Q&sub2;&sub2;
durchgebrannt sein. Wenn programmiert ist, wird
andererseits die Schmelzsicherung F22 auf dem Weg zwischen
dem zweiten Übertragungsgate Q&sub2;&sub3;, Q&sub2;&sub4; durchbrennen.
-
Es wird hierbei davon ausgegangen, daß die defekten
Adressen die Kombination von AX1, und sind.
-
Wenn der Redundanzdekoder als der eine an der Zeilenseite
verwendet wird, sollte das Taktimpulssignal Φ1 mit dem
Zeilenadreßfreigabeimpuls synchronisiert werden, d. h.
"L → H → L" sollte an den Gates der Transistoren Q&sub2;&sub9; und
Q&sub2;&sub7; eingegeben werden, um mit dem Zeittakt gesteuert zu
werden. Wenn hier die externen Adressen von (AX1,
und AX3) in (AX1, und ) ändern, ändern
sich die Ausgangssignale der Adreßprogrammschaltungen, die
die Adreßsignale AX1, AX2 und AX3 empfangen, von "H", "H",
"L" jeweils in "H", "H", "H" und werden an der
NAND-Schaltung NA1 eingegeben. Daher wird das Ausgangssignal WLR des
Redundanzdekoders von "L" in "H" geändert. Die Änderung des
Ausgangssignals WLR des Redundanzdekoders von "L" nach "H"
aktiviert die redundante Wortleitung WLR, mit der die
redundanten Speicherzellen verbunden sind.
-
Gemäß der zweiten Ausführungsform der vorliegenden
Erfindung kann eine Schaltung, die die Schmelzsicherung F20, die
Inverter INV21 und INV22 und Transistoren Q&sub2;&sub0;, Q&sub2;&sub1; und Q&sub2;&sub7;
aufweist und die die Aktivierung der
Adreßprogrammschaltungen steuert, die gleichen Wirkungen zeigen, wie jene der
vorstehend beschriebenen ersten Ausführungsform. Bei der
zweiten Ausführungsform können jedoch die MIS-Transistoren
Q&sub2;&sub0; und Q&sub2;&sub7; durch das Taktimpulssignal Φ1 gesteuert werden,
um zu verhindern, daß elektrischer Strom zu allen
Zeitpunkten ungeachtet der Anwesenheit von defekten Adressen
fließt.
-
Die Schmelzsicherung F20 und die Feldeffekttransistor Q&sub2;&sub7;
bis Q&sub9; bei der in der Fig. 6 gezeigten Ausführungsform
können durch eine Schaltung ersetzt werden, wie sie in der
Fig. 7 gezeigt ist, und das Ausgangssignal PB' der
Inverterschaltung INV22 kann an den MIS-Transistoren Q&sub2;&sub2;, Q&sub2;&sub5;
und Q&sub2;&sub6; eingegeben werden und das Ausgangssignal PA' der
Inverterschaltung INV21 kann an die MIS-Transistoren Q&sub2;&sub1;
und Q&sub2;&sub4; angelegt werden, um den Schaltungsaufbau weiter zu
vereinfachen.
-
In diesem Fall wird die Schmelzsicherung F30 durchbrennen,
wenn keine defekte Speicheradresse existiert. Wenn defekte
Speicheradressen existieren, wird die Schmelzsicherung F30
nicht durchgebrannt sein und es kann ein Programm für die
Verwendung der Schmelzsicherungen F21, F22 wie bei der
vorstehend beschriebenen Ausführungsform geschrieben werden.