DE3635137A1 - Halbleiter-lichtdetektorschaltung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Lichtdetektorelement und einer peripheren Schaltung zur Unterscheidung eines Ausgangspegels des Lichtdetektorelements, wobei das Element und die Schaltung integral als eine einzige Halbleiterschicht ausgebildet sind.

Aus der JP-OS 58-1 70 077 ist beispielsweise eine Lichtdetektorschaltung bekannt, die auf einem Halbleitersubstrat ausgebildet ist.

Fig. 1 zeigt eine solche bekannte Schaltung, gemäß welcher eine integrierte Halbleiterlichtdetektorschaltung eine Photodiode als lichtempfangendes Element, einen Lastwiderstand 2 zum Umwandeln des Ausgangsstroms der Photodiode 1 in ein Spannungssignal, einen Gleichspannungsverstärker 3 zum Verstärken des von dem Widerstand 2 in die Spannung umgesetzten Detektorsignals von der Photodiode 1, einen Vorspannungskreis 4 zum Einstellen des Vorspannungspegels für den Gleichspannungsverstärker 3 und eine Schmitt-Triggerschaltung 5 zum Umwandeln des Ausgangspegels des Gleichspannungsverstärkers 3 in ein Binärsignal unter Verwendung eines Bezugssignals von der Vorspannungsquelle.

Die Photodiode 1 kann unter Verwendung eines bipolaren Aufbaus hergestellt sein, gemäß welchem ein pn- Übergang zwischen einem p-leitenden Siliciumsubstrat und einer n-leitenden Epitaxialschicht ausgebildet ist. Der Widerstand 2 hat eine Größe von mehreren 100 Ω bis 1 MΩ und ist durch Implantation von Borionen in die n- Epitaxialschicht als ein Schichtwiderstand ausgebildet, die einen Widerstand von etwa 5 kΩ/cm² hat.

Bei einer solchen konventionellen Schaltung wird jedoch der Ausgangsstrom der Photodiode in ein Spannungssignal durch den hohen Widerstand umgesetzt und weiterhin durch den Gleichspannungsverstärker verstärkt, so daß ein Ausgang erzeugt wird, der zwei Größen annehmen kann. Die konventionelle Schaltung erfordert eine große Anzahl von Zellen, beispielsweise von 40 bis 50 Elementen und besetzt daher einen großen Flächenbereich auf dem Halbleitersubstrat. Speziell das Problem des großen Flächenbedarfs des hohen Widerstandes auf dem Halbleiterchip ist von besonderer Bedeutung. Ein Widerstand von 500 KΩ benötigt beispielsweise eine relativ große Fläche von etwa 150 µm × 300 µm.

Da der Ausgangsstrom der Photodiode in ein Gleichspannungssignal unter Verwendung des hohen Widerstandes umgesetzt wird und durch den Gleichspannungsverstärker verstärkt wird, um ein binäres Ausgangssignal zu erzeugen, wird weiterhin zugleich auch der Vorspannungspegel während der Verstärkung verstärkt, was Schwankungen in der Empfindlichkeit der Schaltung hervorruft und die Eigenschaften der Schaltung in hohem Maße von ihrer Temperatur abhängig macht.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Lichtdetektorhalbleiterschaltung anzugeben, bei der die integrierte Schaltung einfach ist und einen kleinen Flächenbedarf aufweist und wobei der Lichtdetektorpegel nicht schwankt und nicht von der Temperatur der Schaltung abhängt.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend unter Bezugnahme auf in den Zeichnungen dargestellte Ausführungsbeispiele näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild einer konventionellen Halbleiter-Lichtdetektorschaltung,

Fig. 2 ein Äquivalenzschaltbild einer integrierten Halbleiter-Lichtdetektorschaltung gemäß einer Ausführungsform der Erfindung,

Fig. 3 einen Teilquerschnitt durch einen Hauptabschnitt der Schaltung nach Fig. 2 und

Fig. 4 ein Schaltbild einer anderen Ausführungsform der Erfindung.

Eine Äquivalenzschaltung einer integrierten Halbleiter- Lichtdetektorschaltung nach Fig. 2 gemäß der vorliegenden Erfindung enthält eine Photodiode 1, fünf p- Kanal-Junction-Feldeffekttransistoren (nachfolgend JFET genannt) 6 a-6 e, drei nnp-Transistoren 7 a bis 7 c und zwei Dioden 8 a und 8 b. Die JFETs 6 a, 6 b und 6 c sind an ihren Source-Elektroden mit den zugehörigen Gate-Elektroden kurzgeschlossen und mit einer elektrischen Stromquelle verbunden und arbeiten jeweils als Konstantstromquellen.

Der JFET (Konstantstromquelle) 6 a und die Photodiode 1 sind miteinander in Serie zwischen die Stromquelle und Masse geschaltet, wobei ihr Verbindungspunkt A mit dem Gate von JFET 6 b verbunden ist. Die JFETs 6 d und 6 e bilden ein Differenzeingangspaar. Die Source-Elektroden der JFETs 6 d und 6 e sind mit der Drain-Elektrode von JFET 6 b verbunden, und beide Drain-Elektroden der JFETs 6 d und 6 e sind über eine Stromspiegelschaltung mit Masse verbunden, die aus den npn-Transistoren 7 a und 7 b besteht.

Der JFET (Konstantstromquelle) 6 c und das Diodenpaar 8 a und 8 b sind andererseits in Serie zwischen die Stromquelle und Masse geschaltet, wobei ihr Verbindungspunkt B mit der Gate-Elektrode des JFET 6 e verbunden ist. Durch den Vorwärts-Spannungsabfall über das Diodenpaar 8 a und 8 b wird am Punkt B eine vorbestimmte Spannung erzeugt, die der Gateelektrode des JFET 6 e zugeführt ist. Die Basis des npn-Transistors 7 c ist mit der Drain-Elektrode des JFET 6 e verbunden, um ein Ausgangssignal am offenen Kollektor des Transistors 7 e zu erzeugen.

Der JFET 6 a, bei dem die Source-Elektrode und die Gate-Elektrode miteinander kurzgeschlossen sind, um eine Konstantstromquelle zu bilden, zeigt eine Konstantstromcharakteristik, wenn die Source-Drain-Spannung V _DS größer als die Pinch-Off-Spannung ist, weil dann der Drainstrom auf dem maximalen Sättigungsstrom I _DSS gehalten wird. Wenn die Source-Drain-Spannung V _DS kleiner als die Pinch-Off-Spannung ist, dann arbeitet der JFET 6 a als Widerstand, und sein Drainstrom ist ungefähr proportional der Spannung V _DS .

Wenn Licht auf die Photodiode 1 fällt, die in Serie mit dem JFET 6 a geschaltet ist, dann fließt ein elektrischer Strom Ip durch die Photodiode 1 und den JFET 6 a entsprechend dem Lichtmengenpegel an der Photodiode 1. Wenn der Strom Ip kleiner als der maximale Sättigungsstrom I _DSS des JFET 6 a ist und daher unter dem Konstantstrombereich des JFET 6 a ist, dann bleibt die Spannung am Punkt A relativ hoch, obgleich diese Spannung ungefähr proportional zum Strom Ip vermindert ist. Wenn der Strom Ip auf einen Pegel steigt, der etwa gleich dem maximalen Sättigungsstrom I _DSS ist und daher den Konstantstrombereich des JFET 6 a erreicht hat, dann fällt die Spannung am Verbindungspunkt A schnell auf ungefähr Massepotential ab.

Wie oben beschrieben, ändert sich die Spannung am Punkt A schnell, je nachdem, ob der Strom Ip den Pegel des maximalen Sättigungsstroms I _DSS erreicht oder nicht. Diese Spannung wird der Gate-Elektrode des JFET 6 d zugeführt, die eine sehr hohe Eingangsimpedanz aufweist.

Wenn der Strom Ip den maximalen Sättigungsstrom I _DSS erreicht, dann fällt die Spannung am Punkt A steil ab und wird niedriger als die Spannung am Punkt B. Der JFET 6 d und die npn-Transistoren 7 a und 7 b werden daher in den Leitzustand versetzt und der npn-Transistor 7 c wird gesperrt. Wenn andererseits der Strom Ip kleiner als der maximale Sättigungsstrom I _DSS ist, dann werden der JFET 6 d und die npn-Transistoren 7 a und 7 b gesperrt und der npn-Transistor 7 c wird in den Leitfähigkeitszustand versetzt.

Wie man aus der obigen Beschreibung entnehmen kann, kann der Licht-Detektorpegel der Photodiode 1 in der Schaltung nach der vorliegenden Erfindung zwei verschiedene Werte in Bezug auf den maximalen Sättigungsstrom I _DSS des JFET 6 a annehmen. Der Strom I _DSS kann genau beeinflußt werden, indem man in geeigneter Weise die Größe und den Widerstand des Kanalbereichs des JFET 6 a wählt. Außerdem hängt der maximale Sättigungsstrom I _DSS fast gar nicht von der Temperatur der Schaltung ab, da die Temperaturkoeffizienten der Sperrschichtbreite und die Beweglichkeit im Kanalbereich negativ sind.

Weiterhin beeinflußt die Empfindlichkeit der Photodiode 1 die Unterscheidungsgenauigkeit des Stromes I _DSS , kann jedoch leicht groß gemacht werden, indem die Dicke und die Dotierung der n-Epitaxialschicht beeinflußt werden. Unter Bezugnahme auf Fig. 3 werden der Aufbau und das Herstellungsverfahren einer integrierten Schaltung gemäß der Erfindung nachfolgend erläutert.

Fig. 3 zeigt ein p-leitendes Siliciumsubstrat 9, n+ versenkte Schichten 10, eine n- Epitaxialschicht 11, diffundierte p+ Isolierbereiche 12, diffundierte p- Sourcebereiche 13, diffundierte n+ Emitterbereiche 14, Borionenimplantationsbereiche 15, einen Siliciumoxidfilm 16 und Aluminiumanschlußflecken 17.

Bei der Herstellung der integrierten Schaltung nach der vorliegenden Erfindung werden zunächst die vertieften n+ Schichten 10 auf dem p-leitenden Siliciumsubstrat 9 ausgebildet und dann werden auf den n+ Schichten 10 die n- Epitaxialschichten 11 durch epitaxiales Aufwachsen ausgebildet. Sodann werden die diffundierten p+ Isolierschichten 12 durch Diffusion in der Epitaxialschicht 11 ausgebildet, um diese in eine Mehrzahl von Abschnitte aufzuteilen, und in jedem Abschnitt werden diffundierte p-Basisbereiche 13 und diffundierte n+ Emitterbereiche 14 ausgebildet. Einige Abschnitte des Silicium-Oxidfilms 16 entsprechend den Kanälen der JFETs werden dann durch Ätzen entfernt und Borionen werden in die entfernten Abschnitte des Silicium-Oxidfilms 16 implantiert. Die Ionenimplantation wird unter Umgebungsbedingungen ausgeführt, bei welchen die Beschleunigungsenergie 100 keV beträgt und die implantierte Menge 0,6 bis 2 × 10¹² Atome/cm² ist. Ein p-Kanalbereich hat eine effektive Dotierungsmenge von 10¹⁶ bis 10¹⁷Atome/cm³ bis zu einer Tiefe von 1000 Å oder mehr von der Trennfläche zwischen der Epitaxialschicht 11 und dem Silicium- Oxidfilm 16. Sodann wird der Silicium-Oxidfilm 16 mit einer Dicke von etwa 1000 Å auf dem Kanalbereich durch einen Naßoxidationsprozeß ausgebildet. Sodann werden Kontaktlöcher durch Ätzen ausgebildet, wodurch Aluminiumanschlußflecken 17 erzeugt werden. Schließlich wird ein Phosphor-Silicium-Glasfilm auf den Silicium-Oxidfilm 16 und den Aluminiumflecken niedergeschlagen.

In jedem JFET bildet der diffundierte p-Bereich 13 Source und Drain und der ionen-implantierte p--Bereich 15, der in der n- Epitaxialschicht 11 ausgebildet ist, bildet den Kanal. Jeder Aluminiumanschlußfleck 17 bildet eine Gateelektrode und ist auf der Kanalfläche durch den dünnen Silicium-Oxidfilm 16 ausgebildet.

Wenn der JFET 6 a und die anderen JFETs unter der Bedingung hergestellt werden, daß die Borionenimplantation bei 100 keV und 1,1 × 10¹² Atomen/cm² durchgeführt wird und daß das Verhältnis der Kanalbreite W zur Kanallänge L mit 0,1 gewählt ist und der Widerstand der n- Epitaxialschicht 1Ω cm beträgt, dann ist der maximale Sättigungsstrom I _DSS des JFET 6 a etwa 0,3 µA und sein Temperaturkoeffizient beträgt + 1000 ppm/°C, was für einen Photodetektor wünschenswert ist, der eine Leuchtdiode verwendet.

Fig. 4 zeigt eine weitere Ausführungsform der vorliegenden Erfindung, bei der eine Hysterese-Charakteristik zu der binären Diskriminatorschaltung der vorangehenden Ausführungsform hinzugefügt ist. Bei dieser Ausführungsform sind eine JFET-Konstantstromquelle 6 f, ein npn-Transistor 7 d und eine Diode 8 c der Schaltung nach Fig. 2 hinzugefügt. Die hinzugefügten Elemente sowie der JFET 6 a bilden eine weitere Konstantstromquelle, die mit der Photodiode 1 verbunden ist.

Wenn ein Lichtdetektorstrom Ip durch die Photodiode 1 fließt, der kleiner als der Strom I _DSS ist, dann werden der JFET 6 d und der npn-Transistor 7 a gesperrt, so daß der npn-Transistor 7 d gesperrt wird. In diesem Falle fließt der Strom durch beide JFETs 6 a und 6 f.

Wenn jeder der maximalen Sättigungsströme der JFETS 6 a und 6 f gleich I _DSS ist und der Strom Ip die Größe 2 I _DSS erreicht und daher die Konstantstrombereiche der JFET 6 a und 6 f erreicht, dann wird die Spannung am Punkt A schnell klein. Als Folge davon werden die npn-Transistoren 7 a und 7 b in den Leitfähigkeitszustand versetzt und der npn-Transistor 7 d wird gleichzeitig eingeschaltet.

Wenn der npn-Transistor 7 d leitet, dann fließt der Strom, der durch den JFET 6 f fließt, fast vollständig durch den Transistor 7 d, und der Strom Ip fließt fast vollständig durch den JFET 6 a. Wenn der Strom Ip kleiner als der maximale Sättigungsstrom I _DSS des JFET 6 a ist, dann nimmt die Spannung am Punkt A zu und die npn-Transistoren 7 a, 7 b und 7 d werden gesperrt. Auf diese Weise läßt sich eine Hysterese-Charakteristik bei der Ausführungsform nach Fig. 4 erzielen.

Claims (4)

1. Integrierte Halbleiter-Lichtdetektorschaltung, enthaltend: ein Lichtdetektorelement (1), eine Konstantstromquelle mit einem ersten FET (6 a), der in Serie mit dem Lichtdetektorelement (1) und einer Stromquelle (Vcc) geschaltet ist, wobei die Konstantstromquelle einen Bereich hat, in welchem ein konstanter Strom durch den ersten FET (6 a) fließt, und eine elektrische Einrichtung mit einem zweiten FET (6 d), dessen Gate-Elektrode mit einem Verbindungspunkt (A) zwischen dem Lichtdetektorelement (1) und der Konstantstromquelle (6 a) verbunden ist, wobei die elektrische Einrichtung einen Ausgang in zwei möglichen Zuständen für die Gatespannung an dem Verbindungspunkt (A) bietet, der sich danach richtet, ob der Ausgangsstrom des Lichtdetektorelements (1) einen vorbestimmten Strom erreicht oder nicht, der in dem Konstantstrombereich der Konstantstromquelle (6 a) eingestellt ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Spannung an dem Verbindungspunkt (A) rasch abnimmt, wenn der Ausgangsstrom des Lichtdetektorelements (1) größer als der vorbestimmte Strom ist, der in dem Konstantstrombereich der Konstantstromquelle (6 a) eingestellt ist.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Einrichtung weiterhin enthält: einen vierten FET (6 e), der mit einem dritten FET (6 b) verbunden ist und ein Differenzeingangspaar zusammen mit dem zweiten FET (6 d) bildet, wobei die Source-Elektroden des zweiten FET (6 d) und des vierten FET (6 e) zusammen mit der Drain-Elektrode des dritten FET (6 b) verbunden sind, die Drain-Elektroden von zweitem FET (6 d) und viertem FET (6 e) mit einem Paar Transistoren (7 a, 7 b) verbunden sind, die eine Stromspiegelschaltung bilden, die Gate-Elektrode und die Drain-Elektrode des vierten FET (6 e) jeweils mit einer mit Masse verbundenen Diode (8 a, 8 b) und einem Transistor (7 c) als Ausgang der integrierten Schaltung verbunden sind.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Konstantstromquelle weiterhin einen fünften FET (6 f) enthält, der parallel zum ersten FET (6 a) geschaltet ist, wobei ein vierter Transistor (7 d) mit dem fünften FET (6 f) und der Stromspiegelschaltung (7 a, 7 b) verbunden ist und eine Diode mit einem Ende zwischen dem fünften FET (6 c) und dem vierten Transistor (7 d) geschaltet ist, wobei die Diode (8 c) am anderen Ende mit dem Verbindungspunkt zwischen dem ersten FET (6 a) und dem Lichtdetektorelement (1) verbunden ist.