DE3708812A1

DE3708812A1 - Halbleiterrelais und verfahren zu seiner herstellung

Info

Publication number: DE3708812A1
Application number: DE19873708812
Authority: DE
Inventors: Sigeo Akiyama
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-03-24
Filing date: 1987-03-18
Publication date: 1987-10-08
Also published as: DE3708812C2; US4873202A; KR900003069B1; KR870009550A; GB2188484A; GB8705701D0; GB2188484B; US4804866A

Description

Die Erfindung betrifft ein Halbleiterrelais und ein Verfahren zu seiner Herstellung nach dem Oberbegriff des Patentanspruchs 1.

Beim Halbleiterrelais wandelt eine lichtaussendende Diode ein Ein gangssignal in ein Lichtsignal um und eine photoelektrische Dioden anordnung, die mit der lichtaussendenden Diode optisch gekoppelt ist, das Lichtsignal in ein elektrisches Signal um, um damit einen Metalloxidhalbleiterfeldeffekttransistor (MOSFET) als Ausgangsmittel zu betreiben und ein Kontaktsignal als Ausgangsgröße zu erhalten.

Im US-Patent Nr. 42 27 098 von Dale M. Brown und anderen wird ein Halbleiterrelais vorgeschlagen, bei dem eine photoelektrische Diodenanordnung optisch mit einer lichtaussendenden Diode gekoppelt ist und die Diodenanordnung parallel zu einem Widerstand liegt, um der Anordnung und seriell zu den Gate- und Substratelektroden des MOSFET einen Wirkwiderstand anzubieten.

Wenn über die Eingangsanschlüsse der lichtaussendenden Diode dieses Relais ein Strom fließt, wird eine photoelektrische Ausgangs spannung an beiden Anschlüssen der Diodenanordnung erzeugt und über Gate und Substrat dem MOSFET zugeführt und dementsprechend der Widerstand zwischen den Ausgangsanschlüssen, die mit den Strom pfadelektroden des MOSFET verbunden sind, deutlich auf einen anderen Wert geändert, d.h. im Fall eines Anreicherungs-MOSFET, der Status über den Ausgangsanschlüssen vom AUS- in den EIN-Zustand geändert, so daß das Relais die gleiche Funktion wie elektromechanische Relais erfüllen kann, ohne dabei irgendwelche mechanisch bewegte Teile zu besitzen. Der parallel zur Diodeneinrichtung liegende Widerstand dient dazu, die zwischen den Gate- und Substratelektroden des MOSFET angesammelte elektrische Ladung abzuleiten. Im Fall ohne Widerstand kann der Zustand zwischen den Ausgangsanschlüssen nicht in den AUS-Zustand zurückgesetzt werden, selbst wenn der Eingangsstrom zur lichtaussendenden Diode unterbrochen wird.

Beim vorhergehenden US-Patent bestand das Problem darin, daß man den Wert des Widerstandes groß machen muß, um den erforderlichen Mindesteingangsstrom, d.h. den Ansteuerstrom, um das Halbleiterrelais auf EIN zu schalten, gering zu halten, daß man andererseits den Wert des Widerstandes klein machen muß, um die Zeit zwischen dem Unterbrechen des Eingangsstroms und dem Schalten auf AUS zwischen den Ausgangsanschlüssen kurz zu halten, so daß es schwierig war, diese beiden gegenläufigen Funktionen zu erfüllen. Das Patent war auch dahingehend unbefriedigend, daß sich die Spannung zwischen dem Gate und den Substratelektroden des MOSFET proportional zum Eingangsstrom veränderte, wenn der Eingangsstrom etwa in der Größen ordnung des Arbeitsstromes lag, so daß der Widerstand des MOSFET an seinen Ausgangsanschlüssen, die mit den Strompfadelektroden des FET verbunden sind, einen Zwischenwert zwischen den Werten des EIN- und AUS-Zustandes annimmt.

Ein anderes Problem mit diesem bekannten Relais besteht, wenn der Widerstand parallel zur photoelektrischen Diodenanordnung einen zu großen Wert aufweist, darin, daß über den Ausgangsan schlüssen eine große Spannungsänderung erscheint, wenn kein Eingangs strom an den Eingangsanschlüssen fließt, wobei ein Fehlerstrom über parasitäre Kapazitäten zwischen Drain und Gate des MOSFET verursacht wird, und die Gatespannung des MOSFET so sehr anwächst, daß leicht eine plötzliche Fehlfunktion (EIN-Schalten) eintreten kann.

Ein weiteres US-Patent Nr. 43 90 790 von Edward T. Rodriguez behan delt ein Halbleiterrelais, bei dem eine photoelektrische Dioden anordnung, die optisch mit einer lichtaussendenden Diode gekoppelt ist, seriell mit einem MOSFET verbunden ist, bei dem sich ein Sperr schicht-FET, der sich normalerweise im EIN-Zustand befindet, zwi schen dem Gate und den Substratelektroden des MOSFET befindet und eine zusätzliche photoelektrische Diodenanordnung zwischen Gate und Source des Sperrschicht-FET über einen Widerstand anliegt. Gemäß Rodriguez kann dem plötzlichen Fehltriggern des MOSFET dadurch begegnet werden, daß man eine zusätzliche Diodenanordnung vorsieht, um den normalerweise EIN-geschalteten Sperrschicht-FET zu betreiben, aber die Notwendigkeit der zusätzlichen Diodeneinrichtung verursachte solche Probleme, daß eine größere Chipabmessung zur Herstellung eines Treiberschaltkreises erforderlich würde mit der Auswirkung, daß die Einheit teuer wird und die Schaltung der Kombination des Sperrschicht-FET mit der zusätzlichen Diodenanordnung als Relais schaltung für hohe Geschwindigkeit schwer realisierbar wird.

Außerdem wird in der US-Patent-Anmeldung Nr. 5 81 785 von Daniel M. Kinzer ein Halbleiterrelais angegeben, bei dem eine photoelektri sche Diodenanordnung, die mit einer lichtaussendenden Diode gekoppelt ist, parallel mit einem Widerstand und einem Transistor mit einer Diode zwischen Emitter und Basis verbunden ist und außerdem in Serie mit einem MOSFET liegt, und bei dem dieses Halbleiterrelais die plötzliche Fehlschaltung des MOSFET durch eine getrennte Wech selstrom-Klemmschaltung vermeidet. Obwohl die plötzliche Fehlschal tung auf diese Weise vermieden werden kann, ist dieses bekannte Relais trotzdem dahingehend nachteilig, weil die erforderliche Wechselstrom-Klemmschaltung aus einer komplizierten Schaltungsan ordnung besteht, die als Ganzes die Herstellungskosten erhöht, und die Anordnung mit einem hochohmigen Widerstandselement stößt beim Aufbau auf Schwierigkeiten, d.h. im einzelnen, daß die erfor derliche Abmessung des Chips für die Fertigung zu groß wird, wenn eine Lichtempfangs- und Treiberschaltung zusammen mit anderen Elementen in einem gemischten integrierten Schaltkreis vereint werden.

Bei den vorangegangenen bekannten Techniken blieb immer das Problem bestehen, daß keine Vorkehrungen zum Schutz des Relais vor einer Stoßspannung zwischen dem Gate und der Substratelektrode des MOSFET bei Vorhandensein eines Eingangsstromes getroffen wurden, da die anfallende Stoßspannung ein Risiko für das leichte Auftreten eines Gatedurchbruchs darstellt.

Andererseits wird ein AUS-Schaltkreis für den MOSFET, der im Halb leiterrelais verwendet werden kann, im US-Patent Nr. 44 92 883 von William J. Janutka beschrieben, worin ein anderes P-Kanal- FET zwischen dem Gate und den Substratelektroden eines MOSFET liegt, und eine Zenerdiode zwischen Gate und Source des P-Kanal- FET eingefügt ist, d.h. zwischen das Gate des MOSFET und das Gate des P-Kanal-FET, und ein Widerstand zwischen Gate und Drain des P-Kanal-FET gelegt ist. Mit dieser Anordnung kann eine plötzliche Fehlauslösung vermieden werden.

Wegen der Verwendung einer Zenerdiode als Überspannungsableiter des MOSFET und der Durchlässigkeit des treibenden Gate wegen des verwendeten Widerstandes wird es für ein schnelles EIN-Schalten immer erforderlich sein, eine Hochspannungs- und Hochstrom-Leistungs quelle zu verwenden, die für eine Schaltkreisanordnung, die mit der photoelektrischen Diodenanordnung gekoppelt werden soll, unvor teilhaft ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterrelais zu schaffen, das eine hohe Arbeitsgeschwindigkeit erreicht, die der Schnappbewegung eines elektro-mechanischen Relais entspricht, das jede Zwischenstellung zwischen EIN- und AUS-Zustand über den Aus gangsanschlüssen für einen Eingangsstrombereich nahe dem Ansteuer strom des Relais verhindert, das Fehlfunktionen wie plötzliches EIN-Schalten durch irgendeine plötzlich geänderte Spannung an den Relaisausgangsanschlüssen ohne Eingangsstrom ver hindern kann, und das das Gate des MOSFET vor einer Stoßspannung schützt, die zwischen Gate und Source des MOSFET entsteht, und außerdem ein Verfahren anzugeben, solch ein Halbleiterrelais herzu stellen.

Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruches 1 und 6 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Das Halbleiterrelais nach der Erfindung enthält ein lichtaussen dendes Element zur Erzeugung eines Lichtsignals bei Anwesenheit eines Eingangsstroms, eine photoelektrische Diodenanordnung, die optisch mit dem lichtaussendenden Element gekoppelt ist, um das Lichtsignal zu empfangen und eine photoelektrische Ausgangsspannung zu erzeugen, ein Widerstandselement, das in Serie mit der photo elektrischen Diodenanordnung liegt, ein Ausgangs-MOSFET, der von einem ersten Leitwertzustand zu einem zweiten Leitwertzustand gemäß dem Anliegen der photoelektrischen Ausgangsspannung zwischen den Gate- und Substratelektroden des MOSFET wechselt, und ein Paar Ausgangsanschlüsse, die mit den Gate- und Substratelektroden des MOSFET verbunden sind, wobei ein Treibertransistor, der sich normalerweise im EIN-Zustand befindet, mit dem MOSFET verbunden ist, wobei der Transistor mit seiner Basis am Verbindungspunkt zwischen der photoelektrischen Diodenanordnung und dem Widerstands element liegt, so daß er vorgespannt ist, im Zustand hohen Wider standes zu bleiben, und zwar durch eine Spannung, die am Widerstands element abfällt, wenn eine photoelektrische Spannung aus der photo elektrischen Diodenanordnung vorliegt.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen und aus der Zeichnung, auf die Bezug genommen wird. In der Zeichnung zeigen:

Fig. 1 ein Schaltbild einer Ausführungsform eines Halbleiter relais gemäß der Erfindung,

Fig. 2 eine Draufsicht auf ein praktisches Beispiel eines Licht empfangs- und Treiberschaltungsteils auf einem Chip des Halbleiterrelais nach Fig. 1,

Fig. 3 und 4 Schaltbilder anderer Ausführungsformen des Halb leiterrelais gemäß der Erfindung,

Fig. 5 ein charakteristisches Diagramm eines Transistors, der sich normalerweise im EIN-Zustand befindet, der im Halb leiterrelais nach Fig. 1 verwendet wird,

Fig. 6 (a) bis 6 (f) Herstellungsschritte eines dielektrisch isolierten Substrates für das Ein-Chip-Halbleiterrelais nach Fig. 2,

Fig. 7 eine vergrößerte Teilansicht einer photoelektrischen Diodenanord nung, die gem. den Bearbeitungsschritten nach Fig. 6 gefertigt wurde,

Fig. 8 einen Querschnitt entlang der Linie VIII-VIII in Fig. 7,

Fig. 9 eine Draufsicht auf einen Transistor, der gemäß den Bear beitungsschritten nach Fig. 6 gefertigt wurde,

Fig. 10 einen Querschnitt entlang der Linie X-X in Fig. 9,

Fig. 11 (a) bis 11 (c) Herstellungsschritte für einen Sperrschicht- FET, der im Ein-Chip-Halbleiterrelais nach Fig. 2 verwend bar ist und

Fig. 12 einen teilweise vergrößerten Ausschnitt einer Diodenanordnung, die im Ein-Chip-Halbleiterrelais nach Fig. 2 verwendbar ist.

Allgemein sollte die Beschreibung nur als Anwendungsbeispiel ver standen werden. Viele Änderungen und Varianten sind möglich, ohne den Rahmen der Erfindung zu verlassen.

Bezugnehmend auf Fig. 1 besteht ein Halbleiterrelais 10 gemäß der Erfindung aus einem lichtaussendenden Element 12, bevorzugt aus einer lichtaussendenden Diode, die mit den Eingangsanschlüssen 11 und 11 a verbunden ist, um ein dem Eingangsstromsignal entspre chendes Lichtsignal zu erzeugen, wobei das lichtaussendende Element 12 mit einer Anordnung von Dioden 13 optisch gekoppelt ist, die das Lichtsignal vom lichtaussendenden Element empfangen und eine photoelektrische Ausgangsspannung erzeugen. Die Diodenanordnung 13 liegt in Serie mit einem Widerstandselement 14 in Form einer Diode und mit einem MOSFET 15 mit der Funktion, seinen ersten Leitfähigkeitszustand in einen zweiten Leitfähigkeitszustand gemäß dem Anliegen der photoelektrischen Ausgangsspannung von der Dioden anordnung 13 am Gate und am Substrat zu ändern, wobei dieser MOSFET 15 mit einem Paar von Ausgangsanschlüssen 16 und 16 a und außerdem mit einem Treibertransistor 17, der sich normalerweise im EIN-Zustand befindet, verbunden ist, der in der gezeichneten Ausführungsform ein N-Kanal-Typ ist. Der Transistor 17 ist mit seinen Elektroden mit Gate und Substrat des MOSFET 15, und mit seiner Steuerelektrode mit dem Verbindungspunkt zwischen der Dioden anordnung 13 und dem Widerstandselement 14 verbunden, so daß er vorgespannt ist, um im Zustand hohen Widerstandes zu bleiben, und zwar durch eine Spannung, die über der Diodenanordnung 13 erzeugt wird. Der Transistor 17 kann ein Transistor mit statischer Induktion (SIT) vom N-Kanal Typ, der sich normalerweise im EIN- Zustand befindet, oder ein Verarmungs-FET vom N-Kanal-Typ sein.

In diesem Halbleiterrelais 10 bewirkt ein Eingangsstrom zwischen den Eingangsanschlüssen 11 und 11 a, daß das lichtaussendende Element 12 ein Lichtsignal erzeugt, entsprechend dem die photo elektrische Diodenanordnung 13 eine photoelektrische Ausgangs spannung an ihren beiden Anschlüssen abgibt. Diese photoelektrische Ausgangsspannung wird dem Gate und Substrat (Source) des MOSFET 15 und dem Transistor 17, der sich normalerweise im EIN-Zustand be findet, zugeführt, wobei ein Strom, der elektrostatische Ladungen zwischen Gate und Substrat des MOSFET 15 ansammelt und ein weiterer Strom, der durch Transistor 17 fließt, erzeugt wird und durch Diode 14 als Widerstandselement fließt. In diesem Fall spannt die Klemmenspannung über dem Widerstandselement 14 das Gate des Transistors 17 so vor, daß es eine negative Spannung erhält, und diese Vorspannung zwingt den Transistor 17 augenblicklich in den hochohmigen Zustand (AUS-Schaltung), so daß der Ladungsvorgang zwischen Gate und Substrat des MOSFET 15 nicht durch die Anwesen heit des Transistors 17 verzögert werden kann. Als Folge davon ändert sich der Widerstand über den Ausgangsanschlüssen 16 und 16 a, die mit dem MOSFET 15 verbunden sind, deutlich und nimmt einen anderen Wert an. Es sei erwähnt, daß die Diode 14 keine Gleichrichtung durchführt, sondern lediglich als Widerstandselement fungiert.

Das Halbleiterrelais 10 gemäß der Erfindung kann annähernd die selbe Funktion wie das Schnappverhalten eines elektromechanischen Relais ausführen. Das bedeutet, daß der Transistor 17 seinen EIN- Zustand beibehält, wenn der Eingangsstrom zwischen den Eingangs anschlüssen 11 und 11 a geringer ist als die vorgegebene Gategrenz spannung (oder Schwellspannung) des Transistors 17 und die charakteristische Spannung des Widerstandselementes, und daß sich der Widerstand über den Ausgangsanschlüssen 16 und 16 a nicht ändert. Mit anderen Worten ändert sich der Widerstand des MOSFET an seinen Ausgangsanschlüssen 16 und 16 a augenblicklich, wenn der Eingangsstrom einen höheren Wert als den vorher festgelegten Pegel annimmt, und vollzieht damit das sog. Schnappverhalten. In diesem Zusammenhang bezeichnet man den vorher festgelegten Pegel als den Arbeitsstrom des Relais oder im stromlosen Zustand als einen Grenzwert; die Verwendung z.B. lediglich eines Opto kopplers oder ähnlichem bewirkt, daß sich der Widerstandswert zwischen den Ausgangsanschlüssen in Abhängigkeit vom Pegel des Eingangsstroms kontinuierlich ändert und ein solches Schalten mit Schnappverhalten unmöglich macht.

Wenn als Transistor 17 der oben beschriebene Transistor verwendet wird, der im nicht gesättigten Bereich für den Stromwert I _D zwi schen Drain und Source Kennlinien gemäß Fig. 5 aufweist, so bewirkt das Anliegen einer Überlagerten hohen Spannungsspitze, die zu einem dielektrischen Durchbruch des Gate des MOSFET 15 führen könnte, daß der Transistor 17 in den niederohmigen Zustand geführt wird, um die Spannungsspitze selbst bei abgeschaltetem Gate zu ab sorbieren und auf diese Weise das Gate des MOSFET 15 wirksam zu schützen.

Wenn andererseits der Eingangsstrom zwischen den Eingangsanschlüs sen 11 und 11 a ausgeschaltet ist, emittiert das lichtaussendende Ele ment 12 kein Licht, an den Anschlüssen der photoelektrischen Dioden anordnung 13 wird keine Spannung entstehen und der Strom zum Wider standselement 14 und Transistor 17 ist unterbrochen, so daß das Gate von Transistor 17 nicht mehr vorgespannt ist und der Transistor 17, der sich im hochohmigen Zustand befand, in den EIN-Zustand mit nied rigem Widerstand zurückkehrt. Die gespeicherte Ladung, die sich zwi schen Gate und Substrat des MOSFET 15 angesammelt hat, wird über Transistor 17 entladen, zu dem kein Strom über das Widerstandselement 14 fließt, so daß das Gate von Transistor 17 nicht mehr negativ vor gespannt ist und der Transistor 17 seinen EIN-Zustand dauernd beibe hält. Die Ableitung der gespeicherten Ladungen hängt zwar von der Ausschaltspannungscharakteristik des Transistors 17 und der Wider standscharakteristik des Widerstandselementes 14 ab, jedoch erfolgt sie in der relativ kurzen Zeit von der Größenordnung einiger zehn bis einiger 100 µs vollständig. Unmittelbar nach Abschluß der Entla dung kehrt der Widerstand zwischen den Ausgangsanschlüssen des MOSFET in den ersten Widerstand-Status zurück. Wenn das Widerstandselement 14 in der obengenannten Anordnung einen hohen Widerstandswert hat und die zwischen Gate und Substrat von Transistor 17 angesammelte Ladung dazu neigt, irgendwelche Funktionsprobleme zu verursachen, so ist ein geson derter Entladezweig parallel zum Widerstandselement 14 vorgesehen. Im Fall, daß kein Eingangsstrom durch die Eingangsanschlüsse 11 und 11 a fließt und der MOSFET im Anreicherungsbetrieb arbeitet, kann selbst eine große Änderung der Spannung an den Ausgangsan schlüssen 16 und 16 a nicht zu irgendeiner plötzlichen Fehl auslösung führen, da jede zwischen Drain und Gate des MOSFET 15 durch einen Fehlstrom gespeicherte Ladung über solch einen Transistor 17, der sich normalerweise im EIN-Zustand befindet (SIT), oder einen Verarmungs-FET zum Substrat des MOSFET 15 entladen wird. Wenn ein N-Kanal-Transistor oder speziell ein N-Kanal-SIT als Transistor 17 verwendet wird, verursacht das Wider standselement 14, daß ein Strom in der photoelektrischen Dioden anordnung 13 zwischen Gate und Source von Transistor 17 positiv unterstützt wird, so daß der Transistor 17 in seinem BSIT-Zustand (bipolar mode static induction transistor) arbeitet und damit den Widerstand des MOSFET 15 zwischen Gate und Substrat weiter verringert und die Entladung von Ladungen in parasitären Kapazitäten beschleunigt. Wenn der Transistor 17 ein N-Kanal-Typ ist, ergibt sich als Vorteil, daß die erforderlichen Herstellungsschritte für das Relais in einer Ein-Chip-Version nicht kompliziert sind.

Wenn beispielsweise ein P-Kanal-SIT oder -FET als Transistor 17 verwendet wird, ist es schwierig, die Zeit zur Entladung parasi tärer Kapazitäten zu verkürzen. Das heißt, daß der Transistor 17 in diesem Fall mit der Diode 14 arbeitet, die als Widerstandsele ment zwischen dem Gate des MOSFET 15 und der Diodenanordnung 13 liegt und der Strom, der durch die photoelektrische Diodenanord nung 13 fließen soll, unterliegt der Gleichrichtung durch Diode 14 und wird gesperrt, so daß eine Entladung der parasitären Kapa zität nicht in kurzer Zeit erfolgen kann. Die Schritte zur Herstellung eines derartigen Transistors, dessen Gate eine Abschaltcharakteristik bei niedriger Spannung besitzt, wie es für die obengenannte Anord nung gefordert wird, werden in einer später folgenden Beschreibung erläutert.

Das Teil des Halbleiterrelais 10, das sich innerhalb der gestri chelten Linie 10 a in Fig. 1 befindet, das die photoelektrische Diodenanordnung 13, das Impedanzelement 14 und den Transistor 17 enthält und eine Lichtempfänger- und eine Treibersektion enthält, sollte vorzugsweise in der Form eines Chips aufgebaut sein, wie es in Fig. 2 dargestellt ist. Hier sind Anschlußflächen 18 und 18 a auf dem Chip 19 vorgesehen, die mit dem Gate und dem Substrat des MOSFET 15 und auch mit der Diodenanordnung 13 bzw. dem Wider standselement 14 verbunden sind. Das Widerstandselement 14 und der Transistor 17 werden am besten mit einem Aluminiumfilm 20 oder ähnlichem als Lichtschutz beschichtet. Wenn eine Diode als Widerstandselement 14 verwendet wird, kann die benötigte Relais fläche erheblich gegenüber dem Fall der Verwendung eines Wider standes reduziert werden, und die Verwendung einer Diode ist genau genommen das Beste, um eine Mikrominiaturisierung in Form eines Chips zu erreichen.

Wenn es andererseits nicht erforderlich ist, die Lichtempfänger und Treibersektion 10 a auf einem Chip unterzubringen oder das Relais zu miniaturisieren, kann die Diode durch einen billigen Widerstand 114 ersetzt werden, wie es in einer anderen Ausführungs form in Fig. 3 dargestellt ist, wo die gleichen Elemente wie in Fig. 1 mit den gleichen, um 100 erhöhten Bezugszahlen gekenn zeichnet sind, und wo Aufbau und Wirkungsweise des Halbleiter relais genau die gleichen wie in der Ausführungsform von Fig. 1 sind.

Wenn es notwendig ist, für das Gate des Transistors in Abhängig keit von der Ansprechschwelle seines Gates eine hohe negative Spannung vorzusehen, dann kann eine Serienschaltung eines Wider standes 214 a und einer Diode 214 b als Widerstandselement 214 eingesetzt werden, wie es in einer anderen Ausführungsform in Fig. 4 gezeigt ist, in dem die gleichen Elemente wie in Fig. 1 mit den gleichen, um 200 erhöhten Bezugszahlen gekennzeichnet sind, und wo Aufbau und Wirkungsweise des Halbleiterrelais genau die gleichen wie in der Ausführungsform von Fig. 1 sind.

Als nächstes wird eine detaillierte Erläuterung der Herstellungs schritte des Teils gegeben, das von der gestrichelten Linie in Fig. 1 eingeschlossen ist, und zwar in Form eines Chips entspre chend Fig. 2 unter Bezugnahme auf Fig. 6:

A) Wie in Fig. 6 (a) gezeigt ist, wird eine Schicht vom N-Typ mit hoher Störstellenkonzentration 22 mit Hilfe einer epitak tischen Kristallaufbautechnik auf einem Silizium-Einkristall substrat vom N-Typ mit niedriger Störstellenkonzentration 21 aufgebracht. In der gezeigten Ausführungsform wurde ein Silizium- Einkristallsubstrat 21 mit einem spezifischen Widerstand von einigen zehn bis einigen hundert Ω cm und eine Schicht mit höherer Störstellenkonzentration 22 mit einem spezifischen Widerstand von nahezu null Ω cm und einer Dicke von einigen zehn µm gewählt.
B) Wie in Fig. 6 (b) gezeigt ist, wird die Schicht mit hoher Störstellenkonzentration 22, die durch die epitaktische Kristall aufbautechnik im Schritt nach Fig. 6 (a) aufgebracht wurde, nun mit einem Siliziumdioxidfilm (SiO₂) mit einem bekannten Halbleiterverarbeitungsverfahren versehen, der Oxidfilm wird an bestimmten Stellen mit Hilfe von bekannten photographischen Oxidfilmätztechniken angeätzt und dann einem anisotropen Ätz vorgang unter Verwendung einer anisotropen alkalischen Silizium kristallösung ausgesetzt (gewöhnlich eine Lösungsmischung von 46,4 mol % Äthylendiamin, 4 mol % Pyrocatechin und 4,6 mol Wasser, bis zu seinem Siedepunkt von 118°C in einem Behälter mit einem Rückflußkühler erhitzt), um eine Anzahl im Querschnitt V-förmiger Rillen 23 zu erzeugen. In diesem Fall wird die Tiefe der V-förmigen Rillen 23 so weit ausgedehnt, daß der tiefste Teil der Rillen das Innere des Silizium-Ein kristallsubstrates 21 erreicht.
C) Wie in Fig. 6 (c) gezeigt ist, wird eine diffundierte Schicht vom N-Typ mit hoher Störstellenkonzentration 24 mit einem bekannten Halbleiterverarbeitungsverfahren auf die gesamte Oberfläche der Schicht höherer Störstellenkonzentration 22, die im Schritt nach Fig. 6 (a) hergestellt wurde, aufgebracht, und zwar einschließlich der V-förmigen Rillen 23, die im Schritt nach Fig. 6 (b) hergestellt wurden.
D) Wie in Fig. 6 (d) gezeigt ist, wird ein Isolierfilm 25 aus Siliziumdioxidfilm (vorzugsweise aus SiO₂) auf die gesamte Oberfläche der Dotierschicht 24, die im Schritt nach Fig. 6 (c) hergestellt wurde, aufgebracht. In der dargestellten Ausführungs form dient der Film 25 nur als Isolierfilm und kann mit Si₃N₄ oder ähnlichem beschichtet werden.
E) Wie in Fig. 6 (e) gezeigt ist, wird eine polykristalline Siliziumschicht 26 als Träger auf den Isolierfilm 25, der im Schritt nach Fig. 6 (d) hergestellt wurde, aufgebracht. Die Dicke der polykristallinen Siliziumschicht 26 sollte etwa gleich der des Silizium-Einkristallsubstrates 21 sein.
F) Wie in Fig. 6 (f) gezeigt ist, wird das Laminat, das man im Schritt nach Fig. 6 (e) erhalten hat, auf der Seite des Silizium-Einkristallsubstrates 21 einem Oberflächenschleifen unterzogen, um den Abschnitt P in Fig. 6 (e) zu entfernen. Bei diesem Oberflächenschleifen wird mit einem groben Läppen begonnen, mit feinem Läppen fortgefahren und schließlich poliert, um eine spiegelnde Bearbeitungsfläche zu erhalten.

Es ist einleuchtend, daß der Chip, den man nach Durchführung der obengenannten Schritte A bis F erhält, ein dielektrisch isolier tes Substrat ist, das eine Vielzahl von Silizium-Einkristallschich ten 21 a enthält, die vom Isolierfilm 25 eingehüllt sind und die Form von Inseln auf der polikristallinen Siliziumschicht 26 bilden. In diesem Fall ist jede Silizium-Einkristallschicht 21 a so ausgebildet, daß sie auf der einen Seite eine Einkristallschicht mit niedriger Störstellenkonzentration und auf der anderen Seite und an der Peripherie einen Einkristallbereich hoher Störstellenkon zentration besitzt. Abhängig von der Tiefe der V-förmigen Rillen 23 kann der Schritt A weggelassen werden, d.h. die hochdotierte Schicht vom N-Typ 22 ist nicht erforderlich, und der Einkristall bereich hoher Dotierung auf der anderen Seite und an der Peripherie wird nur mit dem hochdotierten Bereich vom N-Typ 24 nach Schritt C gebildet.

Auf dem Chip, d.h. im dielektrisch isolierten Substrat, kann die photoelektrische Diodenanordnung 13 aufgebaut werden, eine Diodeneinheit dieser Anordnung wird die Form haben, wie es Fig. 7 und 8 zeigen. In diesem Fall wird die Schicht hoher Störstellen konzentration vom N-Typ 22 (oder der hochdotierte Bereich vom N-Typ 24) als Kathodenschicht der jeweiligen Dioden benutzt, und zwei benachbarte Kathodenschichten werden durch eine Aluminium drahtelektrode 28 miteinander verbunden, und zwar über den hoch dotierten Bereich vom N-Typ 24 und eine Diffusionsschicht vom N-Typ 27 auf dem Chip. Die Diffusionsschichten 29 vom P-Typ auf dem Chip werden als Anodenbereiche der Dioden verwendet, und zwei benachbarte Diffusionsschichten 29 sind mit einer Aluminium drahtelektrode 28 a miteinander verbunden. Wenn auf diese Weise viele Diodeneinheiten miteinander verbunden sind, kann so die photoelektrische Diodenanordnung 13 gebildet werden. Da in diesem Fall die Diodeneinheiten der Diodenanordnung 13 getrennt und isoliert voneinander sind, entsteht hier im Gegensatz zum Fall einer P-N-Übergangs-Isolation kein Fehlstrom durch parasitäre Komponenten, und es wird dadurch möglich, eine hohe Spannung zu erzeugen. Außerdem ermöglicht die Verwendung des Substrates 21 vom N-Typ mit niedriger Störstellenkonzentration, daß die Diodenan ordnung einen hohen Pegel photoelektrischer Ausgangsspannung erzeugt.

Mit dem obengenannten dielektrisch isolierten Substrat kann man einen Transistor mit statischer Induktion (SIT) aufbauen, wie es in Fig. 9 und 10 gezeigt ist. In diesem Fall werden Diffusions schichten vom P-Typ 30 als Gate des SIT auf der Silizium-Ein kristallschicht 21 a gebildet und Diffusionsschichten vom N-Typ 31 als Source des SIT aus polykristallinem Silizium, das mit hoher Störstellenkonzentration vom N-Typ dotiert ist, aufgebaut. Die Elektroden 32 der Diffusionsschichten vom N-Typ 31 bestehen also aus polykristallinem Silizium und sind mit einem Verdrahtungsteil aus Aluminium 33 verbunden. Ein Aluminium-Verdrahtungsteil 34 ist die Elektrode der Diffusionsschicht vom P-Typ 30 und hat eine ineinandergreifende Form. Der Drain des SIT ist mit einer Aluminiumdrahtelektrode 35 verbunden, und zwar über die Schicht 22 vom N-Typ mit hoher Störstellenkonzentration, den hochdotierten Bereich 24 vom N-Typ und die Diffusionsschicht vom N-Typ auf dem Substrat. In diesem Fall wäre es vorteilhaft, das Widerstands element 14 und einen derartigen Transistor 17, wie den SIT in Fig. 2, mit einem Passivierungsfilm 36 und außerdem mit dem Alumi niumfilm 20 als Lichtschutz zu bedecken.

Wenn ein Sperrschicht-FET als Transistor 17 im Einzelchip nach Fig. 2 verwendet wird, werden folgende Fertigungsschritte mit Bezug auf Fig. 11 empfohlen:

I) Wie in Fig. 11 (a) gezeigt ist, wird eine Halbleiterein kristallschicht 50 auf der einen Seite der polykristallinen Siliziumschicht 26 als Träger aufgebracht, und zwar mit dem dazwischenliegenden Isolierfilm 25, um ein dielektrisch getrenn tes Substrat zu erhalten.
II) Wie in Fig. 11 (b) gezeigt ist, wird eine selektive epitakti sche Schicht vom N-Typ 51 auf dem Substrat gebildet, das im Schritt nach Fig. 11 (a) hergestellt wurde, und zwar auf dem ausgewählten Gebiet, auf dem der FET plaziert werden soll.
III) Wie in Fig. 11 (c) gezeigt ist, werden Schichten vom P-Typ 51 a in der epitaktischen Schicht 51 im Schritt nach Fig. 11 (b) gebildet, und zwar von der Oberseite der Schicht diffundiert, und diese Schichten vom P-Typ 51 a sind mit der Einkristallschicht 50 über Diffusionsschichten 52 vom P-Typ verbunden, um das Gate des FET zu bilden. Zur gleichen Zeit werden Schichten vom N-Typ 51 b auf der epitaktischen Schicht 51 gebildet, und zwar von der Oberseite der Schicht diffundiert, und Elektroden 51 c an den Diffusionsschichten vom N-Typ 51 b angeschlossen, um Drain und Source des FET zu bilden, und schließlich eine Doppelbeschichtung mit einem Passivierungsfilm 53 und dem Aluminiumfilm 20 als Lichtschutz aufgebracht.

Wenn ein solcher FET nach Fig. 11 (c) als Transistor 17 verwendet wird, wird die photoelektrische Diodenanordnung 13, wie in Fig. 12 gezeigt, ausgeführt, indem eine Diffusionsschicht vom N-Typ 54 als Kathode auf der Halbleitereinkristallschicht 50 des dielektrisch getrennten Substrates, das im Schritt nach Fig. 11 (a) hergestellt wurde, aufgebracht wird, indem Anoden und Kathoden von benachbarten Diodeneinheiten über Aluminiumdrahtteile 55 und 55 a verbunden werden und schließlich ein Siliziumoxidfilm 56 zur Bedeckung der Diffusionsschichten 50 und 54 vom N- und P-Typ aufgebracht wird.

Es bedarf keiner Erläuterung, daß die obengenannte Lichtempfangs und Treibersektion 10 a, die in der Einzelchipanordnung entspre chend den oben dargelegten Fertigungsschritten erreicht wird, auch mit der lichtaussendenden Diode und dem MOSFET in einer hybriden IC-Anordnung zusammengefaßt werden kann, und daß auf diese Weise das Halbleiterrelais, das durch bemerkenswert verein fachte Schritte und deswegen in Massenproduktion gefertigt werden kann, preiswert erhältlich sein wird.

Claims

1. Halbleiterrelais, mit einem mit dem Eingang des Relais verbun denen Lichtsender, der bei Anwesenheit eines Eingangsstroms am Ein gang ein Lichtsignal abgibt und der optisch mit einer Photodioden anordnung gekoppelt ist, die das Lichtsignal empfängt und eine Photo spannung erzeugt, wobei die Photodiodenanordnung mit einem in Serie liegenden Widerstandselement und mit einem Ausgangs-MOSFET verbunden ist, dessen Widerstand sich von einem ersten Zustand in einen zweiten Zustand ändert, wenn die Photospannung zwischen Gate und Substrat elektrode des MOSFET angelegt wird, und dessen Elektroden mit einem Paar von Ausgängen des Relais verbunden sind, dadurch gekennzeichnet, daß ein normalerweise leitender Treibertransistor mit dem MOSFET verbunden ist, wobei die Steuerelektrode des Treibertransistors mit dem Verbindungspunkt zwischen der Photodiodenanordnung und dem Wider standselement verbunden ist, um durch eine über dem Widerstandsele ment bei Anwesenheit einer Photospannung aus der Photodiodenanord nung erzeugte Spannung den höheren Wert des ersten und zweiten Widerstandszustandes anzunehmen.

2. Halbleiterrelais gemäß Anspruch 1, dadurch gekennzeichnet, daß der Treibertransistor ein normalerweise leitender N-Kanal- Transistor für elektrostatische Beeinflussung ist.

3. Halbleiterrelais gemäß Anspruch 1, dadurch gekennzeichnet, daß der Treibertransistor ein Verarmungs-N-Kanal-Feldeffekt transistor ist.

4. Halbleiterrelais gemäß Anspruch 1, dadurch gekennzeichnet, daß das Widerstandselement mindestens einen Widerstand enthält.

5. Halbleiterrelais gemäß Anspruch 4, dadurch gekennzeichnet, daß das Widerstandselement außerdem eine mit dem Widerstand ver bundene Diode enthält.

6. Verfahren zur Herstellung eines Halbleiterrelais gekennzeichnet durch folgende Verfahrensschritte:

- Aufbringen einer Schicht mit hoher Störstellenkonzentration auf einer Seite einer Einkristallsubstratschicht mit geringer Stör stellenkonzentration;
- Herstellen einer Vielzahl von Schlitzen in der ersten Schicht mit hoher Störstellenkonzentration mit einer Tiefe, die von der Oberkante der Schicht bis zum Einkristall reicht;
- Aufbringen einer zweiten Schicht mit hoher Störstellenkonzentra tion über die gesamten Oberflächen der ersten Schicht mit hoher Störstellenkonzentration und der Schlitze;
- Beschichten der zweiten Schicht mit hoher Störstellenkonzentration mit einer isolierenden Schutzschicht über die gesamte Oberfläche;
- Aufbringen einer Trägerschicht auf der isolierenden Schutzschicht;
- Bereiten eines dielektrisch-isolierten Trägermaterials durch Abschleifen der Einkristallsubstratschicht mit geringer Störstel lenkonzentration von der anderen Seite, so daß die erste und zweite Schicht mit den hohen Störstellenkonzentrationen in Form vieler Inseln erscheinen, die gegenseitig durch die Trägerschicht isoliert sind, die die Vielzahl von Schlitzen ausfüllt, und die durch die Isolierschicht elektrisch isoliert sind, wobei die Einkristallsubstratschicht zwischen den entsprechenden Inseln sichtbar wird, und
- Herstellen einer Vielzahl von Dioden einer Photodiodenanordnung mit Hilfe der ersten und zweiten hohe Störstellenkonzentrationen aufweisenden Schicht der entsprechenden Inseln, um eine optische Kopp lung mit einem Lichtsender zu erzielen und eine Photospannung zu erzeugen, die zwischen Gate und Trägerelektrode eines Ausgangs- MOSFET gelegt wird, wobei ein Widerstandselement mit den Anschlüs sen der Photodiodenanordnung, dem Gate und der Trägerelektrode des MOSFET verbunden ist und ein normalerweise leitender Treiber transistor durch den Spannungsabfall am Widerstandselement ge zwungen wird, den Zustand hohen Widerstandes anzunehmen, wenn ein Strom durch das Widerstandselement fließt.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Einkristallsubstratschicht mit geringer Störstellenkonzen tration vom N-Typ ist und daß der Treibertransistor ein Transistor für elektrostatische Beeinflussung ist, dessen Gate bzw. Source eine P-leitende Schicht und dessen Diffusionsschicht hoher Konzen tration vom N-Typ ist, die nach dem Abschleifen des Substrates im genannten Bearbeitungsschritt als Einkristallschicht mit geringer Störstellenkonzentration erscheint und dessen Drain eine Schicht vom N-Typ mit hoher Störstellenkonzentration ist, die am Rand der Einkristallsubstratschicht mit niedriger Störstellenkonzentration gebildet wird.

8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Einkristallsubstratschicht mit geringer Störstellenkonzen tration vom N-Typ ist und daß jede Diode der Photodiodenanordnung auf der Substratschicht vom N-Typ so ausgebildet wird, daß sie eine Anode aus einer Diffusionsschicht vom P-Typ erhält, wie sie auf die Oberseite der Substratschicht vom N-Typ diffundiert ist, außer für eine Teilschicht, die nach dem Abschleifen des Substrates im genannten Bearbeitungsschritt erscheint, daß sie eine Kathode aus einer Diffusionsschicht vom N-Typ erhält, die in der Teilschicht gebildet wird, und daß sie eine Schicht hoher Störstellenkonzentra tion vom N-Typ, die am Rand der Anodenschicht gebildet wird, erhält.

9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Einkristallsubstratschicht mit geringer Störstellenkonzentra tion vom N-Typ ist, daß der Treibertransistor ein Transistor für statische Beeinflussung ist, dessen Gate bzw. Source eine P-leiten de Schicht und dessen Diffusionsschicht hoher Konzentration vom N-Typ ist, die in der Substratschicht vom N-Typ nach dem Abschleifen des Substrates im genannten Bearbeitungsschritt erscheint und dessen Drain eine Schicht vom N-Typ mit hoher Störstellenkonzentration ist, die am Rand der freiwerdenden Substratschicht vom N-Typ gebildet wird, und daß die Dioden der Photodiodenanordnung und das Wider standselement, das eine Diode enthält, auf dem Substrat so ausgebil det werden, daß sie eine entsprechende Anode auf einer Diffusions schicht vom P-Typ erhalten, wie sie auf die Oberseite der freiwerden den Substratschicht vom N-Typ diffundiert ist, außer für eine Teil schicht, daß sie eine Kathode aus einer Diffusionsschicht vom N- Typ erhält, die in der Teilschicht gebildet wird, und daß sie eine Schicht hoher Störstellenkonzentration vom N-Typ erhält, die am Rand der Anodenschicht gebildet wird, wobei der Treibertransistor, die Dioden der Photodiodenanordnung und das Widerstandselement in Form eines Chips aufgebaut sind.

10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, daß die Drainschicht des Transistors mit der Anodenseite der Photo diodenanordnung, die Sourceschicht mit der Anode der Diode, die das Widerstandselement bildet, und schließlich die Gateschicht mit der Kathodenseite der Diodenanordnung und der Widerstandselement diode verbunden ist, wobei Drain und Source des Transistors mit Elektrodenanschlüssen verbunden und Transistor und Widerstandsele ment mit einer Abschirmung gegen Lichteinfall versehen sind.