DE3610071A1 - Einrichtung zum nachweis des zustands von speicherzellen auf der grundlage eines in der schreibphase erhaltenen schwellenwertabfalls - Google Patents

Einrichtung zum nachweis des zustands von speicherzellen auf der grundlage eines in der schreibphase erhaltenen schwellenwertabfalls

Info

Publication number
DE3610071A1
DE3610071A1 DE19863610071 DE3610071A DE3610071A1 DE 3610071 A1 DE3610071 A1 DE 3610071A1 DE 19863610071 DE19863610071 DE 19863610071 DE 3610071 A DE3610071 A DE 3610071A DE 3610071 A1 DE3610071 A1 DE 3610071A1
Authority
DE
Germany
Prior art keywords
cell
threshold value
vcc
threshold
examined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863610071
Other languages
English (en)
Other versions
DE3610071C2 (de
Inventor
Giulio Vignate Casagrande
Roberto Mailand/Milano Gastaldi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of DE3610071A1 publication Critical patent/DE3610071A1/de
Application granted granted Critical
Publication of DE3610071C2 publication Critical patent/DE3610071C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Beschreibung
Die Erfindung betrifft eine Einrichtung zum Nachweis des Zustande von Speicherzellen auf der Grundlage des während eines Schreibvorgangs erhaltenen Scnwellen-
wertabfalls .
10
Bei der letzten Generation von Speicherzellen (vom EPROM-Typ) wurde die Programmierspannung auf 12,5 Volt reduziert, mit dem Ergeonis, daß die beim ScnreiDen erhaltene Schwellenwertänderung oder der Schwellenwertaofall im Vergleich zu den Bedingungen r>ei Neuzellen Deträchtlich reduziert wurde.
Um die Zustandsinformation einer - beschrieoenen oder nicht Deschrießenen - Zelle umzusetzen in eine für verschiedene Zwecke brauchbare Binärinformation "1" oder "0", verwendet man gemeinhin Differenz-Leseverstärker, die auf der Grundlage des Zustands einer zu untersuchenden Zelle ein in die eine oder die andere Richtung gerichtetes Ausgangssignal eines zwei gesteuerte Eingänge aufweisenden Vergleichers erzeugen, wofcei der Vergleicher mit dem einen Eingang an einen Schaltungszweig angeschlossen ist, der die zu untersuchende Zelle enthält, während der andere Eingang an einen Schaltungszweig angeschlossen ist, der eine Neuzelle enthält.
Bei den genannten Verstärkern handelt es sich um hochempfindliche Verstärker mit hoher Verstärkung, die in der Lage sind, auch sehr kleine Schwellenwertabfälle zu erfassen.
35
Es muß berücksichtigt werden, daß ein senr Kleiner
Schwellenwertabfall zu Problemen beim Schreibvorgang führt, und zwar sowohl bezüglich der Unterscheidung zwischen einem beschriebenen Zustand und einem unbeschriebenen Zustand, als auch bezüglich der Lesezeiten, die nicht zu lang sein dürfen. Die kleinen, unvermeidbaren lastbedingten Verluste (Eigenlastverluste) der Zelle erlangen Bedeutung.
In der Praxis sollte darauf geachtet werden, daß der Schwellenwertabfall so beschaffen ist, daß er innerhalb eines breiten Stromversorgungs- und Temperaturbereichs bei minimaler Zugriffszeit eine genaue Feststellung gestattet. Auch sollte eine gewisse Sicherheitsgrenze gegenüber Eigenlastverlusten der Zelle vorhanden sein.
Derzeit wird dem Problem kleiner Schwellenwertabfälle mit Schreibverfahren (mit intelligenten Algorithmen) begegnet, bei denen nach dem in üblicherweise durchgeführten Nachweis des Zustands der Zelle ein längerer Endimpuls angelegt wird, dessen Aufgabe es ist, eine gewisse Sicherheitsreserve zu schaffen.
Die obengenannte Lösung ist jedoch insofern nicht optimal, als sie mit Verlusten bei der Schreibdauer verbunden ist und dennoch nicht die erforderliche Sicherheitsreserve garantieren kann.
Es wurde nun herausgefunden, daß eine wirksame Lösung des genannten Problems in einer Einrichtung bestehen könnte, die in der Lage ist, den Zustand der Zelle auf der Grundlage von Schwellenwerten zu ermitteln, die größer sind,als es die hohe Empfindlichkeit der Einrichtung ansonsten zulassen würde, um den Nachweis des Zelleninhalts auf der Grundlage eines Schwellenwertabfalls zu eroringen, der größer ist als der sonst
4 t, \ • * *
durch den Verstärker erkennbare Abfall.
Der Erfindung liegt die Aufgabe zugrunde, eine Einrich- ° tung zum Nachweis des Zustands von Speicherzellen auf der Grundlage des während des Schreibens erhaltenen Schwellenwertabfalls zu schaffen, die in der Lage ist, beschriebene Zellen auf der Grundlage eines ziemlich hohen Schwellenwertabfalls zu erkennen, um dadurch ProDieme in der Schreiophase zu vermeiden.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. In der erfindungsgemäßen Einrichtung ist also zu dem üblichen Differenz-Leseverstärker auf der Seite der Neuzelle eine Referenzzelle hinzugefügt, die es ermöglicht, den Umschlagpunkt des Vergleichers und damit den von der Einrichtung erkennbaren Schwellenwertabfall zu variieren.
Durch die Erfindung ist es möglich geworden, ein Verifizieren eines Zellenzustands in Einklang mit den Erfordernissen beim Schreiben durchzuführen und zusätzliche Verifizierungsimpulse, wie sie im Stand der Technik üblich sind, zu vermeiden. Wenn der Nachweis ein nicht zufriedenstellendes Ergebnis liefert, kann man die mit unzulänglichem Schwellenwertabfall behaftenen Zellen aussondern und sie bei Bedarf durch redundante Zellen ersetzen.
im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm einer ersten Ausführungsform
einer erfindungsgemäßen Einrichtung, 35
Fig. 2 eine Skizze einer zweiten Ausführungsform der Erfindung, und
: '/'■■"■■' ·■■-■ 3810071
-ί-
Fig. 3 eine detaillierte Schaltungsskizze einer dritten Ausführungsform der Erfindung.
° Die in Fig. 1 gezeigte Schaltung enthält einen Vergleicher CP mit zwei Eingängen, einem positiven und einem negativen Eingang, die durch angeschlossene Schaltungszweige R und M gespeist werden. Die Schaltungszweige R und M stehen mit einer Spannungsquelle gegebener Polarität, Vcc in Verbindung. Vor und Vom bedeuten in Fig. 1 die Eingangsspannungen des Vergleichers, die in den genannten Schaltungszweigen erzeugt werden.
Der Schaltungszweig M, der den Haupt- oder Matrix-Zweig bildet, enthält eine zu untersuchende Zelle Cm, die (wenn sie innerhalb eines viele Zellen umfassenden Speichers ausgewählt wird) von der Spannung Vcc beaufschlagt wird, einen zur kapazitiven Entkopplung vorgesehenen Transistor Tdm, dem eine Spannung Vb zugeführt wird, und einen Lasttransistor TIm, der von der Spannung Vcc angesteuert wird und eine Verstärkung KIm hat. Im ist der in dem Schaltungszweig M fliedende Strom.
Der Schaltungszweig R, der den Referenzzweig oildet, enthält einen Lasttransistor TIr mit einer Vorspannung entsprechend Vcc und einer Verstärkung KIr "> KIm, einen zur kapazitiven Entkopplung dienenden Transistor Tdr, dem eine Spannung Vb zugeführt wird, und eine Neuzelle Cv, die von der Spannung Vcc steuerbar ist, und eine weitere Referenzzelle Cr, die mit einstellbarer Spannung Vcc - Vm von einem Spannungsgenerator oder Spannungsteiler G, der seinerseits die Steuerspannung Vcc empfängt, gesteuert wird, wobei entweder die Neuzelle Cv oder die Referenzzelle Cr mit Hilfe von
-Τι
Transistoren Τ1 und Τ2 vom Anreicherungstyp, welche entgegengesetzte Steuerspannungen MNf bzw. MM empfangen, ausgewählt wird. Ir ist der durch den Schaltungszweig R fließende Strom.
Wenn TI leitet und T2 sperrt, arbeitet die Einrichtung während der Schreibphase genauso wie ein bekannter Differenzverstärker, d.h.: Die zu untersuchende Zelle Cm wird mit der Neuzelle Cv verglichen, was dazu führt, daß aufgrund der unterschiedlichen Verstärkung KIr ,>■ KIm der zwei Lasttransistoren TIr bzw. TIm das Ausgangssignal des Vergleichers CP in die eine Richtung (Vor >· Vom) "kippt", wenn die zu untersuchende Zelle Cm ebenfalls eine Neuzelle ist (so daß Im / O)1 während ein "Kippen" des Vergleichers CP in die entgegengesetzte Richtung (Vor ^- Vom) erfolgt, wenn die zu untersuchende Zelle beschrieben ist (so daß Im = 0 oder etwas kleiner als Ir ist).
Eine Analyse des Verhaltens der Einrichtung bei der Änderung des Schwellenwertabfalls, die in der beschriebenen Zelle im Gegensatz zu dem unberührten (neuen) Zustand erfolgt, kann unter quasistatischen Lesebedingungen durchgeführt werden, sowie unter der vereinfachten Annahme, daß die Verstärkung des Vergleichers unendlich groß ist. Dann erhält man:
Ir = Kc (Vcc-Vtc)2 (1)
Im = Kc (Vcc-Vtc-DVtc)2 (2)
Im = KIm (Vcc-Vtl-Vom)2 (3)
Ir = KIr (Vcc-Vtl-Vor)2 = A2KIm (Vcc-Vtl-Vor)2 (4)
wobei A2 = Klr/Klm; Vtc der Schwellenwert der Neuzelle; DVtc der durch den Schreibvorgang bewirkte Schwellenwertabfall, Kc, KIm und KIr die Verstärkungen der
Zelle, des Lasttransistors auf der Matrixseite, TIm bzw. des Lasttransistors TIr auf der Referenz-Seite, und VtI der Schwellenwert der beiden Lasttransistoren ist.
Wie oben erwähnt wurde, erscheint eine zu untersuchende Zelle als beschrieben, wenn gilt Vor ^. Vom, und als nicht beschrieben, wenn gilt Vor >· Vom. Bei Vor = Vom ergibt sich ein ungewisser Schwellenwert, abhängig von dem Wert von Vcc, weil es möglich ist, daß eine Zelle bei kleinen Werten Vcc als beschrieben erscheint, während sie bei höheren Werten von Vcc als nicht-be-
schrieben erscheint.
15
Die Beziehung zwischen der höchsten Betriebsspannung Vcc (Vccmax) und dem Schwellenwertabfall der Matrixzelle (DVtc) läßt sich dadurch erhalten, daß man Vor = Vom in die Gleichungen (3) und (4) einsetzt: 20
Ir = A2 Im (5)
Dann kombiniert man die Gleichungen (1), (2) und (5)
derart, daß man die Beziehung
25
Kc (Vccmax-Vtc)2 = A2Kc (Vccmax-Vtc-DVtc )2 erhält, aus der man leicht ableitet:
Vccmax = Vtc + A DVtc (6)
A-1
Aus dieser Beziehung ist ersichtlich, daß der maximale brauchbare Wert von Vcc im Verhältnis zum Zuwachs des Schwellenwertabfalls DVtc größer ist, und daß es sicherlich nützlich ist, den Wert A so klein wie möglich zu halten.
• a.
Auf der anderen Seite haben technische Berechnungen und Untersuchungen gezeigt, daß dann, wenn die in Fig. 1 gezeigte Einrichtung beim Nachweis des Schreibzustands in herkömmlicher Weise eingesetzt wird, wobei Vcc -6V der größte in der Praxis verwendbare Wert
ist, der Schwellenwertabfall noch zu niedrig ist, um ein korrektes Lesen und einen korrekten Betrieb der Einrichtung zu gewährleisten .
10
Dieses Problem kann dadurch umgangen werden, daß man anstelle der Neuzelle Cv die Referenzzelle Vr verwendet, d.h. indem man den Transistor T1 sperrt und den Transistor T2 leitend macht.
15
Dadurch ändert sich die Gleichung (1) folgendermaßen:
Ir = Kc (Vcc-Vm-Vtc)2 (7)
Durch Kombinieren der Gleichung (7) mit (2) und (5) erhält man:
Kc(Vccnr.ax-Vm-Vtc)2 = A2 Kc( Vccmax-Vtc-DVtc )2 (8)
und schließlich:
Vccmax = Vtc + A (DVtc1 - Vm) (9)
Ä-1 A
Aus der obigen Beziehung ersieht man, daß durch Beaufschlagen des Steuer-Gates der Referenzzelle Cr mit Vcc-Vm bewirkt wird, daß zur sicheren Erkennung einer beschriebenen Zelle mit einem vorgegebenen Wert von Vccmax ein Schwellenwertabfall (DVtc1) benötigt wird, der größer ist als (DVtc), welcher Wert benötigt wird, um den gleichen Wert von Vccmax mit normaler
Beziehung zu einer Neuzelle bei der Beaufschlagung mit Vcc sicherzustellen, d.h.:
DVtc1 = DVtc + Vm
Dadurch, daß der Referenzwert in geeigneter Weise ausgewählt wird, kann man eine Grenze bestimmen, die einen korrekten Betrieb über den gesamten Bereich der Versorgungsspannung und den gesamten zu erwartenden Temperaturbereich bei minimaler Zugriffszeit gewährleistet, wobei zusätzlich ein sicherer Schutz gegenüber Eigenlastverlust und Rauschen gegeben ist.
Die in Fig. 1 gezeigte Einrichtung ermöglicht die Ermittlung des Zustands einer zu untersuchenden Zelle auf der Grundlage eines Schwellenwertabfalls, der größer ist als derjenige, der derzeit erkannt werden kann.
Fig. 2 zeigt eine Variante der Einrichtung. Bei dieser Ausführungsform ist es möglich, den Schwellenwertabfall nach dem Schreiben zu messen.
Dies erreicht man dadurch, daß man die Referenzzelle
Cr nach Maßgabe des Leitungszustands von zwei Transistoren des Anreicherungstyps, T3 und T4 nicht nur von einem Schaltungsblock G1 aus, sondern auch von QQ einem weiteren Schaltungsblock G2 aus, steuert. Bei dem Schaltungsblock G2 handelt es sich um einen Spannungsteiler, der mit der Spannung V beaufschlagt wird.
Durch Lesen einer nicht beschriebenen Matrixzelle mit irgendeinem Wert von Vcc (z.B. 5 V) sowie durch
Λ * β
Variieren von V ist es möglich, einen Wert von
PP Vppmax zu finden, derart, daß sich die Zelle vom Zustand "neu" auf den Zustand "beschrieben" ändert durch die Wirkung der abweichenden Vorspannung, die an die Zelle Cr gelegt wird.
In diesem Fall wird die Gleichung (6) zu: KciVppmax1 · R-Vtc)2Kc(Vcc-Vtc)2 Daraus erhält man
Vppmax1 · R = Vtc + A(VcC - Vtc) (10)
Nach dem Schreiben kann das Lesen erfolgen, wobei Vcc so groß ist wie der vorherige Wert, und Vpp so ermittelt wird, daß die Zelle Cm im ungenauen Bereich zwischen beschrieben und neu liegt (Vppmax1').
Aus Gleichung (6) erhält man wiederum:
KctVpproax" R -Vtc)2 = A2 Kc(Vcc-Vtc-DVtc )2 daraus erhält man:
Vppmax11R = Vtc + A (Vcc -Vtc) - ADVtc (11)
Durch Subtrahieren von (10) von"(11) erhält man
DVtc = R/A (Vppmax1 - Vppmax11)
woraus man den Schwellenwertabfall berechnen kann.
gg Eine mögliche Ausführungsform der erfindungsgemäßen Einrichtung für einen 256K-EPROM ist in Fig. 3 im
3S10071
■A
einzelnen dargestellt.
In der Schaltung bilden Transistoren T11, T14, T16 und T18 die Vorspann- und Spaltenauswahlschaltung einer Matrix-Bitleitung BIm, in der die zu untersuchende Zelle Cm enthalten ist.
Beim normalen Schreibvorgang (herkömmlicher Betrieb) wird die aus Transistoren TI 2, T13, T15", T1 7 und T19 und einer eine Neuzelle Cv enthaltenden Referenz-Bitleitung BIr bestehende Referenzschaltung angesteuert.
Gemäß der Erfindung wird zum Betrieb bei einem höheren Schwellenwertabfall der Transistor TI 9 gesperrt und dem zufolge die Referenz-Bitleitung BIr abgetrennt, während über den Transistor T20 die Referenzzelle Cr angeschlossen wird, deren Gate vorgespannt wird entweder durch die Schaltung T31-T40 (wobei T31 ein Transistor mit einem Schwellenwert in der Nähe von 0 und die anderen Transistoren Transistoren vom Verarmungstyp sind), wodurch ein fester Schwellenwertabfall eingestellt werden kann, oder mit der Schaltung T41, T42 (in Verbindung mit den Elementen T43, T44 und D), wodurch es möglich ist, durch Messen von Vppmax den Schwellenwertabfall zu messen.
Ein aus Transistoren T24-T29 bestehendes Flip-Flop FF (hierbei ist T17 ein Transistor mit hohem Schwellen-3Q wert) hält die Schaltung in dem gewünschten Betriebszustand, wenn die Schaltung erst einmal den gewünschten eingeschwungenen Zustand erreicht hat, und das Flip-Flop bringt die Schaltung nach dem Einschalten automatisch in die übliche Lese-Betriebsart.

Claims (4)

KU'MvER-SCHMITT-MLSON-HIRSCH* ; \ P\TENT\M\ÄLTE K 30444SM/6 SGS MICROELETTRONICA S.p.A. Stradale Primosole, 50 - 1-95121 Catania, Italien Einrichtung zum Nacnweis des Zustande von Speicnerzellen auf der Grundlage eines in der Schreiopnase erhaltenen Schwellenwertabfalls Patentansprüche
1. Einrichtung zum Nachweis des Zustands von Speicherzellen auf der Grundlage eines in der Schreibphase te erhaltenen Schwellenwertabfalls, mit einem Vergleicher * (CP), dessen einer Eingang an einen eine zu untersuchende Zelle (Cm) enthaltenden Schaltungszweig (M), und dessen anderer Eingang an einen anderen, eine Neuzelle (CvJ entnaltenden Schaltungszweig (R) gekoppelt ist, dadurch gekennzeichnet, daß der andere Schaltungszweig außerdem eine zu der Neuzelle (Cv) parallel gescnaltete, gezielt steueroare Referenzzelle (Cr) aufweist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeicnnet, daß die andere Referenzzeile (Cr) mittels eines Spannungsgenerators (G, G1) steuerbar ist,der eine Spannung aogiDt, die kleiner ist als die Steuerspannung (Vccj der zu untersuchenden Zelle (Cm).
3 . Einrichtung nach Anspruch 1 , dadurch gekennzeichnet, daß die andere Referenzzelle (Cr) weiterhin steuerbar ist mittels eines veränderlichen Spannungsgenerators (G2), der es möglich macht, den durch das Beschreiben der zu untersuchenden Zelle (Cn) erzeugten Schwellenwertaofall zu messen.
4. Einrichtung nach Anspruch 2 und 3, gekennzeichnet durch eine Einrichtung (T3, T4) zum Auswählen des einen oder des anderen Spannungsgenerators (G1, G2), um die Referenzzelle (Cr) zu steuern.
DE3610071A 1985-03-28 1986-03-25 Einrichtung zum Nachweis des Zustands von Speicherzellen auf der Grundlage eines in der Schreibphase erhaltenen Schwellenwertabfalls Expired - Fee Related DE3610071C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT20127/85A IT1221018B (it) 1985-03-28 1985-03-28 Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura

Publications (2)

Publication Number Publication Date
DE3610071A1 true DE3610071A1 (de) 1986-10-02
DE3610071C2 DE3610071C2 (de) 1995-05-18

Family

ID=11164023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3610071A Expired - Fee Related DE3610071C2 (de) 1985-03-28 1986-03-25 Einrichtung zum Nachweis des Zustands von Speicherzellen auf der Grundlage eines in der Schreibphase erhaltenen Schwellenwertabfalls

Country Status (6)

Country Link
US (1) US4802166A (de)
JP (1) JPH0734320B2 (de)
DE (1) DE3610071C2 (de)
FR (1) FR2579817B1 (de)
GB (1) GB2173367B (de)
IT (1) IT1221018B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0408037A2 (de) * 1989-07-13 1991-01-16 Fujitsu Limited Halbleiterspeicheranordnung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229599A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 不揮発性半導体記憶装置
US4903265A (en) * 1987-11-12 1990-02-20 Motorola, Inc. Method and apparatus for post-packaging testing of one-time programmable memories
IT1221780B (it) * 1988-01-29 1990-07-12 Sgs Thomson Microelectronics Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos
GB8916019D0 (en) * 1989-07-13 1989-08-31 Hughes Microelectronics Ltd A non-volatile ram bit cell
FR2665792B1 (fr) * 1990-08-08 1993-06-11 Sgs Thomson Microelectronics Memoire integree pourvue de moyens de test ameliores.
US5142496A (en) * 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
FR2694404B1 (fr) * 1992-07-31 1994-09-09 Sgs Thomson Microelectronics Procédé de mesure des tensions de seuil des cellules d'une mémoire intégrée.
DE69631284D1 (de) * 1996-03-29 2004-02-12 St Microelectronics Srl Programmier- und Lese-Verwaltungsarchitektur für Speicheranordnungen, insbesondere für Testzwecke
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7301807B2 (en) 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
KR100634169B1 (ko) * 2004-03-10 2006-10-16 삼성전자주식회사 가변형 기준레벨 발생 기능을 가진 센스 앰프 및 그 방법
TWI258768B (en) * 2004-03-10 2006-07-21 Samsung Electronics Co Ltd Sense amplifier and method for generating variable reference level
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223394A (en) * 1979-02-13 1980-09-16 Intel Corporation Sensing amplifier for floating gate memory devices
EP0087006A2 (de) * 1982-02-19 1983-08-31 International Business Machines Corporation Leseverstärkerschaltung für statischen MOS-Speichermatrix

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393475A (en) * 1981-01-27 1983-07-12 Texas Instruments Incorporated Non-volatile semiconductor memory and the testing method for the same
JPS5891594A (ja) * 1981-11-27 1983-05-31 Fujitsu Ltd ダイナミツク型半導体記憶装置
EP0089397B1 (de) * 1982-03-24 1985-12-04 Deutsche ITT Industries GmbH Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
US4612630A (en) * 1984-07-27 1986-09-16 Harris Corporation EEPROM margin testing design
US4670708A (en) * 1984-07-30 1987-06-02 Monolithic Memories, Inc. Short detector for fusible link array using a pair of parallel connected reference fusible links

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223394A (en) * 1979-02-13 1980-09-16 Intel Corporation Sensing amplifier for floating gate memory devices
EP0087006A2 (de) * 1982-02-19 1983-08-31 International Business Machines Corporation Leseverstärkerschaltung für statischen MOS-Speichermatrix

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0408037A2 (de) * 1989-07-13 1991-01-16 Fujitsu Limited Halbleiterspeicheranordnung
EP0408037A3 (en) * 1989-07-13 1993-10-06 Fujitsu Limited Semiconductor memory device

Also Published As

Publication number Publication date
JPS61224200A (ja) 1986-10-04
GB8605387D0 (en) 1986-04-09
DE3610071C2 (de) 1995-05-18
GB2173367B (en) 1989-06-21
JPH0734320B2 (ja) 1995-04-12
US4802166A (en) 1989-01-31
FR2579817B1 (fr) 1993-01-08
FR2579817A1 (fr) 1986-10-03
IT8520127A0 (it) 1985-03-28
GB2173367A (en) 1986-10-08
IT1221018B (it) 1990-06-21

Similar Documents

Publication Publication Date Title
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE112005002818B4 (de) Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab
DE3610071A1 (de) Einrichtung zum nachweis des zustands von speicherzellen auf der grundlage eines in der schreibphase erhaltenen schwellenwertabfalls
DE4232025C2 (de) Elektrisch löschbarer und programmierbarer nichtflüchtiger Halbleiterspeicher mit automatischem Schreibprüfungs-Controller
DE4110371C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE69824145T2 (de) Programmierspannungsschutz für nichtflüchtige speichersysteme
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE3148806C2 (de)
DE69531820T2 (de) Durchbruchschutzschaltung mit hochspannungsdetektierung
DE3921395A1 (de) Strom- und spannungsgeregelte schaltung fuer eeprom-speicherzellen
DE2932020C2 (de) Speicheranordnung
DE3811554A1 (de) Sense-verstaerkerschaltung zum einseitigen lesen von daten
DE2722757B2 (de)
EP0197363A1 (de) Verfahren zum Betreiben eines Halbleiterspeichers mit integrierter Paralleltestmöglichkeit und Auswerteschaltung zur Durchführung des Verfahrens
DE4040492C2 (de)
DE3424765A1 (de) Integrierter mikrocomputer mit nichtfluechtigem ram-speicher
DE69629669T2 (de) Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
DE2527486B2 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE69627152T2 (de) Leseschaltung für Halbleiter-Speicherzellen
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
EP0088815A1 (de) Elektrisch löschbare Speichermatrix (EEPROM)
EP0123177B1 (de) Verfahren zum Betreiben eines als nichtflüchtigen Schreib-Lese-Speichers ausgebildeten Anwendungsspeichers und Anordnung zur Durchführung des Verfahrens
DE2347968B2 (de) Assoziative speicherzelle
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2620749A1 (de) Matrixspeicher aus halbleiterelementen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 7/06

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee