DE69824145T2

DE69824145T2 - Programmierspannungsschutz für nichtflüchtige speichersysteme

Info

Publication number: DE69824145T2
Application number: DE69824145T
Authority: DE
Inventors: F. Frankie ROOHPARVAR
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1997-01-08
Filing date: 1998-01-08
Publication date: 2005-06-30
Anticipated expiration: 2018-01-09
Also published as: US6552933B2; JP2000509875A; US20020114189A1; US6256229B1; WO1998031016A1; US20010043491A1; EP0951720A1; KR100356254B1; AU6018898A; EP0951720B1; US6434046B2; DE69824145D1; US6339547B1; US6272048B1; JP2004152484A; JP3928087B2; US20010040823A1; US20010046159A1; US6392928B1; US6438033B2

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich allgemein auf Speichersysteme, die mit einer von außerhalb gelieferten Programmierspannung arbeiten.
HINTERGRUND DER ERFINDUNG
IC-Speichersysteme benötigen eine von außerhalb gelieferte Spannung in einer bestimmten Form, um verschiedene Speichervorgänge einschließlich Speicherleseprogrammier- und Speicherlöschvorgänge auszuführen. In der Regel sind Spannungen in verschiedenen Größenordnungen oder Stärken erforderlich, um diese Vorgänge auszuführen. Speichersysteme nutzen im Allgemeinen eine Primärstromquelle mit erheblicher Strombelastbarkeit. Die Primärstromquelle für den Speicher wird meist durch eine externe Quelle wie zum Beispiel ein Netzteil oder eine Batterie bereitgestellt. Die Primärstromquelle, häufig als V_cc bezeichnet, ist mit Hilfe von auf der integrierten Schaltung selbst ausgebildeten Metall-Anschlussflecken mit dem Speichersystem verbunden. Die primäre Versorgungsspannung V_cc ist meist auf +5 Volt eingestellt, obwohl es einen Trend gibt, die Spannung auf +3,3 Volt und sogar noch tiefer zu senken.
Speichersysteme benutzen in der Regel auch noch andere Spannungen als die primäre Versorgungsspannung V_cc zum Ausführen von Speichervorgängen. Speicherprogrammiervorgänge für Flash-Speichersysteme erfordern zum Beispiel meist das Anlegen einer relativ hohen positiven Spannung an eine bestimmte Wortleitung des Flash-Zellenfelds, um einen Programmiervorgang auszuführen. Eine solche Spannung, meist in der Größenordnung von +12 Volt, wird gelegentlich auch als Spannung V_pp bezeichnet. Gleichzeitig wird eine mittlere Spannung V_PPBL, meist in der Größenordnung von +7 Volt, als Teil des Programmiervorgangs an eine bestimmte Bitleitung des Flash-Zellenfelds angelegt. Bei den meisten Anwendungen wird die Bitleitungs-Programmierspannung mit Hilfe eines auf dem Chip integrierten Spannungsreglers aus der Spannung V_pp gewonnen.
Ein typisches herkömmliches Speichersystem kann einen getrennten Metall-Anschlussflecken zur Entgegennahme der Programmierspannung V_pp von einer externen Quelle zusammen mit dem Anschlussflecken zur Entgegennahme der Spannung V_cc aufweisen. Wenn der Betrieb mit nur einer Spannungsversorgung erwünscht ist, kann eine Ladungspumpenschaltung auf dem Chip vorgesehen werden, so dass die von außerhalb gelieferte Spannung V_cc auf die Spannung V_pp herauftransformiert werden kann.
Das US-Patent Nr. 5.199.032 von Sparks et al. beschreibt eine Niederspannungs-Programmiersperrschaltung. Das US-Patent Nr. 5.274.827 von Haggerty et al. beschreibt ein Schreibschutzverfahren unter Verwendung einer Schwellenspannung.
Als ein Beispiel für ein Speichersystem, das mit einer Programmierspannung V_pp von einer externen Quelle arbeitet, ist in dem Blockdiagramm in 1 die Funktion eines herkömmlichen nichtflüchtigen Flash-Speichersystems gezeigt. Der Kern des Speichersystems 1 ist ein Speicherzellenfeld 12. Die einzelnen Zellen in dem Feld 12 (nicht gezeigt) sind in Reihen und Spalten angeordnet, wobei das Feld 12 in diesem Beispiel eine Kapazität von insgesamt 256 k 8-Bit-Worten hat. Die Dateneingänge und Datenausgänge für das Speichersystem 1 sind mit einem 8-Bit-Datenbus DQ0–DQ7 realisiert. Die einzelnen Speicherzellen werden mit einer 18-Bit-Adresse A0–A17 angesprochen, die über die Adressstifte 13 eingegeben wird. Neun der 18 Adressbits werden vom X-Decoder 14 verwendet, um eine Wortleitung auszuwählen, die der Reihe in Feld 12 zugeordnet ist, in der sich eine bestimmte Speicherzelle befindet, und die übrigen neun Bits werden vom Y-Decoder 16 verwendet, um eine Bitleitung auszuwählen, die der entsprechenden Spalte in Feld 12 zugeordnet ist, in der sich die gewünschte Zelle befindet. Die Leseverstärker 50 werden benutzt, um die in einer Speicherzelle enthaltenen Daten bei einem Lesevorgang oder einem Datenprüfschritt zu lesen, in dem der Zustand einer Zelle nach einem Schreib- oder Löschvorgang festgestellt wird. Die Leseverstärkerschaltung und die Prüfschaltungen vergleichen den Zustand der Zelle mit einem Bezugszustand, der je nach Vorgang einer programmierten Zelle oder einer gelöschten Zelle entspricht.
Das Schreiben oder Löschen der Speicherzellen in Feld 12 erfolgt durch Anlegen der entsprechenden Spannungen an die Quelle [Source] (Quellleitung), die Senke [Drain] (Bitleitung) und das Steuergatter [Gate] (Wortleitung) einer Zelle für einen entsprechenden Zeitraum. Dadurch wird das Tunneln oder Injizieren von Elektronen aus einem Kanalbereich in ein Floating-Gate [schwebendes Gatter] veranlasst. Die Höhe der Ladung auf dem Floating-Gate bestimmt die erforderliche Spannung auf dem Steuergatter, um die Vorrichtung zu veranlassen, Strom zwischen den Quell- und Senkenbereichen zu leiten. Dies wird als Schwellenspannung der Zelle bezeichnet, wobei es eine gelöschte Schwellenspannung V_THE gibt, die sich von einer programmierten Schwellenspannung V_THP unterscheidet. Das Leiten entspricht einem „Ein"- oder gelöschten Zustand der Vorrichtung und einem logischen Wert 1. Ein „Aus"- oder programmierter Zustand ist ein Zustand, in dem keine Strom zwischen den Quell- und Senkenbereichen geleitet wird, und entspricht einem logischen Wert 0. Durch Einstellen der Schwellenspannung der Zelle auf einen entsprechenden Wert kann die Zelle für eine bestimmte Reihe von anliegenden Spannungen Strom leitend oder nicht Strom leitend gemacht werden. Daher kann durch Bestimmung dessen, ob eine Zelle bei einer bestimmten Reihe von anliegenden Spannungen Strom leitet, der Zustand der Zelle (programmiert oder gelöscht) festgestellt werden.
Das Speichersystem 1 weist eine auch als Automat bezeichnete interne Ablaufsteuereinheit 20 auf, die die Datenverarbeitungsvorgänge und Unterabläufe steuert, die in bzw. an den Speicherzellen in dem Speicherzellenfeld 12 ausgeführt werden. Hierzu gehören die nötigen Schritte zum Ausführen von Schreib-, Lese- und Löschvorgängen an den Speicherzellen in Feld 12. Darüber hinaus steuert die interne Ablaufsteuereinheit 20 Vorgänge wie das Lesen oder Löschen des Statusregisters 26, das Identifizieren des Speichersystems 1 als Reaktion auf einen Identifizierungsbefehl und das Unterbrechen eines Löschvorgangs. Der Automat 20 dient zur Verringerung des erforderlichen Aufwands in Form eines externen Prozessors (nicht gezeigt), der meist in Verbindung mit dem Speichersystem 1 benutzt wird.
Um ein versehentliches Programmieren des Speichersystems zu verhindern, bestehen Programmierbefehle (Schreiben oder Löschen) aus zwei Zyklen. Der erste Zyklus ist ein Einrichtungsbefehl, mit dem der dem Programmiervorgang entsprechende Code in den Speicherchip geschrieben wird. Um den Einrichtungsbefehl auszuführen, setzt der externe Prozessor den Ausgangsfreigabestift OE auf inaktiv (high) und die Chipfreigabe- und Schreibfreigabestifte CE und WE auf aktiv (low). Danach gibt der Prozessor den 8-Bit-Einrichtungsbefehlscode auf die Daten-E/A-Stifte 15 (DQ0–DQ7) und zieht die Chipfreigabe- und Schreibfreigabestifte CE und WE auf inaktiv.
Der Befehlscode für den ersten Zyklus eines Schreibvorgangs (Schreibeinrichtung) lautet zum Beispiel 40H (1000 0000) oder 10H (0001 0000). Im zweiten Zyklus einer Schreibsequenz, nachdem die Chipfreigabe- und Schreibfreigabestifte CE und WE auf inaktiv (high) gesetzt worden sind, werden die zu schreibenden Daten auf die Daten-E/A-Stifte 15 gegeben, und die Adresse der zu programmierenden Speicherposition wird auf die Adressstifte 13 (A0–A17) gegeben. Die Chipfreigabe- und Schreibfreigabestifte CE und WE werden wieder auf aktiv (low) gesetzt, während die Programmierspannung V_pp mit dem X-Decoder 14 an eine ausgewählte Wortleitung des Speichersystems 1 angelegt wird. Zusätzlich wird die Spannung V_PPBL mit dem Y-Decoder 16 an die ausgewählten Bitleitungen angelegt. Die Anstiegsflanke des Chipfreigabesignals CE und des Schreibfreigabesignals WE, je nachdem, was zeitlich später liegt, bewirkt, dass der physikalische Schreibvorgang in der Speicherzelle durch Anlegen der Programmierspannungen an die Zelle eingeleitet wird.
In gleicher Weise umfasst bei einem Löschvorgang der erste Zyklus das Senden eines Löscheinrichtungs-Befehlscodes wie zum Beispiel 20H (0010 0000) an das Speichersystem 1. Der zweite Zyklus eines Löschvorgangs umfasst jedoch einen Löschbestätigungs-Befehlscode wie zum Beispiel DOH (1101 0000), der in das Speichersystem geschrieben wird, und die Anstiegsflanke des Chipfreigabesignals CE und des Schreibfreigabesignals WE leitet den Löschzyklus ein, der je nach Funktionsumfang des Systems das gesamte Speicherfeld 12 oder einen Block von Speicherpositionen in dem Feld löscht.
Die auf die Daten-E/A-Stifte 15 gegebenen Befehle werden an den Dateneingangspuffer 22 und danach an die Befehlsausführungs-Logikeinheit 24 übergeben. Die Befehlsausführungs-Logikeinheit 24 empfängt und interpretiert die verwendeten Befehle, um den Automaten 20 anzuweisen, die erforderlichen Schritte zum Schreiben in das Feld 12 oder zum Ausführen eines anderen gewünschten Vorgangs einzuleiten und zu steuern. Beim Ausführen eines Schreibvorgangs werden die in die Speicherzellen zu programmierenden Daten danach über die Daten-E/A-Stifte 15 eingegeben, an den Eingangspuffer 22 weitergegeben und anschließend in das Daten-Eingangslatch 30 eingestellt. Die Eingangsdaten in Latch 30 stehen danach für die Zellenprogrammier- und Datenprüfvorgänge zur Verfügung.
Beim Zellenprogrammiervorgang wird ein interner Programmierimpulszähler (nicht gezeigt) gestartet bzw. initialisiert. Dieser Zähler kontrolliert die Anzahl der Programmierimpulse, die an die Zellen für das programmierte Wort (Byte) angelegt worden sind. Danach wird ein Programmierimpuls an die Zellen für das Wort angelegt, das sich an der auf die Adressstifte 13 gegebenen Adresse befindet. Der Impulszähler wird sodann um eins weitergeschaltet, und es wird geprüft, ob eine vorbestimmte maximale Anzahl von Impulsen an die Zellen angelegt worden ist. Danach werden die Zellen in einem Prüfzyklus kontrolliert, um festzustellen, ob sie tatsächlich programmiert worden sind. Sind die Zellen programmiert, ist der Vorgang erfolgreich ausgeführt worden. Sind die Zellen nicht programmiert und ist die maximale Anzahl von Impulsen noch nicht erreicht, wird ein weiterer Programmierimpuls an die Zellen angelegt. Die Kontrolle des Programmierzustands der Zellen erfolgt mit Hilfe des Leseverstärkers 50 und der zugehörigen Komponenten.
Sind die Zellen immer noch nicht programmiert, wenn die maximale Anzahl von Impulsen erreicht ist, liegt ein Fehler vor, denn die maximale Anzahl von Programmierimpulsen ist an die Zellen angelegt worden. Je nach Auslegung des betreffenden Speichers wird die Sequenz beendet oder es wird ein Protokoll für das fehlgeschlagene Wort erstellt und die Sequenz läuft weiter. Diese Informationen werden dann an das Statusregister 26 übergeben, so dass sie vom Prozessor gelesen werden können. Sobald die Sequenz für den gewünschten Schreib- oder Löschvorgang abgeschlossen ist, aktualisiert der Automat 20 das 8-Bit-Statusregister 26. Der Inhalt des Statusregisters 26 gibt bei einem typischen Speichersystem an, ob eine Schreib- oder Löschsequenz mit Erfolg abgeschlossen worden ist. Der Inhalt des Statusregisters 26 wird an den Datenausgangspuffer 28 übergeben, der den Inhalt auf den Daten-E/A-Stiften 15 des Speichersystems 1 verfügbar macht.
Im Allgemeinen dürfen die vorstehend beschriebenen Programmierspannungspegel um 10% von dem angegebenen Pegel abweichen, wobei das Speichersystem trotzdem einwandfrei arbeitet. Fällt der Spannungspegel jedoch außerhalb der angegebenen Bereiche, kann die Programmierfunktion fehlschlagen und die in den Speicherzellen gespeicherten Daten zerstören oder ein erfolgreicher Programmiervorgang würde eine nicht annehmbar lange Zeit erfordern. Außerdem sind außerhalb der Spezifikationen liegende Spannungspegel ein Hinweis auf eine Störung in dem System, mit dem das Speichersystem verbunden ist.
Herkömmliche Speichersysteme können meist nur feststellen, ob die Spannung V_pp unter einen voreingestellten Spannungspegel wie zum Beispiel +10 Volt während des Programmiervorgangs abfällt. Fällt V_pp unter die vorbestimmte Grenze, erkennt eine Spannungsprüfschaltung, dass ein nicht zulässiger Spannungszustand vorliegt. Zu Beginn eines Programmiervorgangs oder zu jedem Zeitpunkt, an dem der Automat 20 einen Hinweis erhält, dass V_pp unter der vorbestimmten Grenze liegt, bricht der Automat 20 den Vorgang ab und setzt ein oder mehrere Statusbits im Statusregister 26.
Ein typisches Statusbit im Statusregister 26 ist ein Programmierspannungsfehler-Flag, das angibt, ob V_pp während des Vorgangs außerhalb der festgelegten Grenze lag. War V_pp außerhalb des angegebenen Bereichs, kann das Speichersystem den Vorgang abgebrochen haben, auch wenn V_pp den Bereich nur kurzzeitig verlassen hat. Stellt der Automat 20 während des Prüfzyklus nach Anlegen eines Programmierimpulses fest, dass die Programmierspannung außerhalb des angegebenen Bereichs war, hält er den Programmiervorgang an und setzt das Programmierspannungsfehler-Flag. Der Programmierzustand der Zellen wird durch den Programmierimpuls jedoch schon in gewissem Umfang geändert worden sein.
Sobald ein Programmier- oder Löschvorgang abgeschlossen ist, kann ein Benutzer auf das Statusregister 26 zugreifen, um den Zustand der verschiedenen Parameter während des Vorgangs, einschließlich des Status von V_pp, zu bestimmen. War ein Löschvorgang nicht erfolgreich, muss die Ursache des Problems, zum Beispiel niedrige Spannungspegel, behoben und das Verfahren wiederholt werden. War jedoch ein Schreibvorgang nicht erfolgreich, ist es sehr gut möglich, dass die Daten im Speichersystem beschädigt worden sind und eine Wiederherstellung nicht mehr möglich ist. Bei einigen nichtflüchtigen Speichersystemen kann ein nicht erfolgreicher Schreibversuch es erforderlich machen, dass mindestens ein Teil des Speicherfelds gelöscht werden muss, ehe ein neuer Schreibvorgang an derselben Position in dem Feld erfolgen kann.
Darüber hinaus kommt es infolge des Stroms, den das Speichersystem zum Ausführen des Programmvorgangs zieht, meist auch zu einem Absinken der Spannungspegel V_pp. Infolgedessen kann der Spannungspegel von V_pp vor dem Einleiten des Programmiervorgangs über der vorstimmten Grenze liegen, dann aber infolge des Programmiervorgangs selbst unter die Grenze fallen.
Ein Speichersystem mit der Möglichkeit, die Programmierspannungen zu überwachen und das Einleiten von Programmiervorgängen, die vermutlich nicht erfolgreich sind, zu verhindern, oder das Abbrechen von eingeleiteten Speichervorgängen, die vermutlich erfolgreich abgeschlossen werden, zu verhindern, wäre sehr wünschenswert. Die vorliegende Erfindung stellt diese und andere Möglichkeiten bereit, wie der Fachmann beim Lesen der nachstehenden ausführlichen Beschreibung spezifischer Ausführungsformen zusammen mit den Zeichnungen erkennen wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Feststellung, ob der Pegel einer Programmierspannung V_pp für ein Speichersystem innerhalb eines von mehreren zulässigen Spannungsbereichen liegt, und zur Verhinderung der Ausführung eines Programmiervorgangs, wenn die Programmierspannung nicht innerhalb des zulässigen Spannungsbereichs liegt.
Bei einem Verfahren nach der vorliegenden Erfindung wird beim Einleiten eines Programmiervorgangs, zum Beispiel eines Schreib- oder Löschvorgangs, die Programmierspannung abgetastet. Wird festgestellt, dass die Spannung außerhalb eines vorbestimmten zulässigen Spannungsbereichs liegt, so wird die Fortsetzung des Programmiervorgangs verhindert.
In der vorliegenden erfindungsgemäßen Schaltung veranlasst beim Einleiten eines Programmiervorgangs eine interne Steuereinrichtung, dass die Programmierspannung, die an einem Anschlussflecken des Speichersystems anliegt, mit einer Spannungserfassungsschaltung abgetastet wird. Die Erfassungsschaltung stellt fest, ob die abgetastete Spannung innerhalb eines von mehreren vorbestimmten Bereichen liegt, die garantieren, dass die Programmierung erfolgreich ist, und erzeugt ein entsprechendes Logiksignal, ehe die Programmierspannung an die Speicherzellen des Speichersystems angelegt wird. Liegt der Spannungspegel außerhalb des Bereichs verhindert die interne Steuereinrichtung eine Fortsetzung des Programmiervorgangs, um zu verhindern, dass die Daten im Speicher beschädigt werden, und aktiviert eine Fehleranzeige, um zu melden, dass der Vorgang wegen einer ungeeigneten Programmierspannung abgebrochen worden ist.
Nach dem Beginn des Programmiervorgangs wendet die Spannungserfassungsschaltung eine andere Reihe bzw. einen anderen Satz von zulässigen Spannungsbereichen für die Programmierspannung an, die es dem Speichersystem gestattet, den Programmiervorgang fortzusetzen, auch wenn die Programmierspannung außerhalb des Anfangsbereichs der zulässigen Spannungspegel fällt.
Weitere Ziele und Vorteile der vorliegenden Erfindung erschließen sich aus der nachfolgenden ausführlichen Beschreibung und den zugehörigen Zeichnungen.
AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Funktionsblockdiagramm eines herkömmlichen Flash-Speichersystems.
2 zeigt ein Funktionsblockdiagramm eines Flash-Speichersystems mit der vorliegenden Erfindung.
3 zeigt ein Funktionsblockdiagramm einer Ausführungsform der Programmierspannungssteuerschaltung nach der vorliegenden Erfindung.
4 ist ein Diagramm, das eine Spannungserfassungsschaltung nach einer Ausführungsform der vorliegenden Erfindung zeigt, die den Programmierspannungspegel V_pp überwacht und ein Signal erzeugt, das anzeigt, ob die Spannung zum Programmieren eines Speicherfelds ausreicht.
5 ist ein Taktdiagramm, das ein Beispiel der Signaleingänge und -ausgänge zu bzw. von der Spannungserfassungsschaltung in 4 zeigt.
6 ist ein Diagramm, das eine Ausführungsform eines Störfilters zeigt.
AUSFÜHRLICHE BESCHREIBUNG SPEZIFISCHER AUSFÜHRUNGSFORMEN
2 ist ein Blockdiagramm der Bestandteile eines Flash-Speichersystems nach der vorliegenden Erfindung, die den Programmierspannungspegel V_pp überwacht und ein Signal erzeugt, das angibt, ob das Spannungssignal innerhalb eines Bereichs liegt, der eine erfolgreiche Programmierung garantiert. Zu beachten ist, dass gleiche Bezugszeichen in 1 und 2 in beiden Abbildungen dieselben Signale und Teile bezeichnen. Obwohl die Erfindung unter Bezugnahme auf ein Flash-Speichersystem beschrieben wird, sei darauf hingewiesen, dass die vorliegende Erfindung auch als Teil anderer Arten von Speichersystemen implementiert werden kann.
Wie bei dem Speichersystem in 1 ist der Kern des Speichersystems 100 ein Flash-Speicherzellenfeld 12. Die einzelnen Speicherzellen (nicht gezeigt) werden mit einer 18-Bit-Adresse A0–A17 angesprochen, die über die Adressstifte 13 eingegeben wird. Das Speichersystem 100 weist eine auch als Automat bezeichnete interne Ablaufsteuereinheit 120 auf, die die Datenverarbeitungsvorgänge und Unterabläufe in dem Speichersystem 100 steuert, zum Beispiel die nötigen Schritte zum Ausführen von Schreib-, Lese- und Löschvorgängen an den Speicherzellen in Feld 12. Die interne Ablaufsteuereinheit 120 ist in der Regel in Form einer Reihe von Logikgattern ausgeführt, deren Eingänge bestimmen, welche Vorgänge und Unterabläufe des Speichersystems ausgeführt werden und in welcher Reihenfolge diese Vorgänge erfolgen.
Die Speichersystembefehle werden auf die Daten-E/A-Stifte 15 gegeben und an den Dateneingangspuffer 22 und die Befehlsausführungs-Logikeinheit 24 weitergeleitet.
Die Befehlsausführungs-Logikeinheit 24 empfängt und interpretiert die Befehle, die benutzt werden, um den Automaten 120 anzuweisen, die erforderlichen Schritte zum Schreiben oder Löschen des Felds 12 oder zum Ausführen eines anderen gewünschten Vorgangs durchzuführen. Sobald ein Vorgang abgeschlossen ist, aktualisiert der Automat 120 das 8-Bit-Statusregister 26. Der Inhalt des Statusregisters 26 wird an den Datenausgangspuffer 28 übergeben, der den Inhalt auf den Daten-E/A-Stiften 15 des Speichersystems 100 verfügbar macht.
Wie nachstehend ausführlich beschrieben, ist eine Programmierspannungssteuerschaltung 130 vorgesehen, die die Größenordnung der Programmierspannung V_pp beim Einleiten eines Programmiervorgangs überwacht. Ist die Spannung außerhalb eines vorbestimmten zulässigen Anfangsspannungsbereichs oder einer Reihe von mehreren zulässigen Anfangsspannungsbereichen, besteht die Funktion der Schaltung darin, den Programmiervorgang zu unterbrechen, bevor Speicherdaten beschädigt werden können.
Während der Ausführung des Programmiervorgangs überwacht die Programmierspannungssteuerschaltung 130 weiter die Spannung V_pp, wendet aber einen anderen vorbestimmten zulässigen Ausführungsspannungsbereich oder eine Reihe von mehreren zulässigen Ausführungsspannungsbereichen an, so dass der Automat 120 die Fortsetzung der Ausführung gestattet, solange V_pp innerhalb eines zulässigen Ausführungsbereichs liegt, auch wenn V_pp außerhalb der zulässigen Anfangspannungsbereiche liegen kann.
Bei einem typischen herkömmlichen Speichersystem gibt es eine bestimmte Mindest-Einrichtungszeit zwischen dem Punkt, an dem die Spannung V_pp innerhalb eines zulässigen Anfangsbereichs liegen muss, und dem Punkt, an dem die Speicherzellen tatsächlich programmiert werden, während die Betriebsspezifikationen für das Speichersystem erfüllt sind. Der Programmierzyklus wird in der Regel mit der Anstiegsflanke des WE-Signals eingeleitet. Eine typische Mindest-Einrichtungszeit beträgt 100 Nanosekunden (siehe die technischen Daten für den 256 K × 8 Flash-Speicher MT28F002, „Flash Memory Data Book", Micron Quantum Devices, Inc., 1994). Die Programmierspannungssteuerschaltung 130 nach der vorliegenden Erfindung muss die Programmierspannung V_pp innerhalb der Einrichtungszeit erfassen und die Programmiersequenz abbrechen, wenn V_pp nicht innerhalb eines vorbestimmten Spannungsbereichs liegt, wie noch beschrieben wird.
Die Programmierspannungssteuerschaltung 130 ist an den Programmierspannungsanschlussflecken angeschlossen und empfängt Taktsignale 110 von dem Automaten 120 und gibt ein Spannungspegelsignal 115 an den Automaten 120 zurück. Während der Einrichtung und Ausführung eines Programmiervorgangs erzeugt der Automat 120 Taktsignale 110, die die Programmierspannungssteuerschaltung 130 veranlassen, den Programmierspannungspegel V_pp zu erfassen, der an dem Programmierspannungsanschlussflecken ansteht. Die Spannungsreferenz 170 liefert einen Bezugsspannungspegel 172, den die Programmierspannungssteuerschaltung 130 für Vergleichszwecke benutzt.
Die Programmierspannungssteuerschaltung 130 erzeugt anschließend ein Signal 115 „Spannungspegel in Ordnung" (Pegel OK), das der Automat 120 kontrolliert, ehe er mit der Ausführung des Programmiervorgangs fortfährt. Zeigt das Spannungspegelsignal 115, dass die Programmierspannung nicht innerhalb eines zulässigen Anfangsspannungsbereichs liegt, blockiert der Automat 120 den Schreibvorgang, und in dem 8-Bit-Statusregister 26 wird eine Fehleranzeige gesetzt. Zeigt das Spannungspegelsignal 115 an, dass die Programmierspannung innerhalb eines zulässigen Anfangsspannungsbereichs liegt, fährt der Automat 120 mit der Ausführung des Programmiervorgangs fort.
Die Programmierspannungssteuerschaltung liefert auch die Wortleitungs-Programmierspannung V_PPWL und die Bitleitungs-Programmierspannung V_PPBL an den V_pp-Schalter 18, der diese Spannungen zum Anlegen an die Zellen des Speicherfelds 12 an den X-Decoder 14 bzw. den Y-Decoder 16 weiterleitet.
3 zeigt ein Blockdiagramm der Programmierspannungssteuerschaltung 130. Die Programmierspannungssteuerschaltung 130 ist mit der von außerhalb gelieferten Programmierspannung V_pp verbunden, die von der Spannungserfassungsschaltung 300 entgegengenommen wird. Die Spannungserfassungsschaltung 300 empfängt auch das Steuersignal 110 von dem Automaten 120, das ihn veranlasst, den Spannungspegel von V_pp zur Vorbereitung für einen Schreibvorgang zu erfassen. Die Spannungserfassungsschaltung 300 erzeugt und liefert ein „Pegel OK"-Signal 115 an den Automaten 120, das angibt, ob V_pp in einem zulässigen Spannungsbereich liegt. Die Spannungserfassungsschaltung 300 erzeugt weiterhin ein Ladungspumpen-Auswahlsignal, das, wenn der Spannungspegel von V_pp nicht ausreicht, Speicherzellen direkt zu programmieren, aber in einem Spannungsbereich liegt, der es der Ladungspumpenschaltung 310 gestattet, einen entsprechenden Programmierspannungspegel zu erzeugen. Wie noch beschrieben wird, ist das Ladungspumpen-Auswahlsignal nur aktiv, wenn die Spannung V_pp eine Größenordnung von weniger als +6 Volt und mehr als +3 Volt aufweist. Ist das Ladungspumpen-Auswahlsignal aktiv, bewirkt dies, dass der Schalter 330 den Eingang der Ladungspumpenschaltung 310 mit V_pp verbindet, wobei gleichzeitig bewirkt wird, dass der Schalter 340 den V_PPWL-Eingang des Spannungsreglers 320 mit dem Ausgang der Ladungspumpenschaltung 310 verbindet. Der Ausgang des Spannungsreglers 320 benutzt dann den Spannungspegelausgang von der Ladungspumpenschaltung 310 (zum Beispiel +12 Volt), um den entsprechenden Spannungspegel von V_PPBL (zum Beispiel +7 Volt) zu erzeugen.
Wenn hingegen der Spannungspegel von V_pp hoch genug ist, um direkt die Programmierspannungspegel (zum Beispiel über +10 Volt) zu liefern, veranlasst die Spannungserfassungsschaltung 300 den Schalter 330, die Ladungspumpenschaltung 310 von V_pp abzutrennen, und verbindet V_pp direkt mit V_PPBL über die Schalter 330 und 340 an den Eingang des Spannungsreglers 320. V_pp wird dann benutzt, um V_PPWL direkt zu liefern und den Spannungsregler 320 anzusteuern, um V_PPBL zu erzeugen. Bei bestimmten Anwendungen kann es wünschenswert sein, einen weiteren Spannungsregler (nicht gezeigt) zum Erzeugen der Spannung V_PPWL vorzusehen. In diesem Fall hätte der Regler einen Eingang, der wie Regler 320 mit dem Ausgang von Schalter 340 verbunden ist, so dass die Spannung V_PPWL in der gleichen Weise wie die Spannung V_PPBL geregelt wird. Dadurch ist sichergestellt, dass V_PPWL einen maximalen Spezifikationswert nicht überschreitet, wenn der Eingang V_pp zu groß wird. Dabei ist zu beachten, dass jeder solche Regler zur Erzeugung von V_PPWL einen Spannungsabfall verursacht, so dass es erforderlich sein kann, eine weitere Ladungspumpenschaltung zwischen dem Regler und dem Schalter 340 vorzusehen. Weil die Spannung V_PPWL mit den Wortleitungen verbunden ist, die wenig Strom ziehen, ist der Strombedarf einer solchen zusätzlichen Ladungspumpenschaltung gering.
Beträgt die Spannung V_pp weniger als +10 Volt, kann die Spannung nicht zum direkten Programmieren des Speichers benutzt werden, so dass eine Ladungspumpenschaltung wie zum Beispiel die Schaltung 310 benutzt werden kann. Ist die Spannung jedoch größer als +6 Volt, kann die Spannung immer noch nicht benutzt werden, weil eine Spannung dieser Größenordnung möglicherweise die CMOS-Schaltungen beschädigen kann, die meist zur Implementierung der Ladungspumpenschaltung 310 benutzt werden. Der Schaden entsteht meist, wenn die CMOS-Inverter der Pumpe 310 beim Unschalten von einem Zustand auf den anderen in einen Rückschnapp-Betriebsmodus gehen. Daher muss sichergestellt werden, dass keine Spannung von mehr als +6 Volt an die Ladungspumpenschaltung 310 angelegt wird, indem das Ladungspumpen-Auswahlsignal inaktiv gezogen wird, wenn V_pp größer als +6 Volt ist.
Eine Ausführungsform der Spannungserfassungsschaltung 300 nach der vorliegenden Erfindung ist in 4 gezeigt. Die Komponenten der Taktsignale 110, die von dem Automaten 120 geliefert werden, sind als die Signale „Enable 1" 110a, „Enable 2" 110b und „Connect" 110c gezeigt.
Die Spannungserfassungsschaltung 300 benutzt eine Zweifachwiderstandsleiter zum Abtasten der Programmierspannung. Der Zweig niedrigen Widerstands besteht aus den Widerständen RA, RB, RC und RD mit niedrigen Widerstandswerten, in Serie geschaltet mit dem Transistor 132, der das Fließen von Strom von dem Anschlussflecken für die Programmierspannung V_pp an Masse ermöglicht, wenn das „Enable 1"-Signal 110a aktiv ist. Die niedrigen Widerstandswerte ermöglichen ein schnelles Initialisieren einer Reihe von Spannungsmessknoten N1, N2 und N3, die jeweils über die Transistoren 142, 144 bzw. 146 mit den Eingängen der Spannungsvergleicher 148, 150 bzw. 152 verbunden sind.
Die Transistoren 134, 136 und 138 verbinden den Zweig niedrigen Widerstands mit den Messknoten N1, N2 bzw. N3 und werden durch das „Connect"-Signal 110c gesteuert, das im inaktiven Zustand den Zweig niedrigen Widerstands von den Knoten trennt. Der höhere Strom des Zweigs niedrigen Widerstands bewirkt ein schnelles Laden der Messknoten N1 bis N3, um ein schnelles Erfassen der Programmierspannung zu ermöglichen. Durch Inaktivieren des „Connect"-Signals 110c und des „Enable"-Signals 110a kann der relativ hohe Strom in dem Zweig niedrigen Widerstands abgeschaltet werden, sobald die Spannungsmessknoten N1 bis N3 geladen sind.
Die Widerstände RA, RB, RC und RD können auch so gewählt werden, dass sie relative Verhältnisse aufweisen, die in einer Reihe von zulässigen Anfangsspannungsbereichen resultieren, die ein aktives „Pegel OK"-Signal 115 erzeugen, während die Signale „Enable 1" 110a und „Connect" 110c aktiv sind, die sich von einer Reihe zulässiger Ausführungsspannungen unterscheiden, die nur gelten, wenn das Signal „Enable 2" 110b aktiv ist.
Der Zweig hohen Widerstands der Widerstandsleiter besteht aus den Widerständen R1, R2, R3 und R4 mit hohen Widerstandswerten, in Serie geschaltet mit dem Transistor 140, der durch das „Enable 2"-Signal 110b gesteuert wird. Die Punkte, an denen sich die Widerstände des Zweigs hohen Widerstands treffen, sind die Spannungsmessknoten N1 bis N3. Der höhere Widerstand des Zweigs hohen Widerstands führt zu einer relativ geringen Stromentnahme. Folglich kann die Spannung an den Messknoten N1 bis N3 bei einem niedrigeren Strompegel aufrechterhalten werden, indem man das „Enable 2"-Signal 110b aktiv lässt, nachdem die Signale „Enable 1" 110a und „Connect" 110c deaktiviert worden sind.
Einige beispielhafte Widerstandswerte für die Widerstände RA, RB, RC und RD in einer Ausführungsform der vorliegenden Erfindung sind 6 kΩ, 4 kΩ, 10 kΩ bzw. 10 kΩ. Die entsprechende Werte für die Widerstände R1, R2, R3 und R4 sind 60 kΩ, 40 kΩ, 100 kΩ bzw. 100 kΩ. Diese Werte sind Näherungswerte auf der Grundlage von n-Wannen-Widerständen und variieren je nach der verwendeten Halbleitertechnologie und den Auslegungsdetails des speziellen Speichersystems. Bemerkenswert hierbei ist, dass die Widerstandswerte von R1, R2, R3 und R4 eine Größenordnung größer sind als die Widerstandswerte von RA, RB, RC und RD, um eine niedrigere Stromentnahme durch den Zweig hohen Widerstands zu erhalten.
Die Verhältnisse der gegebenen Widerstandswerte können auch zwischen den beiden Zweigen angepasst werden, um ein aktives „Pegel OK"-Signal 115 für unterschiedliche Spannungsbereiche von V_pp zu erhalten, wenn die beiden Signale „Enable 1" 110a und „Enable 2" 110b aktiv sind und wenn nur das „Enable 2"-Signal 110b aktiv ist. Ist nur das „Enable 2"-Signal 110b aktiv, werden die Spannungsbereiche, die ein aktives „Pegel OK"-Signal 115 erzeugen, durch die relativen Verhältnisse von R1, R2, R3 und R4 bestimmt, weil die Widerstände RA, RB, RC und RD des Zweigs niedrigen Widerstands von den Messknoten N1, N2 und N3 getrennt sind. Daher kann durch entsprechende Auswahl der Widerstandswerte für R1, R2, R3 und R4 eine andere Gruppe von zulässigen Ausführungsspannungsbereichen definiert werden.
Die Transistoren 142, 144 und 146 schützen die Vergleicher 148, 150 und 152 vor Überspannungsbedingungen, die an den Knoten N1, N2 und N3 auftreten können. Die Gatter der Transistoren sind mit der Betriebsversorgungsspannung V_cc verbunden. Die Bezugsspannung 172 beträgt in der Regel etwa 2 Volt. Solange die Spannung V_cc an den Gattern der Transistoren 142, 144 und 146 hoch genug ist, um 2 Volt von der Senke zur Quelle jedes Transistors zu leiten, arbeitet die Logik der Vergleicher 148, 150 und 152 einwandfrei. Steigt jedoch eine der Spannungen an den Knoten N1, N2 und N3 über den Versorgungsspannungspegel, wird die Spannung am Eingang der Vergleicher auf den Versorgungsspannungspegel abzüglich der Schwellenspannung des Transistors begrenzt. Weil die Signale „Enable 1" 110a und „Enable 2" 110b während anderer Vorgänge als den Programmiervorgängen inaktiv sind, werden die Knoten N1 bis N3 auf die Spannung bei V_pp hochgezogen. V_pp könnte während anderer Vorgänge als den Programmiervorgängen, aber auch während der Programmiervorgänge 12 Volt oder mehr betragen. Dies bedeutet, dass die Knoten N1 bis N3 über längere Zeiträume hohen Spannungspegeln ausgesetzt sein könnten. Die Transistoren 142, 144 und 146 dienen daher als Spannungsbegrenzer, die die Vergleicher 148, 150 und 152 vor Schäden durch längere Einwirkung hoher Spannungen an Gatter oder Oxidschicht schützen.
Das Ladungspumpen-Auswahlsignal wird durch Kombinieren des Signals Gt3vLev mit dem inversen Signal Gt6Lev mit Hilfe des Inverters 157 zusammen mit dem AND-Glied 159 erzeugt. Daher ist, wie schon erwähnt, das Ladungspumpen-Auswahlsignal nur aktiv, wenn die Spannung V_pp weniger als +6 Volt und mehr als +3 Volt beträgt.
Das Taktdiagramm in 5 zeigt ein Beispiel eines Taktschemas für die vorliegende Erfindung und wird zur weiteren Beschreibung der Funktion der Schaltung in 4 herangezogen.
Zuerst wird ein Schreib- oder Lösch-Einrichtungsbefehl während eines Schreibimpulses, der zwischen den Zeitpunkten t0 und t1 in 5 auf WE auftritt, an das Speichersystem 100 geschrieben. Als Reaktion auf die Anstiegsflanke des Schreibfreigabesignals WE zum Zeitpunkt t1 aktiviert der Automat 120 die Signale „Enable 1" 110a, „Enable 2" 110b und „Connect" 110c. Dadurch kann Strom von dem V_pp-Anschlussflecken durch beide Zweige der Widerstandsleiter fließen und die Kondensatoren der Messknoten N1, N2 und N3 während des Zeitraums von t1 bis t2 schnell aufladen. Die an den Knoten N1 bis N3 anstehenden Spannungen können zu einer Änderung des Logikpegels im „Pegel OK"-Ausgangssignal 115 der Spannungserfassungsschaltung 300 führen. Das „Pegel OK"-Signal 115 wird von dem Automaten 120 jedoch erst später in der Schreib-/Löschsequenz abgetastet.
Wie schon erwähnt, gibt es eine Einrichtungszeit, während der V_pp innerhalb eines festgelegten vorbestimmten Spannungsbereichs für das Speichersystem 100 liegen muss, zum Beispiel zwischen +3 und +6 Volt oder über +10 Volt. Eine typische Gerätespezifikation für die Einrichtungszeit ist 100 Nanosekunden. Dies entspricht 100 Nanosekunden vor t3. Zum Zeitpunkt t3 werden die Signale „Enable 1" 110a und „Connect" 110c inaktiv, wodurch der Zweig niedrigen Widerstands (RA, RB, RC und RD) von dem Zweig hohen Widerstands (R1, R2, R3 und R4) getrennt wird. „Enable 2" 110b bleibt jedoch aktiv, und der Strom von dem V_pp-Anschlussflecken fließt weiter in den Zweig hohen Widerstands, um die Spannungswerte an den Knoten N1 bis N3 aufrechtzuerhalten.
Die Signale „Enable 1" 110a und „Connect" 110c bleiben bis zum Zeitpunkt t3 aktiv. Weil die Widerstände R1 bis R4 deutlich höhere Impedanzen als die Widerstände RA bis RD aufweisen, bestimmt hauptsächlich das Verhältnis der Widerstände RA bis RD den logischen Wert des „Pegel OK"-Signals 115 beim Einleiten der Programmierung an t3. Zum Zeitpunkt t3 muss das „Pegel OK"-Signal 115 einen gültigen logischen Wert haben, der die Bedingungen an dem V_pp Anschlussflecken widerspiegelt, und der Automat 120 fährt entweder mit dem Programmiervorgang fort oder blockiert das Programmieren und gibt eine Fehleranzeige basierend auf dem Wert des „Pegel OK"-Signals 115 aus. In Tabelle 1 ist ein Beispiel für die Zusammenhänge zwischen der Spannung V_pp und dem logischen Wert des „Pegel OK"-Signals 115 gezeigt. (Die Einträge „–" in der Spalte „Pegel OK" in Tabelle 1 bezeichnen Spannungszustände, die nicht möglich sind, zum Beispiel der Eintrag in der zweiten Reihe, wo V_pp größer als +10 Volt ist und daher nicht gleichzeitig kleiner als +3 Volt und +6 Volt sein kann.)
Ab dem Zeitpunkt t1 wird die Spannung an Knoten N1 durch den Transistor 144 an den positiven Eingang des Vergleichers 148 angelegt. Die Spannung an N1 wird mit der Bezugsspannung 172 verglichen, die dem negativen Anschluss des Vergleichers 148 von der Spannungsreferenz 170 zugeführt wird. Die Bezugsspannung 172 und die Widerstandswerte für RA bis RD und R1 bis R4 sind so gewählt, dass, wenn V_pp über einem vorbestimmten Spannungspegel liegt (+10 Volt in diesem Beispiel), der Ausgang des Vergleichers 148 auf „high" geht, und das Logiksignal Gt10vLev wird über den Inverter 156 und das NAND-Glied 160 an den Eingang des NAND-Glieds 154 weitergegeben. Ist V_pp über +10 Volt, ist der Ausgang des Vergleichers 152 ebenfalls „high", wodurch der Ausgang des NAND-Glieds 154 auf „low" gezogen wird. Die Fortpflanzung kurzzeitiger Signaländerungen an den Ausgängen der Vergleicher 148, 150 und 152, die durch Spannungsspitzen in V_pp verursacht sind, durch den Inverter 162 und in das „Pegel OK"-Signal 115 wird durch das Störfilter 158 verhindert. Darüber hinaus können die Widerstände R1 bis R4 mit denselben Kapazitäten hergestellt werden wie als n-Wannen-Halbleiterbauteile ausgeführte Widerstände. Die zur Erzielung hoher Widerstände nötige große Fläche führt zu einer hohen Kapazität. Bedingt durch die hohen Widerstands- und Kapazitätswerte der Bauteile entsteht ein Filter mit einer hohen RC-Konstante, das auch kurzzeitige Störungen in der Spannung bei V_pp herausfiltern kann.
Ähnlich den Ereignissen an N1 wird die Spannung an N2 durch den Transistor 144 an den Eingang des Vergleichers 150 gegeben, um Gt6vLev zu erzeugen. Für dieses Beispiel sind die Bezugsspannung 172 und die Widerstandswerte für RA bis RD und R1 bis R4 so gewählt, dass Gt6vLev „high" ist, wenn V_pp über +6 Volt liegt. Ist die Spannung niedriger als +10 Volt, wird Gt10vLev „low", wodurch der Ausgang des NAND-Glieds 160 auf „low" gezogen wird. Dieser niedrige Wert pflanzt sich in den Ausgang „Pegel OK" 115 fort, der auf „low" gezogen wird. Der niedrige Logikpegel auf der Signalleitung „Pegel OK" zeigt an, dass die Spannung bei V_pp zu niedrig ist, um die Zellen im Speicherfeld 12 direkt programmieren zu können, und gleichzeitig zu hoch ist, um eine Ladungspumpe zu benutzen, um die Programmierspannung für die Zellen zu erzeugen. Wenn der Automat 120 den niedrigen Logikausgang von „Pegel OK" 115 feststellt, verhindert er eine Fortsetzung des Programmiervorgangs, und im Statusregister wird ein V_pp-Fehler-Bit gesetzt.
In gleicher Weise wird die Spannung an N3 zum Abtasten durch den Transistor 146 an den positiven Eingang des Vergleichers 152 gegeben. Wie bei den Knoten N1 und N2 sind die Bezugsspannung 172 und die Widerstandswerte RA bis RD und R1 bis R4 so gewählt, dass Gt3vLev „high" ist, wenn V_pp über +3 Volt beträgt. Ist Gt3vLev „low", ist die Spannung an V_pp zu niedrig, um entweder einen Programmierspannungspegel bereitzustellen oder eine ausreichende Spannung zu liefern, um es einer Ladungspumpe zu ermöglichen, einen Programmierspannungspegel zu erzeugen, und das „Pegel OK"-Signal 115 wird auf „low" gezogen, um den Automaten 120 anzuweisen, die wei tere Ausführung des Programmiervorgangs zu verhindern. Ist Gt3vLev „high", Gt6vLev jedoch „low", was anzeigt, dass die Spannung größer als +3 Volt, aber niedriger als +6 Volt ist, so dass eine Ladungspumpe arbeiten kann, sind beide Eingänge des NAND-Glieds 154 „high", was dazu führt, dass das „Pegel OK"-Signal 115 „high" ist, wodurch dem Automaten 120 signalisiert wird, dass V_pp zumindest ausreicht, um die Ladungspumpe zu betreiben, und der Automat 120 fährt mit dem Programmiervorgang fort.
Ein Beispiel für eine Ausführungsform des Störfilters 158 ist in 6 gezeigt. Der Ausgang des NAND-Glieds 154 wird in zwei Signale aufgeteilt, von denen eines direkt einem Eingang des AND-Glieds 504 und das andere einer Verzögerungsschaltung 502 zugeführt wird. Liegt ein zulässiger Spannungszustand vor, ist der Ausgang des NAND-Glieds 154 „low", wodurch der Ausgang des AND-Glieds 504 ebenfalls auf „low" gezogen wird. Führt ein vorübergehender Zustand in V_pp dazu, dass der Ausgang des NAND-Glieds 154 „high" wird, bleibt der Ausgang der Verzögerungsschaltung 502 eine vorbestimmte Verzögerungszeit lang „low", wodurch auch der Ausgang des AND-Glieds 504 auf „low" gezogen wird. Geht der Ausgang des NAND-Glieds 502 wieder auf „low" zurück, ehe das „high"-Signal an den Ausgang der Verzögerungsschaltung 502 weitergegeben wird, spiegelt der Ausgang des AND-Glieds 504 die Änderung des Signals vom NAND-Glied 154 nicht wider.
Weil der Zweig niedrigen Widerstands durch die Transistoren 134, 136 und 138, die mit dem „Connect"-Signal 110c gesteuert werden, von dem Zweig hohen Widerstands getrennt ist, können darüber hinaus, wie vorstehend beschrieben, die Werte für die Widerstände RA, RB, RC und RD so gewählt werden, dass sie sich im gleichen Verhältnis voneinander unterscheiden wie die Widerstände R1, R2, R3 und R4. Durch Auswahl unterschiedlicher relativer Verhältnisse für die beiden Zweige kann bewirkt werden, dass sich die zulässigen Anfangsspannungsbereiche von den zulässigen Ausführungsspannungsbereichen unterscheiden. Mit anderen Worten, die Widerstände können so gewählt werden, dass andere Spannungsbereiche bewirken, dass das „Pegel OK"-Signal 115 aktiv wird für eine erste Messung durch den Zweig niedrigen Widerstands als für den Zweig hohen Widerstands. Auf diese Weise können zu Beginn des Programmiervorgangs höhere Anforderungen an die Programmierspannung gestellt werden, um das Einleiten eines Programmiervorgangs, der fehlschlagen wird, zu verhindern, aber auch um die Spannungsabsenkungen auszugleichen, die in V_pp aufgrund des gezogenen Stroms beim Anlegen der Programmierimpulse auftreten. Nachdem die Ausfüh rung begonnen hat, sind die Speicherzellen bereits geändert worden, und es ist wünschenswert, zu versuchen, den Vorgang fortzusetzen, wenn er erfolgreich abgeschlossen werden kann.
Sobald der Programmiervorgang am Zeitpunkt t3 begonnen hat, kann es unerwünscht sein, den Vorgang abzubrechen und eine Fehleranzeige als Reaktion auf ein kurzzeitiges Absinken von V_pp zu erzeugen, wenn die Schwankung geringfügig ist und daher vermutlich nicht zu einem Fehler bei dem Schreib- oder Löschvorgang in dem Speicherfeld 12 führen wird. Auch kann der Programmiervorgang möglicherweise erfolgreich abgeschlossen werden, indem einfach eine größere Anzahl von Programmierimpulsen an die Zellen angelegt wird. Weil nach dem Zeitpunkt t3 nur das „Enable 2"-Signal 110b aktiv ist, bestimmt das Verhältnis der Widerstände R1 bis R4 den Bereich der Spannungen, die ein aktives „Pegel OK"-Signal 115 erzeugen. Die Widerstände R1 bis R4 können daher so gewählt werden, dass ein anderer Bereich von zulässigen Spannungen während des Zeitraums nach t3 erhalten wird, in dem die Ausführung des Programmiervorgangs erfolgt. Durch Festlegung strengerer Beschränkungen für den Bereich der zulässigen Spannungen beim Einleiten eines Programmiervorgangs, d. h. zum Zeitpunkt t3 im vorliegenden Beispiel, als bei der Ausführung des Vorgangs können Programmiervorgänge trotz des Auftretens kurzzeitiger Schwankungen der Programmierspannung ausgeführt werden.
Die hier verwendeten Begriffe und Ausdrücke verstehen sich als beschreibende und nicht als einschränkende Begriffe, und es ist nicht beabsichtigt, durch die Benutzung dieser Begriffe und Ausdrücke gleichwertige Entsprechungen der gezeigten und beschriebenen Merkmale oder Teile davon auszuschließen, wobei anerkannt wird, dass im Rahmen der beanspruchten Erfindung verschiedene Modifikationen möglich sind.

Claims

Speichersystem, aufweisend: ein Speicherzellenfeld (12), einen Programmierspannungsknoten (V_pp) zur Entgegennahme einer Programmierspannung, einen Automaten (120) zur Steuerung von Programmiervorgängen für das Speicherzellenfeld (12), und gekennzeichnet durch eine Spannungserfassungsschaltung (300), die mit dem Automaten (120) und dem Programmierspannungsknoten (V_pp) verbunden ist, um dem Automaten (120) zu erlauben, einen der Programmiervorgänge einzuleiten, wenn die Programmierspannung eine erste Spannung übersteigt, den Programmiervorgang fortzusetzen, wenn die Programmierspannung eine unter der ersten Spannung liegende zweite Spannung übersteigt, und den Programmiervorgang zu beenden, wenn die Programmierspannung unter die zweite Spannung abfällt.
Speichersystem nach Anspruch 1, gekennzeichnet durch eine Ladungspumpenschaltung (310), die zwischen den Programmierspannungsknoten (V_pp), die Spannungserfassungsschaltung (300) und das genannte Feld (12) geschaltet ist, um aus der Programmierspannung eine erhöhte Spannung zu erzeugen, und dadurch, daß die Spannungserfassungsschaltung (300) Elemente oder Anweisungen aufweist, um dem Automaten (120) zu erlauben, einen der Programmiervorgänge auszuführen, wenn die Programmierspannung geringer als eine dritte Spannung und größer als eine vierte Spannung ist, wobei die dritte Spannung kleiner als die zweite Spannung ist, und die Ladungspumpe so zu verbinden, daß dem Feld (12) die erhöhte Spannung zugeführt wird, wenn sich die Programmierspannung zwischen der dritten Spannung und der vierten Spannung befindet.
Speichersystem nach Anspruch 2, dadurch gekennzeichnet, daß die Spannungserfassungsschaltung (300) Elemente oder Anweisungen aufweist, um den Automaten (120) daran zu hindern, einen der Programmiervorgänge einzuleiten, wenn die Programmierspannung größer als die dritte Spannung und geringer als die erste Spannung ist.
Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß es in einer integrierten Schaltung mit einem Metall-Anschlußflecken implementiert ist, der den Programmierspannungsknoten (V_pp) zum Empfang der Programmierspannung von einer außerhalb der integrierten Schaltung befindlichen Quelle bildet.
Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzellen nicht-flüchtige Speicherzellen sind.
Verfahren zum Steuern des Betriebs eines Speichersystems mit einem Speicherzellenfeld (12), gekennzeichnet durch folgende Schritte: Entgegennehmen einer Programmierspannung, Einleiten eines Programmiervorgangs für das Feld (12), wenn die Programmierspannung eine erste Spannung übersteigt, Fortführen des Programmiervorgangs, wenn die Programmierspannung größer als eine unterhalb der ersten Spannung befindliche zweite Spannung bleibt, und Beenden des Programmiervorgangs, wenn die Programmierspannung unter die zweite Spannung abfällt.
Verfahren nach Anspruch 6, wobei der Schritt zum Einleiten eines Programmiervorgangs durch Anlegen der Programmierspannung an zu programmierende Speicherzellen in dem Feld (12) gekennzeichnet ist.
Verfahren nach Anspruch 6, gekennzeichnet durch folgende Schritte: Einleiten eines Programmiervorgangs für das Feld (12), wenn die Programmierspannung geringer als eine dritte Spannung und größer als eine vierte Spannung ist, wobei die dritte Spannung kleiner als die zweite Spannung ist, Erzeugen einer erhöhten Spannung in einer Ladungspumpenschaltung (310) aus der Programmierspannung, und Anlegen der erhöhten Spannung an die zu programmierenden Speicherzellen in dem Feld (12).
Verfahren nach Anspruch 8, gekennzeichnet durch ein Verhindern des Einleitens eines Programmiervorgangs für das Feld (12), wenn die Programmierspannung kleiner als die erste Spannung und größer als die dritte Spannung ist.
Verfahren nach Anspruch 6, gekennzeichnet durch folgende Schritte: Erzeugen einer Bezugsspannung, Erzeugen einer ersten Zwischenspannung, die einen ersten Bruchteil der Programmierspannung darstellt, und Vergleichen der ersten Zwischenspannung mit der Bezugsspannung, um zu bestimmen, ob die Programmierspannung die erste Spannung übersteigt.
Verfahren nach Anspruch 10, gekennzeichnet durch folgende Schritte: Erzeugen einer zweiten Zwischenspannung, die einen zweiten Bruchteil der Programmierspannung darstellt, und Vergleichen der zweiten Zwischenspannung mit der Bezugsspannung, um zu bestimmen, ob die Programmierspannung die zweite Spannung übersteigt.
Verfahren nach Anspruch 10, gekennzeichnet durch folgende Schritte: Erzeugen einer dritten Zwischenspannung, die einen dritten Bruchteil der Programmierspannung darstellt, Vergleichen der dritten Zwischenspannung mit der Bezugsspannung, um zu bestimmen, ob die Programmierspannung die dritte Spannung übersteigt, Erzeugen einer vierten Zwischenspannung, die einen vierten Bruchteil der Programmierspannung darstellt, und Vergleichen der vierten Zwischenspannung mit der Bezugsspannung, um zu bestimmen, ob die Programmierspannung die vierte Spannung übersteigt.
Speichersystem, aufweisend: ein Speicherzellenfeld (12), einen Automaten (120) zur Steuerung von Programmiervorgängen für das Speichersystem, einen Programmierspannungsknoten (V_pp) zur Entgegennahme einer Programmierspannung, und gekennzeichnet durch eine Spannungserfassungsschaltung (300), die mit dem Programmierspannungsknoten (V_pp) und dem Automaten (120) verbunden ist, um zu erfassen, wenn sich die Programmierspannung innerhalb eines ersten Spannungsbereichs mit einer unteren Grenze befindet, sowie um zu erfassen, wenn sich die Programmierspannung innerhalb eines zweiten Spannungsbereichs mit einer oberen Grenze befindet, wobei die untere Grenze des ersten Spannungsbereichs größer als die obere Grenze des zweiten Spannungsbereichs ist und die Spannungserfassungsschaltung (300) Elemente oder Anweisungen aufweist, um den Auto maten (120) daran zu hindern, einen Programmiervorgang einzuleiten, wenn sich die Programmierspannung außerhalb des ersten und des zweiten Spannungsbereichs befindet, und dem Automaten (120) zu erlauben, einen Programmiervorgang einzuleiten, wenn sich die Programmierspannung innerhalb entweder des ersten oder des zweiten Spannungsbereichs befindet.
Speichersystem nach Anspruch 13, wobei die Spannungserfassungsschaltung (300) durch folgendes gekennzeichnet ist: eine Spannungsteilerschaltung (RA, RB, RC, RD, R1, R2, R3, R4), die mit dem Programmierspannungsknoten (V_pp) verbunden ist und Elemente aufweist, um an einem ersten Knoten eine erste Zwischenspannung zu erzeugen, und einen ersten Vergleicher (148) mit einem mit dem ersten Knoten verbundenen ersten Eingang.
Speichersystem nach Anspruch 14, dadurch gekennzeichnet, daß der zweite Spannungsbereich eine unterhalb der oberen Grenze des zweiten Spannungsbereichs befindliche untere Grenze aufweist, die Spannungsteilerschaltung (RA, RB, RC, RD, R1, R2, R3, R4) Elemente aufweist, um an einem zweiten Knoten eine zweite Zwischenspannung und an einem dritten Knoten eine dritte Zwischenspannung zu erzeugen, die Spannungserfassungsschaltung (300) einen zweiten Vergleicher (150) mit einem mit dem zweiten Knoten verbundenen ersten Eingang aufweist, und die Spannungserfassungsschaltung (300) einen dritten Vergleicher (152) mit einem mit dem dritten Knoten verbundenen ersten Eingang aufweist.
Speichersystem nach Anspruch 15, dadurch gekennzeichnet, daß die Spannungserfassungsschaltung (300) eine Logikschaltung (154 bis 162) aufweist, die mit Ausgängen des ersten, des zweiten und des dritten Vergleichers (148, 150, 152) sowie mit dem Automaten (120) verbunden ist, um zu verhindern, daß dieser einen Programmiervorgang einleitet, wenn sich die Programmierspannung außerhalb des ersten und des zweiten Spannungsbereichs befindet.
Speichersystem nach Anspruch 16, gekennzeichnet durch eine Bezugsspannungsschaltung (170) zur Erzeugung einer Bezugsspannung, wobei jeweils ein zweiter Eingang des ersten, des zweiten und des dritten Vergleichers (148, 150, 152) zur Entgegennahme der Bezugsspannung mit der Bezugsspannungsschaltung (170) verbunden ist.
Speichersystem nach Anspruch 15, dadurch gekennzeichnet, daß die Spannungsteilerschaltung (RA, RB, RC, RD, R1, R2, R3, R4) eine Zweifachwiderstandsleiter mit einem Zweig niedrigen Widerstands aus vier Widerständen (RA, RB, RC, RD) und einem Transistor (132), die in Serie zwischen den Programmierspannungsknoten (V_pp) und eine Systemmasse geschaltet sind, und einem Zweig hohen Widerstands aus vier Widerständen (R1, R2, R3, R4) und einem Transistor (140), die in Serie zwischen den Programmierspannungsknoten (V_pp) und die Systemmasse geschaltet sind, darstellt, wobei der erste, der zweite und der dritte Knoten entsprechende Verbindungen zwischen den vier Widerständen (R1, R2, R3, R4) im Zweig hohen Widerstands darstellen und jeweils mittels eines entsprechenden Transistors (134, 136, 138) mit einem entsprechenden Knoten in dem Zweig niedrigen Widerstands verbunden sind.
Speichersystem nach Anspruch 13, gekennzeichnet durch eine Ladungspumpenschaltung (310), die zwischen das Feld (12), den Programmierspannungsknoten (V_pp) und die Spannungserfassungsschaltung (300) geschaltet ist, um aus der Programmierspannung eine erhöhte Spannung zu erzeugen, wenn sich die Programmierspannung in dem zweiten Spannungsbereich befindet, und dem Feld (12) während des Programmiervorgangs die erhöhte Spannung zuzuführen.
Speichersystem, aufweisend: ein Speicherzellenfeld (12), einen Automaten (120) zur Steuerung von Programmiervorgängen für das Speichersystem, einen Programmierspannungsknoten (V_pp), der zur Entgegennahme der Programmierspannung geschaltet ist, und gekennzeichnet durch eine Spannungserfassungsschaltung (300), die mit dem Programmierspannungsknoten (V_pp) und dem Automaten (120) verbunden ist und einen Spannungsteiler (RA, RB, RC, RD, R1, R2, R3, R4) aufweist, der zwischen einem Einrichtungszustand und einem Programmierzustand umschaltbar ist und Elemente zur Erzeugung einer ersten Zwischenspannung an einem ersten Knoten (N1), einer zweiten Zwischenspannung an einem zweiten Knoten (N2) sowie einer dritten Zwischenspannung an einem dritten Knoten (N3), wenn die Programmierspannung in dem Einrichtungszustand größer als eine erste Spannung ist, und Elemente zur Erzeugung der ersten Zwischenspannung an dem ersten Knoten (N1), der zweiten Zwischenspannung an dem zweiten Knoten (N2) und der dritten Zwischenspannung an dem dritten Knoten (N3), wenn die Programmierspannung in dem Programmierzustand größer als eine unter der ersten Spannung liegende zweite Spannung ist, enthält.
Speichersystem nach Anspruch 20, gekennzeichnet durch eine Steuerschaltung, die mit dem ersten, dem zweiten und dem dritten Knoten (N1, N2, N3) des Spannungsteilers (RA, RB, RC, RD, R1, R2, R3, R4) verbunden ist, um dem Automaten (120) zu erlauben, einen Programmiervorgang in dem Einrichtungszustand einzuleiten, wenn die Programmierspannung größer als die erste Spannung ist, und den Automaten (120) zu veranlassen, den Programmiervorgang im Programmierzustand zu beenden, wenn die Programmierspannung kleiner als die zweite Spannung ist.
Speichersystem nach Anspruch 21, dadurch gekennzeichnet, daß der Spannungsteiler (RA, RB, RC, RD, R1, R2, R3, R4) Elemente zur Erzeugung der zweiten Zwischenspannung am zweiten Knoten (N2) und der dritten Zwischenspannung am dritten Knoten (N3), wenn die Programmierspannung in dem Einrichtungszustand geringer als eine dritte Spannung und größer als eine vierte Spannung ist, wobei die dritte Spannung geringer als die zweite und größer als die vierte Spannung ist, sowie Elemente, um den Automaten (120) zu veranlassen, einen Programmiervorgang auszuführen, wenn die Programmierspannung zwischen der dritten und der vierten Spannung liegt, enthält.
Speichersystem nach Anspruch 21, dadurch gekennzeichnet, daß die Steuerschaltung einen ersten Vergleicher (148) mit einem mit dem ersten Knoten (N1) verbundenen ersten Eingang, einen zweiten Vergleicher (150) mit einem mit dem zweiten Knoten (N2) verbundenen ersten Eingang und einen dritten Vergleicher (152) mit einem mit dem dritten Knoten (N3) verbundenen ersten Eingang aufweist.
Speichersystem nach Anspruch 23, gekennzeichnet durch eine Steuerschaltung mit einer Logikschaltung, die mit Ausgängen des ersten, des zweiten und des dritten Vergleichers (148, 150, 152) verbunden ist, um dem Automaten (120) zu erlauben, einen Programmiervorgang einzuleiten und zu beenden.
Speichersystem nach Anspruch 24, gekennzeichnet durch eine Bezugsspannungsschaltung (170) zur Erzeugung einer Bezugsspannung, die mit jeweils einem zweiten Eingang des ersten, des zweiten und des dritten Vergleichers (148, 150, 152) verbunden ist.
Speichersystem nach Anspruch 20, gekennzeichnet durch einen Spannungsteiler (RA, RB, RC, RD, R1, R2, R3, R4), der eine Zweifachwiderstandsleiter darstellt, die folgendes aufweist: einen Zweig (RA, RB, RC, RD) niedrigen Widerstands mit einer ersten Impedanz (RD), die zwischen den Programmierspannungsknoten (V_pp) und den dritten Knoten (N3) geschaltet ist, einer zweiten Impedanz (RC), die zwischen den dritten Knoten (N3) und den zweiten Knoten (N2) geschaltet ist, einer dritten Impedanz (RB), die zwischen den zweiten Knoten (N2) und den ersten Knoten (N1) geschaltet ist, und einer vierten Impedanz (RA), die zwischen den ersten Knoten (N1) und eine Systemmasse geschaltet ist, und einen Zweig (R1, R2, R3, R4) hohen Widerstands mit einer ersten Impedanz (R4), die zwischen den Programmierspannungsknoten (V_pp) und den dritten Knoten (N3) geschaltet ist, einer zweiten Impedanz (R3), die zwischen den dritten Knoten (N3) und den zweiten Knoten (N2) geschaltet ist, einer dritten Impedanz (R2), die zwischen den zweiten Knoten (N2) und den ersten Knoten (N1) geschaltet ist, und einer vierten Impedanz (R1), die zwischen den ersten Knoten (N1) und die Systemmasse geschaltet ist.
Speichersystem nach Anspruch 26, dadurch gekennzeichnet, daß der Spannungsteiler (RA, RB, RC, RD, R1, R2, R3, R4) folgendes aufweist: einen ersten Transistor (134), der mit dem ersten Knoten (N1) zwischen den jeweiligen vierten Impedanzen (RA, R1) des Zweigs hohen und des Zweigs niedrigen Widerstands verbunden ist, einen zweiten Transistor (136), der mit dem zweiten Knoten (N2) zwischen den jeweiligen dritten Impedanzen (RB, R2) des Zweigs hohen und des Zweigs niedrigen Widerstands verbunden ist, einen dritten Transistor (138), der mit dem dritten Knoten (N3) zwischen der jeweiligen ersten und der zweiten Impedanz (RC, RD, R3, R4) des Zweigs hohen und des Zweigs niedrigen Widerstands verbunden ist, eine Schalt-Schaltung, um den ersten, den zweiten und den dritten Transistor (134, 136, 138) einzuschalten und im Einrichtungszustand den Zweig (RA, RB, RC, RD) niedrigen Widerstands mit dem Zweig (R1, R2, R3, R4) hohen Widerstands zu verbinden, und den ersten, den zweiten und den dritten Transistor (134, 136, 138) auszuschalten und im Programmierzustand den Zweig (RA, RB, RC, RD) niedrigen Widerstands vom Zweig (R1, R2, R3, R4) hohen Widerstands zu entkoppeln, und einen ersten und einen zweiten Freigabetransistor (132, 140), die entsprechenderweise zwischen die jeweilige vierte Impedanz (RA, R1) und die Systemmasse geschaltet sind.
Speichersystem nach Anspruch 22, gekennzeichnet durch eine Ladungspumpenschaltung (310), die zwischen das Feld (12), den Programmierspannungsknoten (V_pp) und die Spannungserfassungsschaltung (300) geschaltet ist, um aus der Programmierspannung eine erhöhte Spannung zu erzeugen, wenn die Programmierspannung geringer als die dritte Spannung und größer als die vierte Spannung ist, und um dem genannten Feld (12) während des Programmiervorgangs die erhöhte Spannung zuzuführen.
Speichersystem, aufweisend: ein Speicherzellenfeld (12), einen Automaten (120) zur Steuerung von Vorgängen des Speichersystems, einen Programmierspannungsknoten (V_pp) zur Entgegennahme einer Programmierspannung, und gekennzeichnet durch eine Spannungserfassungsschaltung (300), die folgendes aufweist: einen ersten und einen zweiten Spannungsteiler, die jeweils vier Impedanzen (RA, RB, RC, RD), (R1, R2, R3, R4) enthalten, die in Serie zwischen den Programmierspannungsknoten (V_pp) und eine Systemmasse geschaltet sind und jeweils zwischen den entsprechenden vier Impedanzen geschaltet einen ersten, einen zweiten und einen dritten Knoten (N1, N2, N3) enthalten, wobei die Programmierspannung von dem ersten und dem zweiten Spannungsteiler unter Erzeugung von Bruchteilen der Programmierspannung an dem entsprechenden ersten, zweiten und dritten Knoten (N1, N2, N3) geteilt wird, eine Schalt-Schaltung (132, 134, 136, 138), die zwischen den ersten und den zweiten Spannungsteiler geschaltet ist und so verschaltet ist, daß sie von dem Automaten (120) Steuersignale (110) entgegennimmt, die sie anweisen, die entsprechenden ersten, zweiten und dritten Knoten (N1, N2, N3) des ersten und des zweiten Spannungsteilers jeweils miteinander zu verbinden oder voneinander zu trennen, und eine Steuerschaltung, die mit dem ersten, dem zweiten und dem dritten Knoten (N1, N2, N3) des zweiten Spannungsteilers sowie dem Automaten (120) verbunden ist, um diesem zu erlauben, einen Programmiervorgang einzuleiten, wenn die Programmierspannung eine ersten Spannung übersteigt, den Programmiervorgang fortzusetzen, wenn die Programmierspannung eine unterhalb der ersten Spannung liegende zweite Spannung übersteigt, und den Programmiervorgang zu beenden, wenn die Programmierspannung unter die zweite Spannung abfällt.
Speichersystem nach Anspruch 29, dadurch gekennzeichnet, daß die Steuerschaltung drei Vergleicher (148, 150, 152) zur Bestimmung der Programmierspannung aufweist, die jeweils einen ersten Eingang, der entweder mit dem ersten, dem zweiten oder dem dritten Knoten (N1, N2, N3) verbunden ist, und einen zweiten Eingang aufweisen, der mit einer Bezugsspannungsschaltung mit einer Bezugsspannung verbunden ist, wobei die Vergleicher (148, 150, 152) die Spannungen am ersten, zweiten und dritten Knoten (N1, N2, N3) mit der Bezugsspannung vergleichen, und die Steuerschaltung eine Logikschaltung aufweist, die zwischen Ausgänge der Vergleicher (148, 150, 152) und den Automaten (120) geschaltet ist, um diesem aufgrund der Programmierspannung ein Signal zu liefern.
Speichersystem nach Anspruch 29, gekennzeichnet durch eine Ladungspumpenschaltung (310), die zwischen den Programmierspannungsknoten (V_pp), die Spannungserfassungsschaltung (300) und das Feld (12) geschaltet ist, wobei die Spannungserfassungsschaltung (300) eine Schaltung aufweist, um die Ladungspumpenschaltung (310) zu veranlassen, eine erhöhte Spannung zur Lieferung an das genannte Feld (12) für Programmierung zu erzeugen, wenn die Spannungserfassungsschaltung (300) feststellt, daß die Programmierspannung kleiner als eine dritte Spannung und größer als eine vierte Spannung ist, wobei die dritte Spannung kleiner als die zweite Spannung ist.
Speichersystem nach Anspruch 29, dadurch gekennzeichnet, daß der erste Spannungsteiler (RA, RB, RC, RD) eine mindestens um die Hälfte geringere Serienimpedanz als die des zweiten Spannungsteiler (R1, R2, R3, R4) aufweist.
Speichersystem nach Anspruch 29, dadurch gekennzeichnet, daß die Schalt-Schaltung drei Koppeltransistoren (134, 136, 138), die entsprechenderweise zwischen die jeweiligen ersten, zweiten und dritten Knoten (N1, N2, N3) des ersten und des zweiten Spannungsteilers geschaltet sind, sowie zwei Freigabetransistoren (132, 140) aufweist, die jeweils entsprechenderweise zwischen entweder den ersten oder den zweiten Spannungsteiler und die Systemmasse geschaltet sind, wobei die Koppeltransistoren (134, 136, 138) und die Freigabetransistoren (132, 140) jeweils einen Steueranschluß zur Entgegennahme eines Steuersignals von dem Automaten aufweisen, um den ersten und den zweiten Spannungsteiler freizugeben und sie miteinander zu verbinden.
Verfahren zum Betrieb eines Speichersystems, gekennzeichnet durch folgende Schritte: Erfassen eines von einer äußeren Quelle ausgesandten Speicherprogrammierbefehls, Überwachen einer dem Speichersystem gelieferten Programmierspannung, und Einleiten eines Speicherprogrammiervorgangs nur dann, wenn der Speicherprogrammierbefehl erfaßt wird und die Programmierspannung innerhalb eines ersten Spannungsbereichs oder eines zweiten Spannungsbereichs fällt, wobei der erste Spannungsbereich eine untere Grenze und der zweite Spannungsbereich eine unterhalb der unteren Grenze des ersten Spannungsbereichs befindliche obere Grenze aufweist.
Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß der Speicherprogrammiervorgang folgende Schritte aufweist: Anlegen der Programmierspannung an zu programmierende Zellen in einem Speicherzellenfeld (12) in dem Speichersystem, wenn sich die Programmierspannung in dem ersten Spannungsbereich befindet, Erzeugen einer erhöhten Spannung aus der Programmierspannung, wenn sich diese in dem zweiten Spannungsbereich befindet, und Anlegen der erhöhten Spannung an die zu programmierenden Zellen, wenn sich die Programmierspannung in dem zweiten Spannungsbereich befindet.
Verfahren zum Steuern eines Speichersystems, gekennzeichnet durch folgende Schritte: Entgegennehmen einer Programmierspannung an einem Programmierspannungsknoten (V_pp), Anlegen der Programmierspannung an einen Spannungsteiler (RA, RB, RC, RD, R1, R2, R3, R4), der zwischen den Programmierspannungsknoten (V_pp) und eine Systemmasse geschaltet ist, Erzeugen einer ersten, einer zweiten und einer dritten Zwischenspannung an einem entsprechenden ersten, zweiten und dritten Knoten (N1, N2, N3) in dem Spannungsteiler (RA, RB, RC, RD, R1, R2, R3, R4) aus der Programmierspannung, Vergleichen jeweils der ersten, der zweiten und der dritten Zwischenspannung mit einer Bezugsspannung, um die Programmierspannung einzuschätzen, Einleiten eines Programmiervorgangs für zu programmierende Zellen in einem Speicherzellenfeld (12) in dem Speichersystem, wenn die Programmierspannung innerhalb eines ersten Spannungsbereichs mit einer von einer ersten Spannung festgelegten unteren Grenze fällt, und Beenden des Programmiervorgangs, wenn die Programmierspannung unter eine unterhalb der ersten Spannung befindliche zweite Spannung fällt.
Verfahren nach Anspruch 36, gekennzeichnet durch folgende Schritte: Einleiten eines Programmiervorgangs, wenn die Programmierspannung innerhalb eines zweiten Spannungsbereichs mit einer von einer dritten Spannung festgelegten oberen Grenze und einer von einer vierten Spannung festgelegten unteren Grenze fällt, Erzeugen einer erhöhten Spannung in einer Ladungspumpenschaltung (310), wenn sich die Programmierspannung in dem zweiten Spannungsbereich befindet, Anlegen der erhöhten Spannung an die zu programmierenden Zellen, und Verhindern, daß ein Programmiervorgang stattfindet, wenn die Programmierspannung sowohl aus dem ersten Spannungsbereich als auch aus dem zweiten Spannungsbereich herausfällt.
Verfahren nach Anspruch 36, dadurch gekennzeichnet, daß das Anlegen der Programmierspannung an einen Spannungsteiler das Anlegen der Programmierspannung an einen ersten Spannungsteiler (RA, RB, RC, RD) und einen zweiten Spannungsteiler (R1, R2, R3, R4) beinhaltet, die miteinander verbunden und parallel zwischen den Programmierspannungsknoten (V_pp) und die Systemmasse geschaltet sind, das Erzeugen einer ersten, einer zweiten und einer dritten Zwischenspannung, das Erzeugen einer ersten, einer zweiten und einer dritten Zwischenspannung jeweils an entsprechenden ersten, zweiten und dritten Knoten (N1, N2, N3) in dem ersten Spannungsteiler (RA, RB, RC, RD) und dem zweiten Spannungsteiler (R1, R2, R3, R4) aus der Programmierspannung beinhaltet, wobei die ersten, zweiten und dritten Knoten (N1, N2, N3) miteinander verschaltet sind, das Vergleichen jeweils der ersten, der zweiten und der dritten Zwischenspannung mit einer Bezugsspannung zum Einschätzen der Programmierspannung vorgenommen wird, und ein Entkoppeln des zweiten Spannungsteilers (R1, R2, R3, R4) von dem ersten Spannungsteiler (RA, RB, RC, RD) zur Erzeugung der ersten, der zweiten und der dritten Zwischenspannung an entsprechenderweise dem ersten, dem zweiten und dem dritten Knoten (N1, N2, N3) in dem zweiten Spannungsteiler (R1, R2, R3, R4) vorgenommen wird, wenn die zu programmierenden Zellen programmiert werden.
Verfahren nach Anspruch 38, gekennzeichnet durch ein Ändern der ersten, der zweiten und der dritten Zwischenspannung am entsprechenden ersten, zweiten und dritten Knoten (N1, N2, N3), wenn die zu programmierenden Zellen programmiert werden.
Speichersystem, aufweisend: ein Speicherzellenfeld (12), einen Automaten (120) zur Steuerung von Programmiervorgängen für Zellen in dem Feld (12), einen Programmierspannungsknoten (V_pp) zur Entgegennahme einer Programmierspannung, und gekennzeichnet durch eine Spannungserfassungsschaltung (300) mit einem Widerstandsnetzwerk (RA, RB, RC, RD, R1, R2, R3, R4), das zwischen den Programmierspannungsknoten (V_pp) und eine Systemmasse geschaltet ist, um die Programmierspannung zu erfassen, und einen Spannungsteiler mit einem ersten Knoten (N1), einem zweiten Knoten (N2) und einem dritten Knoten (N3) aufweist, die in Serie zwischen den Programmierspannungsknoten (V_pp) und die Systemmasse geschaltet sind, wobei der Spannungsteiler an dem ersten, dem zweiten und dem dritten Knoten (N1, N2, N3) jeweils einen anderen Bruchteil der Programmierspannung erzeugt, und eine Logikschaltung, die zwischen das Widerstandsnetzwerk (RA, RB, RC, RD, R1, R2, R3, R4) und den Automaten (120) geschaltet ist, um die Programmierspannung zu bestimmen und dem Automaten (120) anzugeben, daß sich die Programmierspannung entweder in einem ersten Spannungsbereich oder in einem zweiten Spannungsbereich befindet, oder um dem Automaten (120) anzugeben, daß sich die Programmierspannung außerhalb des ersten und des zweiten Spannungsbereichs befindet.
Speichersystem nach Anspruch 40, dadurch gekennzeichnet, daß der erste Spannungsbereich größer als eine erste Spannung festgelegt ist, und der zweite Spannungsbereich niedriger als eine zweite Spannung und größer als eine dritte Spannung festgelegt ist, wobei die zweite Spannung geringer als die erste Spannung ist.
Speichersystem nach Anspruch 41, gekennzeichnet durch eine Ladungspumpenschaltung (310), die zwischen den Programmierspannungsknoten (V_pp) und das Feld (12) geschaltet ist und von der Logikschaltung freigegeben wird, um aus der Programmierspannung eine erhöhte Spannung zu erzeugen, wenn sich die Programmierspannung im zweiten Spannungsbereich befindet, wobei die Ladungspumpenschaltung (310) so verbunden ist, daß sie die erhöhte Schaltung an das genannte Feld (12) liefert.
Speichersystem nach Anspruch 40, dadurch gekennzeichnet, daß das Widerstandsnetzwerk (RA, RB, RC, RD, R1, R2, R3, R4) einen ersten Spannungsteiler aus vier Widerständen (RA, RB, RC, RD), die in Serie zwischen den Programmierspannungsknoten (V_pp) und die Systemmasse geschaltet sind, und einen zweiten Spannungsteiler aus vier Widerständen (R1, R2, R3, R4), die in Serie zwischen den Programmierspannungsknoten (V_pp) und die Systemmasse geschaltet sind, aufweist, wobei der erste und der zweite Spannungsteiler jeweils durch eine Parallelverbindung aus drei Transistoren (134, 136, 138) miteinander verschaltet sind, die entsprechenderweise mit dem ersten, dem zweiten und dem dritten Knoten (N1, N2, N3) verbunden sind, und der zweite Spannungsteiler eine Serienimpedanz aufweist, die mindestens doppelt so groß wie die Serienimpedanz des ersten Spannungsteilers ist, und die Widerstände (R1, R2, R3, R4) im zweiten Spannungsteiler ein anderes Impedanzmuster als die Widerstände (RA, RB, RC, RD) im ersten Spannungsteiler aufweisen.
Speichersystem nach Anspruch 43, dadurch gekennzeichnet, daß der zweite Spannungsteiler vom ersten Spannungsteiler durch Ausschalten der drei Transistoren (134, 136, 138) zwischen dem ersten und dem zweiten Spannungsteiler entkoppelt wird, wenn Zellen in dem Feld (12) programmiert werden, um an dem ersten, dem zweiten und dem dritten Knoten (N1, N2, N3) einen anderen Satz an Bruchteilen der Programmierspannung als dann zu erzeugen, wenn die drei Transistoren (134, 136, 138) eingeschaltet sind.
Speichersystem nach Anspruch 40, dadurch gekennzeichnet, daß die Logikschaltung folgendes aufweist: einen ersten Vergleicher (148) mit einem mit dem ersten Knoten (N1) verbundenen ersten Eingang, einen zweiten Vergleicher (150) mit einem mit dem zweiten Knoten (N2) verbundenen ersten Eingang und einen dritten Vergleicher (152) mit einem mit dem dritten Knoten (N3) verbundenen ersten Eingang, wobei der erste, der zweite und der dritte Vergleicher (148, 150, 152) jeweils einen zweiten Eingang aufweisen, der zur Entgegennahme einer Bezugsspannung (172) verschaltet ist, und der erste, der zweite und der dritte Vergleicher (148, 150, 152) entsprechenderweise jeweils eine Spannung an dem ersten, dem zweiten oder dem dritten Knoten (N1, N2, N3) mit der Bezugsspannung vergleichen und aufgrund des Vergleichs ein Signal an einem Ausgang erzeugen, und ein Logiknetzwerk mit drei Eingängen, die entsprechenderweise mit den Ausgängen des ersten, des zweiten und des dritten Vergleichers (148, 150, 152) verbunden sind, und mit Logikelementen zur Erzeugung eines mit dem Automaten (120) verbundenen Signals (115) zur Angabe, ob sich die Programmierspannung in dem ersten Spannungsbereich, in dem zweiten Spannungsbereich oder außerhalb sowohl des ersten als auch des zweiten Spannungsbereichs befindet.