FR2579817A1 - Dispositif pour verifier des cellules de memoire en fonction de l'etat de seuil pouvant etre obtenu en phase d'ecriture - Google Patents
Dispositif pour verifier des cellules de memoire en fonction de l'etat de seuil pouvant etre obtenu en phase d'ecriture Download PDFInfo
- Publication number
- FR2579817A1 FR2579817A1 FR8604273A FR8604273A FR2579817A1 FR 2579817 A1 FR2579817 A1 FR 2579817A1 FR 8604273 A FR8604273 A FR 8604273A FR 8604273 A FR8604273 A FR 8604273A FR 2579817 A1 FR2579817 A1 FR 2579817A1
- Authority
- FR
- France
- Prior art keywords
- cell
- threshold
- vcc
- jump
- blank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
UN COMPARATEUR CP POSSEDE DEUX ENTREES QUI SONT RESPECTIVEMENT COMMANDEES PAR UNE BRANCHE DE CIRCUIT M CONTENANT UNE CELLULE ECRITE A EXAMINER CM ET PAR UNE AUTRE BRANCHE DE CIRCUIT R QUI CONTIENT UNE CELLULE VIERGE CV. EN PARALLELE AVEC CETTE DERNIERE CV, EST DISPOSEE UNE AUTRE CELLULE OU CELLULE DE REFERENCE CR COMMANDEE DE FACON REGLABLE CM, DE MANIERE A ELEVER LE SAUT DE SEUIL DE LA CELLULE ECRITE QUE LE DISPOSITIF EST EN MESURE DE DISCRIMINER ET D'ACCEPTER.
Description
La présente invention se rapporte à un dispositif destiné à vérifier Les
cellules de mémoire en fonction du saut de
seuil pouvant être obtenu en phase d'écriture.
Dans les cellules de mémoire (type EPROM) des dernières générations, la tension de programmation a été ramenée à 12,5 volts, ce qui a pour résultat de réduire considérablement la variation ou le saut de seuil pouvant être obtenu en écriture,
comparativement à l'état de la cellule vierge.
Pour transformer l'information d'état d'une cellule, écrite ou non, en une information binaire "1" ou "O" pouvant être utilisée de différentes façons, il est habituel de recourir à l'utilisation d'amplificateurs différentiels de détection qui, en fonction de l'état d'une cellule à examiner, produisent un déséquilibre, dans un sens ou dans l'autre, d'un comparateur dont les deux entrées sont respectivement commandées par une branche de circuit comprenant la cellule à examiner et par une autre
branche de circuit qui comprend une cellule vierge.
Il s'agit d'amplificateurs à gain élevé, très
sensibles, qui permettent de détecter de très petits sauts de seuil.
D'un autre c8té, il convient de considérer qu'un saut de seuit très petit est de nature à créer des problèmes en phase de lecture, aussi bien en ce qui concerne la capacité de discriminer entre un état écrit et un état non écrit, qu'en ce qui concerne les temps de lecture, qui ne doivent pas devenir trop longs. En outre, les inévitables petites pertes de charge de la cellule ("pertes de charge intrinsèques") prennent alors de l'importance. En réalité, il convient d'observer qu'il est bon que le saut de seuil soit capable de garantir la sécurité de détection dans un large intervalle de tensions d'alimentation et de températures, avec un temps d'accès minimum. Il est en outre bon de garantir une certaine marge de sécurité contre la "perte de charge intrinsèque" de la cellule. Actuellement, on obvie au problème du petit saut de seuil en utilisant des procédés de
lecture (algorithmes "intelligents") qui prévoient, après l'habi-
tuelle vérification de l'état de la cellule, l'application d'une impulsion finale d'une durée supérieure, dont la fonction est
d'ajouter une certaine marge de sécurité.
Toutefois, cette solution n'est pas optimale, parce qu'elle détermine des pertes de temps en écriture sans garantir la marge de sécurité nécessaire. Or, on a vu qu'une solution efficace peut consister à réaliser un dispositif en mesure d'effectuer la détection de l'état de la cellule sur la base de valeurs de seuil plus élevées que celles qui sont autrement permises par sa haute sensibilité, afin de rendre possible la vérification des cellules sur la base d'un saut de seuil supérieur
à celui qui pourrait autrement être discriminé par l'amplificateur.
Le but de La présente invention est plus précisément de réaliser un dispositif permettant de vérifier les cellules de mémoire en fonction du saut de seuil qui peut être obtenu en phase d'écriture, ce dispositif devant être en mesure de discriminer les cellules écrites sur la base d'un saut de seuil suffisamment
élevé pour éviter les problèmes en phase de lecture.
Selon l'invention, ce but est atteint au moyen d'un dispositif qui comprend un comparateur possédant deux entrées qui sont commandées, respectivement, par une branche de circuit comprenant une cellule à examiner et par une autre branche de circuit qui comprend une cellule vierge, caractérisé en ce que ladite autre branche de circuit comprend en outre, en parallèle avec ladite cellule vierge, une autre cellule de référence commandée
de façon réglable.
En d'autres termes, on ajoute à l'habituel ampli-
ficateur différentiel de détection, du c6té de la cellule vierge, une cellule de référence qui permet de faire varier le point de déséquilibre du comparateur et, par conséquent,le saut de seuil
pouvant être discriminé par le dispositif.
Ceci permet d'effectuer une vérification qui correspond mieux aux exigences de la lecture, en évitant les impulsions additionnelles de vérification telles que celles
utilisées dans la technique connue. D'autre part, si la vérifi-
cation se révèle non satisfaisante, il est possible d'écarter les cellules possédant un saut de seuil insuffisant, en les remplaçant
éventuellement par des cellules redondantes.
D'autres caractéristiques et avantages de la
présente invention seront mieux compris à la lecture de la des-
cription qui va suivre d'un exemple de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 représente le schéma général d'une première forme de réalisation du dispositif selon l'invention; la figure 2 représente un schéma analogue d'une deuxième forme de réalisation du dispositif selon l'invention; la figure 3 représente un schéma plus détaillé
d'une troisième forme de réalisation du dispositif selon l'invention.
Le dispositif représenté sur la figure 1 comprend un comparateur CP muni de deux entrées, respectivement positive et négative, commandées respectivement par des branches de circuit correspondantes R et M polarisées avec une tension Vcc. Sur la figure 1, on a désigné par Vor et Vom les tensions d'entrée du
comparateur, qui sont produites par les branches de circuit précitées.
La branche de circuit M, qui constitue la branche principale ou de matrice, comprend la cellule à examiner, indiquée par Cm et qui peut être commandée (lorsqu'elle est sélectionnée dans l'ensemble d'une mémoire comprenant de nombreuses cellules)
avec une tension d'entrée Vcc, un transistor de découplage capa-
citif Tdm présentant une tension de polarisation Vb et un transistor
de charge Tlm polarisé avec une tension Vcc et possédant un gain Klm.
On a indiqué par Im le courant qui parcourt la branche du circuit M. La branche de circuit R, qui constitue la branche de référence, comprend à son tour un transistor de charge Tlr
présentant une polarisation Vcc et un gain Klr > Klm, un tran-
sistor de découplage capacitif Tdr présentant une polarisation Vb et deux cellules, qui peuvent être sélectionnées en alternance à travers des transistors du type "enhancement", ou enrichissement, T1 et T2, à l'aide de tensions de commande inversées MM et MM, à savoir, une cellule vierge Cv pouvant être commandée avec une tension Vcc et une autre cellule, qui est une cellule de référence Cr, qui peut être commandée avec une tension réglable Vcc-Vm via un générateur de tension ou un diviseur de tension G, lequel utilise à son tour la tension de commande Vcc. On a indiqué par Ir le courant - qui parcourt la branche de circuit R.
Lorsque T1 est conducteur et T2 bloqué, le dispo-
sitif travailLe en phase de lecture exactement comme un ampLifi-
cateur différentiel de type connu, c'est-à-dire qu'il compare la cellule à examiner Cm à la cellule vierge Cv, en déterminant, en réponse aux gains différents Klr > Klm des deux transistors de charge Tlr et Tlm, un déséquilibre du comparateur CP dans un sens (Vor > Vom) si la cellule à examiner Cm est vierge (auquel cas Im X O), et un déséquilibre du même comparateur CP en sens opposé (Vor < Vom) si la cellule examinée Cm est écrite (auquel cas
Im = 0 ou de toute façon, possède une valeur suffisamment infé-
rieure à Ir).
Une analyse du comportement du dispositif en réponse à la variation du saut de seuil produit dans la cellule écrite par rapport à l'état vierge peut s'effectuer,-dans des
conditions de lecture "quasi statiques" et dans l'hypothèse sim-
plificatrice d'un gain infini du comparateur, de la façon suivante.
Ir = Kc (Vcc-Vtc)2 (1) Im = Kc (Vcc-Vtc-DVtc) (2) Im = Klm (Vcc-Vtl-Vom)2 (3)
2 22
Ir = Klr (Vcc-Vtl-Vor) = AKlm (Vcc-Vtl-Vor)2 (4) o A = Klr/Klm; Vtc est le seuil de la cellule vierge; DVtc est le saut de seuil déterminé par l'écriture; Kc, Klm et Klr sont respectivement les gains de la cellule du transistor de charge du côté matrice Tlm et du transistor de charge Tlr du côté référence;
Vtl est le seuil des deux transistors de charge.
Ainsi qu'on l'a déjà dit plus haut, une cellule
examinée apparaîtra écrite si Vor < Vom et non écrite si Vor > Vom.
On observera le seuil d'incertitude pour Vor = Vom et ce seuil dépendra de la valeur de Vcc, puisqu'il peut se produire qu'une cellule soit écrite pour des valeurs basses de Vcc et non écrite
pour les valeurs élevées.
La relation qui existe entre la Vcc maximum de fonctionnement (Vccmax) et le saut de seuil de la cellule de matrice (DVtc) peut être obtenue en introduisant Vor = Vom dans les équations (3) et (4) et en obtenant ainsi: Ir = A2Im (5) puis en combinant Les équations (1), (2) et (5) de manière à obtenir:1
2 2 2
Kc (Vccmax-Vtc) = A Kc (Vccmax-Vtc-DVtc) d'o on obtient, par des calculs faciles: Vccmax = Vtc + A DVtc (6) A-i Il ressort de façon évidente de cette relation que la Vcc maximum utilisable est d'autant plus élevée que le saut de seuil DVtc est plus grand et qu'il est certainement avantageux
d'avoir A le plus petit possible.
D'autre part, des calculs techniques et des essais expérimentaux ont montré qu'avec le dispositif de la figure 1 utilisé de la façon traditionnelle en phase de vérification d'écriture avec Vcc = 6 V, qui est la valeur maximum pratiquement utilisable, le saut de seuil est encore trop bas pour garantir
une lecture correcte et un fonctionnement correct du dispositif.
Au contraire, ce problème est résolu en utilisant dans le dispositif la cellule de référence Cr à la place de la cellule vierge Cv, c'est-à-dire en travaillant avec T1 bloqué
et T2 conducteur.
En effet, de cette façon, l'équation (1) change comme suit: Ir = Kc (VccVm-Vtc)2 (7) En combinant l'équation (7) avec l'équation (2) et avec l'équation (5), on obtient: Kc (Vccmax-Vm-Vtc)2 = A2Kc (Vccmax-Vtc-DVtc)2 (8) et finalement Vccmax = Vtc + AA1 (DVtc' - Vm) (9) sur laquelle on voit que, en polarisant la porte de commande de la cellule de référence Cr au moyen de Vcc-Vm, on obtient que, pour avoir une détection de cellule écrite avec une Vccmax prédéterminée, il faut un saut de seuil (DVtc') supérieur à celui (DVtc) qui est nécessaire pour obtenir la même Vccmax
avec la référence normale à une cellule vierge avec la polari-
sation Vcc, c'est-à-dire DVtc' = DVtc + V. En dimensionnant convenablement la référence, il est possible de déterminer une marge appropriée pour garantir
un fonctionnement correct sur tout l'intervalle de tensions d'ali-
mentation et de températures, avec le temps d'accès minimum, outre le fait que ceci constitue une garantie contre la perte de charge
intrinsèque et le bruit.
En d'autres termes, Le dispositif de la figure 1 permet de discriminer La cellule examinée en fonction d'un saut
de seuil supérieur à celui que l'on peut discriminer actuellement.
Une variante du dispositif proposé, qui est repré-
sentée sur la figure 2,permet en outre de mesurer Le saut de seuil
obtenu après l'écriture.
On peut obtenir ceci en rendant la cellule de référence Cr contrôlable, en fonction de l'état des transistors du type "enhancement" T3 et T4, non seulement par le bloc de circuit G1, mais également par un autre bloc de circuit G2 (un
diviseur de tension) présentant une tension de polarisation Vpp.
En effectuant la lecture d'une cellule de matrice non écrite possédant une Vcc quelconque (par exemple 5 V) et en faisant varier Vpp, il est possible de trouver une Vppmax telle que la cellule passe de l'état vierge à l'état écrit sous l'effet
de la polarisation anormale appliquée à la cellule Cr.
Dans ce cas, l'équation (6) devient: Kc (Vppmax'. R-Vtc) = A2Kc (Vcc-Vtc) 2 d'o, on déduit Vppmax'. R = Vtc + A (Vcc-Vtc) (10) Après l'écriture, on peut effectuer une lecture avec une Vcc égale à la valeur précédente et rechercher la Vpp pour laquelle la cellule Cm est jugée incertaine entre l'état
écrit et l'état vierge (Vppmax").
On peut également tirer de l'équation (6):
2 2
Kc (Vppmax" R-Vtc) = A2Kc (Vcc-Vtc-DVtc)2 d'o, on déduit Vppmax" R = Vtc + A (Vcc-Vtc) - ADVtc (11) Finalement, en soustrayant (10) de (11), on obtient: DVtc = R/A (Vppmax' - Vppmax") qui permet de calculer le saut de seuil. Une forme possible de réalisation du dispositif selon l'invention pour une mémoire EPROM 256 K est représentée en détail
sur la figure 3.
Dans cette forme de réalisation, les transistors Tll,
T14, T16 et T18 constituent le circuit de polarisation et de séLec-
tion de colonne d'une ligne de bit de matrice BLm dans laquelle
est comprise une cellule Cm à examiner.
Dans la lecture normale (fonctionnement traditionnel) on habilite le circuit de référence constitué par les transistors T12, T13, T15, T17 et T19 et par une ligne de bit de référence BLr, qui
comprend une cellule vierge Cv.
Dans le mode selon l'invention qui opère pour un saut de seuil plus élevé, le transistor T19 est bloqué et la ligne de bit de référence BLr est par conséquent déconnectée tandis que, par l'intermédiaire du transistor T20, on connecte la cellule de
référence Cr, dont la porte peut être polarisée, soit avec le cir-
cuit T31-T40 (o T31 est un transistor à seuil proche de 0 et les autres sont du type "depletion", ou appauvrissement), qui permet de garantir un saut de seuil fixe, soit avec le circuit T41, T42 (en combinaison avec T43, T44 et D) qui permet, par la mesure de
Vppmax, de mesurer le saut de seuil.
Une bascule FF, formée des transistors T24-T29 (o T17 est un transistor à seuil élevé) sert à maintenir le circuit dans l'état actif désiré, lorsqu'il a été convenablement mis dans l'état stable désiré et à forcer automatiquement le
circuit dans le mode de lecture classique au moment de l'allumage.
Bien entendu, diverses modifications pourront être apportées par l'homme de l'art au dispositif qui vient d'être décrit uniquement à titre d'exemple sans sortir du cadre de l'invention.
Claims (4)
1. Dispositif destiné à vérifier des cellules de mémoire en fonction du saut de seuil qui peut être obtenu dans les phases d'écriture, comprenant un comparateur (CP) possédant deux entrées qui sont commandées respectivement par une branche de circuit (M) comprenant une cellule à examiner (Cm) et par une autre branche de circuit (R) qui comprend une cellule vierge (Cv), caractérisé en ce que ladite autre branche de circuit (R) comprend en outre, en parallèle avec Ladite cellule vierge (Cv), une autre
cellule de référence (Cr) commandée de façon réglable.
2. Dispositif selon la revendication 1, caractérisé en ce que ladite autre cellule de référence (Cr) est commandée à travers un générateur de tension (G, G1) d'une valeur inférieure
à la tension de commande (Vcc) de la cellule à examiner (Cm).
3. Dispositif selon la revendication 1, caractérisé en ce que ladite autre cellule de référence (Cm) peut être commandée en outre via un générateur de tension variable (G2) qui permet de mesurer le saut de seuil produit par l'écriture de la cellule
à examiner (Cm).
4. Dispositif selon les revendications 2 et 3,
caractérisé en ce qu'il comprend des moyens (T3, T4) permettant de choisir l'un ou l'autre desdits générateurs (G1, G2) pour la
commande de ladite cellule de référence (Cr).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20127/85A IT1221018B (it) | 1985-03-28 | 1985-03-28 | Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2579817A1 true FR2579817A1 (fr) | 1986-10-03 |
| FR2579817B1 FR2579817B1 (fr) | 1993-01-08 |
Family
ID=11164023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR868604273A Expired - Fee Related FR2579817B1 (fr) | 1985-03-28 | 1986-03-25 | Dispositif pour verifier des cellules de memoire en fonction de l'etat de seuil pouvant etre obtenu en phase d'ecriture |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4802166A (fr) |
| JP (1) | JPH0734320B2 (fr) |
| DE (1) | DE3610071C2 (fr) |
| FR (1) | FR2579817B1 (fr) |
| GB (1) | GB2173367B (fr) |
| IT (1) | IT1221018B (fr) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229599A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US4903265A (en) * | 1987-11-12 | 1990-02-20 | Motorola, Inc. | Method and apparatus for post-packaging testing of one-time programmable memories |
| IT1221780B (it) * | 1988-01-29 | 1990-07-12 | Sgs Thomson Microelectronics | Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos |
| JPH0346197A (ja) * | 1989-07-13 | 1991-02-27 | Fujitsu Ltd | 半導体記憶装置 |
| GB8916019D0 (en) * | 1989-07-13 | 1989-08-31 | Hughes Microelectronics Ltd | A non-volatile ram bit cell |
| FR2665792B1 (fr) * | 1990-08-08 | 1993-06-11 | Sgs Thomson Microelectronics | Memoire integree pourvue de moyens de test ameliores. |
| US5142496A (en) * | 1991-06-03 | 1992-08-25 | Advanced Micro Devices, Inc. | Method for measuring VT 's less than zero without applying negative voltages |
| FR2694404B1 (fr) * | 1992-07-31 | 1994-09-09 | Sgs Thomson Microelectronics | Procédé de mesure des tensions de seuil des cellules d'une mémoire intégrée. |
| EP0798726B1 (fr) * | 1996-03-29 | 2004-01-07 | STMicroelectronics S.r.l. | Architecture pour la gestion de programmation et lecture des dispositifs de mémoire, notamment pour des tests |
| US6538922B1 (en) | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
| US7237074B2 (en) * | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
| US7301807B2 (en) | 2003-10-23 | 2007-11-27 | Sandisk Corporation | Writable tracking cells |
| KR100634169B1 (ko) * | 2004-03-10 | 2006-10-16 | 삼성전자주식회사 | 가변형 기준레벨 발생 기능을 가진 센스 앰프 및 그 방법 |
| TWI258768B (en) * | 2004-03-10 | 2006-07-21 | Samsung Electronics Co Ltd | Sense amplifier and method for generating variable reference level |
| US20190311749A1 (en) * | 2018-04-09 | 2019-10-10 | Anaflash Inc. | Logic Compatible Embedded Flash Memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393475A (en) * | 1981-01-27 | 1983-07-12 | Texas Instruments Incorporated | Non-volatile semiconductor memory and the testing method for the same |
| EP0089397A1 (fr) * | 1982-03-24 | 1983-09-28 | Deutsche ITT Industries GmbH | Matrice de mémoire intégrée composée de cellules programmables non-volatiles |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4223394A (en) * | 1979-02-13 | 1980-09-16 | Intel Corporation | Sensing amplifier for floating gate memory devices |
| JPS5891594A (ja) * | 1981-11-27 | 1983-05-31 | Fujitsu Ltd | ダイナミツク型半導体記憶装置 |
| US4460985A (en) * | 1982-02-19 | 1984-07-17 | International Business Machines Corporation | Sense amplifier for MOS static memory array |
| US4460982A (en) * | 1982-05-20 | 1984-07-17 | Intel Corporation | Intelligent electrically programmable and electrically erasable ROM |
| US4612630A (en) * | 1984-07-27 | 1986-09-16 | Harris Corporation | EEPROM margin testing design |
| US4670708A (en) * | 1984-07-30 | 1987-06-02 | Monolithic Memories, Inc. | Short detector for fusible link array using a pair of parallel connected reference fusible links |
-
1985
- 1985-03-28 IT IT20127/85A patent/IT1221018B/it active
-
1986
- 1986-02-28 US US06/835,059 patent/US4802166A/en not_active Expired - Lifetime
- 1986-03-05 GB GB8605387A patent/GB2173367B/en not_active Expired
- 1986-03-19 JP JP5964586A patent/JPH0734320B2/ja not_active Expired - Fee Related
- 1986-03-25 FR FR868604273A patent/FR2579817B1/fr not_active Expired - Fee Related
- 1986-03-25 DE DE3610071A patent/DE3610071C2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393475A (en) * | 1981-01-27 | 1983-07-12 | Texas Instruments Incorporated | Non-volatile semiconductor memory and the testing method for the same |
| EP0089397A1 (fr) * | 1982-03-24 | 1983-09-28 | Deutsche ITT Industries GmbH | Matrice de mémoire intégrée composée de cellules programmables non-volatiles |
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-32, no. 2, février 1985, pages 502-507, IEEE, New York, US; S. ATSUMI et al.: "Fast programmable 256K read only memory with on-chip test circuits" * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3610071C2 (de) | 1995-05-18 |
| US4802166A (en) | 1989-01-31 |
| DE3610071A1 (de) | 1986-10-02 |
| GB8605387D0 (en) | 1986-04-09 |
| IT1221018B (it) | 1990-06-21 |
| JPS61224200A (ja) | 1986-10-04 |
| GB2173367A (en) | 1986-10-08 |
| JPH0734320B2 (ja) | 1995-04-12 |
| FR2579817B1 (fr) | 1993-01-08 |
| GB2173367B (en) | 1989-06-21 |
| IT8520127A0 (it) | 1985-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2579817A1 (fr) | Dispositif pour verifier des cellules de memoire en fonction de l'etat de seuil pouvant etre obtenu en phase d'ecriture | |
| EP0585150B1 (fr) | Circuit de lecture pour mémoire, avec précharge et équilibrage avant lecture | |
| EP1876602A1 (fr) | Procédé de rafraîchissement d'une mémoire vive dynamique et dispositif de mémoire vive dynamique corrrespondant, en particulier incorporé dans un téléphone mobile cellulaire | |
| FR2623653A1 (fr) | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant | |
| FR2760888A1 (fr) | Circuit de lecture pour memoire adapte a la mesure des courants de fuite | |
| EP3102956B1 (fr) | Procédé de caractérisation du fonctionnement d'un circuit électronique numérique et circuit électronique numérique | |
| FR2647250A1 (fr) | Circuit de conversion de tension d'alimentation pour une memoire a semiconducteurs a densite elevee | |
| FR2466906A1 (fr) | Circuit detecteur de transitions d'un niveau de signal a un autre | |
| JP2001338499A (ja) | 強誘電体型記憶装置およびそのテスト方法 | |
| EP1794757B1 (fr) | Lecture de l'etat d'un element de memorisation non volatile | |
| FR2705821A1 (fr) | Mémoire dynamique. | |
| EP0322281A1 (fr) | Dispositif de mesure des paramètres de stockage, tels que le niveau et la température, de liquides ou fluides de densités différentes dans un réservoir | |
| EP1672795A1 (fr) | Dispositif de réinitialisation d'un circuit intégré à partir d'une détection d'une chute d'une tension d'alimentation, et circuit électronique correspondant | |
| US6584007B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| FR2673468A1 (fr) | Circuit de conditionnement de signaux pour sonde a declenchement. | |
| EP1291817B1 (fr) | Détection d'une variation de l'environnement d'un circuit intégré | |
| EP1336857B1 (fr) | Système de détermination de l'état de charge d'une batterie, notamment pour véhicule automobile | |
| EP3189379A2 (fr) | Circuit detecteur de chocs | |
| EP1295297B1 (fr) | Circuit de detection d'utilisation | |
| EP0733973B1 (fr) | Détecteur de cohérence d'informations contenues dans un circuit intégré | |
| FR2611273A1 (fr) | Procede et dispositif d'utilisation d'une sonde de mesure pour le controle de l'etat d'un melange de carburant | |
| CH633885A5 (fr) | Dispositif detecteur de temperatures. | |
| EP0718850B1 (fr) | Procédé et circuit de test pour mémoire en circuit intégré | |
| JP2004310823A (ja) | 強誘電体メモリ装置の加速試験方法 | |
| FR2820923A1 (fr) | Alimentation asservie pour liaison serie, de type maitre esclave |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |