DE3587963T2 - Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht. - Google Patents

Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht.

Info

Publication number
DE3587963T2
DE3587963T2 DE3587963T DE3587963T DE3587963T2 DE 3587963 T2 DE3587963 T2 DE 3587963T2 DE 3587963 T DE3587963 T DE 3587963T DE 3587963 T DE3587963 T DE 3587963T DE 3587963 T2 DE3587963 T2 DE 3587963T2
Authority
DE
Germany
Prior art keywords
photoresist
recess
layer
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3587963T
Other languages
English (en)
Other versions
DE3587963D1 (de
Inventor
Andrew L Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Application granted granted Critical
Publication of DE3587963D1 publication Critical patent/DE3587963D1/de
Publication of DE3587963T2 publication Critical patent/DE3587963T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft allgemein das Gebiet der Herstellungsverfahren von MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren) und insbesondere ein Verfahren zum Ausbilden einer Vertiefung in einem IC-Chip und zum Füllen dieser Vertiefung mit einer Metallschicht.
  • Bei der Bearbeitung eines IC-Chip ist es oft notwendig, eine Vertiefung beispielsweise in einem Dielektrikum, z.B. einer Oxidschicht, mit einem metallischen Leitermaterial zu füllen. Bei einer Technik zum Durchführen dieses Arbeitsvorgangs wird ein Metallfilm auf die Oberfläche des Chip aufge-bracht. Die Dicke des Films reicht aus, um zumindest die Vertiefung im Dielektrikum zu füllen und in der oberen Oberfläche des Metallfilms eine Vertiefung zu hinter-lassen. Auf den Metallfilm wird eine Fotoresistbeschichtung aufgebracht, um die Vertiefung in dem Metallfilm zu füllen und eine ebene obere Oberfläche zu schaffen. Die Fotoresistbeschichtung wird unter Anwendung von Reaktivionen-Ätztechniken geätzt, wobei der Fotoresist in der Vertiefung im Metallfilm zurückbleibt. Anschließend wird durch Metallätzen das außerhalb der Vertiefung befindliche Metall entfernt. Dann wird der übriggebliebene Fotoresist entfernt, wobei das Metall in der Vertiefung zurückbleibt. Diese Technik ist im allgemeinen darauf begrenzt, Vertiefungen mit einer Breite von zehn oder weniger Mikrometer zu füllen, und zwar auf Chips mit Vertiefungen gleicher Breite. Wenn die Breite der Vertiefungen daher sehr unterschiedlich ist oder die Breite mehr als ungefähr zehn Mikrometer beträgt, kann der in der oben erwähnten Patentanmeldung beschriebene Prozess eventuell keine zufriedenstellende Füllung der Vertiefungen gewährleisten.
  • Die Dokumente GB-A-2 059 679 und GB-A-1 523 677 sprechen ebenfalls das Problem an, eine Vertiefung mit einer Metallschicht zu füllen.
  • Die vorliegende Erfindung sieht ein neues und verbessertes Verfahren gemäß Anspruch 1 vor, um eine Vertiefung in einem Dielektrikum mit einem Metallfilm zu füllen. Der Bereich des Dielektrikums, in dem die Vertiefung ausgebildet werden soll, wird durch einen Fotoresist definiert, und der Bereich wird so geätzt, daß der Fotoresist etwas über die Vertiefung hinaussteht. Dann wird ein Metallfilm über die gesamte Oberfläche zumindest der Vertiefung und den sie umgebenden Fotoresist kaltgesputtert, um die Vertiefung zu füllen. In diesem Stadium bedeckt das Metall auch die Oberseite des Fotoresists und dessen Seitenwand, die an den Überhang angrenzt. Das die Seitenwand des Fotoresists bedeckende Metall wird von dem in der Vertiefung aufgebrachten Metall getrennt. Die Oberfläche des Metalls wird dann beispielsweise mit einer Fotoresistschicht überzogen, die teilweise weggeätzt wird, wodurch die Metallkante nahe der Ecke der darunterliegenden Fotoresistschicht freigelegt wird. Anschließend wird das freigelegte Metall weggeätzt, wodurch die Ecke der darunterliegenden Fotoresistschicht freigelegt wird. Dann wird die untere Fotoresistschicht entfernt, wodurch auch das diese Schicht bedeckende Metall und die obere Fotoresistschicht entfernt werden. Gleichzeitig wird der Fotoresist entfernt, der das Metall in der Vertiefung bedeckt.
  • Figuren 1A bis 1F sind Querschnittansichten, die das Verfahren zum Füllen einer Vertiefung mit einem Metallfilm nach Anspruch 1 der vorliegenden Erfindung detailliert beschreiben.
  • Die Erfindung sieht ein neues und verbessertes Verfahren zum Füllen einer Vertiefung mit einem Metallfilm vor. Wie oben erwähnt kann der im Zusammenhang mit den Figuren 1A bis 1F beschriebene Vorgang zum Füllen von Vertiefungen 106 angewandt werden.
  • In Bezug auf die Figuren beschreibt Figur 1A einen IC-Chip mit einem Substrat 100, das von einer Fotoresistschicht 102 bedeckt ist. Eine Öffnung, die allgemein mit der Bezugsziffer 104 bezeichnet ist, ist in herkömmlicher Weise in der Fotoresistschicht definiert worden, und im Substrat 100, das durch die Seitenwände 107 definiert ist, ist eine Vertiefung 106 ausgebildet. Der Fotoresist weist daher eine Seitenwand 103 auf, die den Umfang der Öffnung 104 definiert. Die Vertiefung wird durch eine gerichtete Reaktivionen-Ätzung definiert, um einen Überhang 108 des Fotoresists 102 über die Seitenwände zu schaffen, die die Vertiefung 106 definieren.
  • Das Metall, das die Vertiefung 106 füllen soll, wird dann über die Oberfläche des Chip in einer Dicke kaltgesputtert, die ausreicht, um die Vertiefung 106 zu füllen (siehe Figur 1B). Die Dicke des Metallfilms 112 über dem Fotoresist 102 ist ungefähr gleich der Tiefe der Vertiefung; Wie in Figur 1B gezeigt, wölbt sich das Metall, das die Fotoresistschicht bedeckt, nahe dem Überhang um die durch die Seitenwand 103 und die obere Oberfläche der Fotoresistschicht 102 definierte Ecke. Wegen der begrenzten Dicke des Metallfilms und dem Vorhandensein des Überhangs 108 ist die Oberfläche des Films 110 in der Vertiefung unter dem Überhang leicht konkav und so kommt der Metallfilm, der den Fotoresist bedeckt, nicht mit dessen Metallfilm in der Vertiefung in Kontakt.
  • Die gesamte Oberfläche des Chip wird dann mit einer zweiten Fotoresistschicht 114 überzogen (Figur 1C). Im Bereich der Vertiefung 106 weist die obere Oberfläche der zweiten Fotoresistschicht eine leichte Konkavitat auf, so daß sie im Bereich nahe der Seitenwand 103, die den Umfang der Öffnung 104 definiert, allgemein dünner ist als im restlichen Bereich des Chip. Unter Durchführung der Reaktivionen-Ätzung wird ein Teil der Oberfläche des Fotoresists 114 entfernt, um die Ecke des Metallfilms 112 freizulegen, die an den Umfang der Öffnung 104 in der Fotoresistschicht 102 angrenzt (Figur 1D). Dann werden durch Naßmetallätzen die freigelegten Bereiche der Metallschicht 112 ausreichend geätzt, um die darunterliegende Fotoresistschicht 102 freizulegen (Figur 1E). Da die Metallschicht 110 in der Vertiefung von dem verbleibenden Fotoresist 114 bedeckt ist und durch die Fotoresistschicht 114 und den Überhang 108 vor dem Naßmetallätzen geschützt wird, wird die Metallschicht 110 durch das Naßmetallätzen nicht beschädigt. Schließlich wird die Fotoresistschicht 102 auf herkömmliche Weise entfernt, wobei die Metallschicht 112 und die über ihr liegende Fotoresistschicht 114 mit entfernt werden. Gleichzeitig wird die Fotoresistschicht 114 über der Metallschicht 110 ebenfalls entfernt, was in dem in Figur 1F gezeigten Aufbau resultiert.
  • Die vorangegangene Beschreibung ist auf eine spezifische Ausführungsform der verschiedenen Aspekte der Erflndung begrenzt worden. Es ist jedoch selbstverständlich, daß die Erfindung bei IC-Chips mit einem Grundaufbau angewendet werden kann, der sich von dem in der Beschreibung offenbarten unterscheidet, wobei einige oder alle Vorteile der Erfindung erzielt werden.

Claims (2)

1. Verfahren zum Ausbilden einer Vertiefung in einem IC-Chip und zum Füllen dieser Vertiefung mit einem Metall, wobei das Verfahren die folgenden Schritte aufweist:
A. Aufbringen einer Fotoresistschicht auf den Chip und Entfernen des Fotoresists in dem Bereich, in dem die Vertiefung ausgebildet werden soll;
B. Ausbilden einer Vertiefung in dem Bereich des Chips, der durch den entfernten Fotoresist definiert ist, und zwar so, daß der Fotoresist über die Vertiefung vorsteht;
C. Kaltsputtern einer Metallschicht über die Vertiefung und auf die Oberfläche der Fotoresistschicht, wobei das Metall die obere Fläche und die seitlichen Flächen des Fotoresists bedeckt, und wobei die Metallschicht auf dem Fotoresist von der Metallschicht in der Vertiefung getrennt ist;
D. Bedecken der Chipoberfläche mit einem Abdeckmaterial in einer hinreichenden Tiefe, die gewährleistet, daß sich über der Vertiefung eine Mulde befindet;
E. Ätzen der Schicht aus Abdeckmaterial in einer Art und Weise, daß nur der Abschnitt der Metallschicht freigelegt wird, der sich an der Kante der Fotoresistschicht befindet und der durch einen Abschnitt von dessen oberer Fläche und dessen seitlicher Fläche definiert ist;
F. Ätzen der freigelegten Metallschicht, um den Kantenbereich der Fotoresistschicht freizulegen, der durch einen Abschnitt von dessen oberer Fläche und dessen seitlicher Fläche definiert ist;
G. Entfernen der Fotoresistschicht, des Abdeckmaterials und der Metallschicht, und zwar nur von der oberen Fläche des integrierten Schaltungschips;
H. Entfernen der Abdeckschicht über der Metallschicht in der Vertiefung.
2. Verfahren nach Anspruch 1, bei dem das Abdeckmaterial eine zweite Fotoresistschicht ist, so daß der Schritt des Entfernens des Fotoresists und der Schritt des Enffernens der Abdeckungsschicht zusammen durchgeführt werden.
DE3587963T 1984-05-15 1985-05-10 Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht. Expired - Fee Related DE3587963T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/610,337 US4584761A (en) 1984-05-15 1984-05-15 Integrated circuit chip processing techniques and integrated chip produced thereby

Publications (2)

Publication Number Publication Date
DE3587963D1 DE3587963D1 (de) 1995-02-02
DE3587963T2 true DE3587963T2 (de) 1995-08-03

Family

ID=24444623

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3588129T Expired - Fee Related DE3588129T2 (de) 1984-05-15 1985-05-10 Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE3587963T Expired - Fee Related DE3587963T2 (de) 1984-05-15 1985-05-10 Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE3588129T Expired - Fee Related DE3588129T2 (de) 1984-05-15 1985-05-10 Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips

Country Status (5)

Country Link
US (1) US4584761A (de)
EP (2) EP0392642B1 (de)
JP (3) JPS6144470A (de)
CA (1) CA1234226A (de)
DE (2) DE3588129T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696098A (en) * 1986-06-24 1987-09-29 Advanced Micro Devices, Inc. Metallization technique for integrated circuit structures
JPH01129440A (ja) * 1987-11-14 1989-05-22 Fujitsu Ltd 半導体装置
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
JP2597703B2 (ja) * 1989-02-27 1997-04-09 三菱電機株式会社 半導体装置の製造方法
JPH0382126A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体集積回路装置の製造方法
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
KR930006128B1 (ko) * 1991-01-31 1993-07-07 삼성전자 주식회사 반도체장치의 금속 배선 형성방법
US5187119A (en) * 1991-02-11 1993-02-16 The Boeing Company Multichip module and integrated circuit substrates having planarized patterned surfaces
US5266516A (en) * 1992-01-02 1993-11-30 Chartered Semiconductor Manufacturing Pte Ltd Method for making electrical contact through an opening of one micron or less for CMOS technology
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
US5242534A (en) * 1992-09-18 1993-09-07 Radiant Technologies Platinum lift-off process
US5733812A (en) * 1993-11-15 1998-03-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a field-effect transistor having a lower resistance impurity diffusion layer, and method of manufacturing the same
US20040070048A1 (en) * 2002-10-15 2004-04-15 Kwok Siang Ping Providing high precision resistance in an integrated circuit using a thin film resistor of controlled dimension
US20060009038A1 (en) * 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
JP4825477B2 (ja) * 2005-09-21 2011-11-30 東芝エレベータ株式会社 乗客コンベヤの内レッジ、乗客コンベヤ、乗客コンベヤの固定サポートの位置決め方法、並びに乗客コンベヤの固定サポート
JP4920949B2 (ja) * 2005-11-02 2012-04-18 株式会社日立製作所 乗客コンベアの内デッキの取付け構造
US8649123B1 (en) 2008-11-26 2014-02-11 Western Digital (Fremont), Llc Method to eliminate reactive ion etching (RIE) loading effects for damascene perpendicular magnetic recording (PMR) fabrication
US8257597B1 (en) 2010-03-03 2012-09-04 Western Digital (Fremont), Llc Double rie damascene process for nose length control
WO2017011723A1 (en) * 2015-07-16 2017-01-19 Pixelteq, Inc. Lithography process for the encapsulation of patterned thin film coatings

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929067A (de) * 1972-07-12 1974-03-15
JPS5169363A (en) * 1974-12-13 1976-06-15 Fujitsu Ltd Handotaisochino seizohoho
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4114255A (en) * 1976-08-16 1978-09-19 Intel Corporation Floating gate storage device and method of fabrication
US4360823A (en) * 1977-03-16 1982-11-23 U.S. Philips Corporation Semiconductor device having an improved multilayer wiring system
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4219379A (en) * 1978-09-25 1980-08-26 Mostek Corporation Method for making a semiconductor device
JPS5575241A (en) * 1978-12-02 1980-06-06 Toshiba Corp Method of fabricating semiconductor device
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
NL8004573A (nl) * 1979-09-19 1981-03-23 Gen Electric Werkwijze voor het vervaardigen van samengestelde voorwerpen.
JPS56111241A (en) * 1980-02-01 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
JPS57112028A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57196573A (en) * 1981-05-27 1982-12-02 Toshiba Corp Manufacture of mos type semiconductor device
JPS58111241A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd マグネトロン
US4424621A (en) * 1981-12-30 1984-01-10 International Business Machines Corporation Method to fabricate stud structure for self-aligned metallization
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits

Also Published As

Publication number Publication date
JPS6144470A (ja) 1986-03-04
JP2749750B2 (ja) 1998-05-13
DE3588129D1 (de) 1996-12-12
EP0392642B1 (de) 1994-12-21
EP0162774A3 (de) 1988-01-07
CA1234226A (en) 1988-03-15
JPH0569292B2 (de) 1993-09-30
EP0162774B1 (de) 1996-11-06
EP0392642A1 (de) 1990-10-17
JP2886494B2 (ja) 1999-04-26
DE3588129T2 (de) 1997-05-28
EP0162774A2 (de) 1985-11-27
DE3587963D1 (de) 1995-02-02
JPH0951033A (ja) 1997-02-18
US4584761A (en) 1986-04-29
JPH05243373A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
DE3587963T2 (de) Verfahren zum Ausfüllen einer in einem Integrierterschaltung-Chip gebildeten Vertiefung mit einer Metallschicht.
DE69218664T2 (de) Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE1967363C2 (de)
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE3933965C2 (de)
DE3906018A1 (de) Verfahren zum einkapseln von leitern
DE60124704T2 (de) Verfahren zur musterbildung
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE4139462A1 (de) Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE19639176A1 (de) Vorrichtung und Verfahren zum Bilden von Elektroden elektronischer Komponenten
DE69119826T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE69729346T2 (de) Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee