DE3531210C2

DE3531210C2 -

Info

Publication number: DE3531210C2
Application number: DE3531210A
Authority: DE
Inventors: Tsuyoshi Hachioji Tokio/Tokyo Jp Aoki; Saburo Tokio/Tokyo Jp Kobayashi; Minoru Akishima Tokio/Tokyo Jp Usui; Ryota Tokio/Tokyo Jp Okade
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-08-31
Filing date: 1985-08-31
Publication date: 1988-04-21
Also published as: GB2164190A; DE3531210A1; GB8521384D0; GB2164190B; US4775891A

Description

Die Erfindung bezieht sich auf eine Flüssigkristall- Bildwiedergabeeinrichtung, bei der unter Vertikal- und Horizontalsynchronisierung ein Videosignal mittels eines Analog-Digitalwandlers in digitale Daten umgewandelt wird, die einen Graustufengenerator steuern, dessen Ausgangssignal den Grad der Erregung eines angesteuerten Bildelements bestimmt.

Derartige Flüssigkristall-Bildwiedergabeeinrichtungen ersetzen beispielsweise in tragbaren Fernsehempfängern die bislang verwendeten Kathodenstrahlbildröhren. In vielen Ländern, so in den Vereinigten Staaten oder in Japan, ist das NTSC-System die Fernsehnorm. Im NTSC- System hat eine vertikale Abtastperiode oder ein Teilbild 262.5 horizontale Abtastzeilen. Andererseits hat eine Flüssigkristallanzeigeplatte mit 120 mal 160 Bildelementen 120 Seitenabtastelektroden, die in der Zahl im wesentlichen der halben Zahl von wirksamen horizontalen Abtastzeilen eines Feldes des Videosignals herkömmlicher Art entsprechen. Dies bedeutet, daß die Seitenabtastelektroden je in jeweils zwei horizontalen Abtastperioden für die Anzeige mit Signalen beaufschlagt werden. In einem Fernsehempfänger mit Flüssigkristall- Bildwiedergabeeinrichtung oder -Anzeigeplatte entsprechen einer Rückelektrodenperiode für die Flüssigkristallanzeigeplatte zwei horizontale Abtastperioden im Videosignal.

Mit dem zum Stand der Technik gehörenden Flüssigkristallfernsehempfänger wird ein Videosignal nur während einer horizontalen Abtastperiode in einer Rückelektrodenperiode abgetastet, das heißt, die abgetasteten Daten werden zur Anzeige während einer Rückplattenperiode benutzt. Dies bedeutet, daß mit dem zum Stand der Technik gehörigen Flüssigkristallfernsehempfänger nur im wesentlichen eine Hälfte des Videosignals eines gewöhnlichen Fernsehempfängers in der gleichen horizontalen Abtastperiode erhalten werden kann. Selbst wenn das abgetastete Videosignal daher während einer horizontalen Abtastperiode Störsignale enthält, wird es als solches in einer Rückelektrodenperiode dargestellt. Sogar wenn benachbarte Videosignale in einer Rückelektrodenperiode wesentlich voneinander verschieden sind, kommt hinzu, daß nur eines von ihnen benutzt wird, was zur Verschlechterung der Bilddarstellungsqualität führt.

In dem dem Stand der Technik angehörenden Flüssigkristallfernsehempfänger, bei dem Seitenregister- und Treiberschaltungen der Signalelektroden n -bit-Strukturen aufweisen, wird ein n-bit-Fernsehsignal zur Darstellung in 2ⁿ Abstufungen empfangen. Wenn demnach die Zahl der Bits ungenügend ist, dann ist auch die Anzahl der Abstufungen ungenügend, so daß feine Zwischentöne der Farbe nicht ausreichend angezeigt werden können. Um die Anzahl der Abstufungen zu erhöhen, ist es notwendig, die Zahl der Bits zu steigern, was zu einer Komplikation der Schaltungskonstruktion führt.

In der "Funkschau 1979, Heft 8, Seiten 427 bis 430" ist eine derartige Bildanzeigeeinrichtung beschrieben, die mit einer Ansteuerung arbeitet, bei der doppelt so viele vertikale Spaltenelektroden verwendet werden, als Bildelemente vorgesehen sind. Die Graustufung wird durch 4-Bit-Digitalwörter wiedergegeben. Von diesem Stand der Technik geht die vorliegende Erfindung aus.

Der Erfindung liegt die Aufgabe zugrunde, eine Bildanzeigeeinrichtung anzugeben, bei der die Steuerung, insbesondere die Graustufensteuerung, wesentlich vereinfacht wird.

Diese Aufgabe wird gemäß der Erfindung gelöst durch eine Bildanzeigeeinrichtung mit dem Kennzeichen des Patentanspruchs 1.

Während bei der bekannten Einrichtung jeweils zwei vertikale Elektroden pro Bildelement durch getrennte Graustufensignale angesteuert werden, erlaubt die Erfindung aufgrund der Summierung von Graustufen- Teilsignalen, die zu unterschiedlichen Perioden auftreten, die Ansteuerung eines Bildelementes über eine einzige Vertikalelektrode mit dem zusammengesetzten Graustufensignal.

Bei der DE-OS 33 26 517 erfolgt die Änderung in der Graustufe durch Änderung der Frequenz der Flüssigkristall- Einrichtung-Treibersignale, wodurch sich der Arbeitsbereich des Flüssigkristalls ändert. Die Erfindung befaßt sich jedoch mit einer Graustufensignal-Erzeugung durch unterschiedliche Signale und Digitalwerte.

Mit einem Anzeigegerät, das gemäß der Erfindung aufgebaut ist, wird ein Abstufungssignal in einer Rückelektrodenperiode synthetisiert, oder ein neues Abstufungssignal wird für zwei aufeinanderfolgende Teilbilder synthetisiert. Daher ist die Verwirklichung einer Abstufungsanzeige möglich, die demjenigen Fall ähnlich ist, bei dem ein Bit mehr als die Zahl der Bits vorhanden ist, die für die Bildung des Treiberschaltungssystems der Signalelektrodenseite maßgebend sind.

Auf diese Weise ist es möglich, die Zahl der Abstufungen ohne Komplizierung des Schaltungsaufbaus oder, wenn die Zahl der Abstufungen nicht erhöht wird, die Treiberschaltung zu vereinfachen. Wenn z. B. das Schieberegister und die Speicherschaltung auf der Segmentseite 160 Stufen aufweisen, führt die Reduzierung eines 4 bit Abstufungssignals auf 3 bit zu einer Einsparung von 320 bit, was sehr vorteilhaft ist.

Weitere Einzelheiten und Ausgestaltungen ergeben sich aus den Unteransprüchen, während aus der folgenden Beschreibung von zeichnerisch dargestellten Ausführungsbeispielen bevorzugte Ausführungsformen entnommen werden können. Es zeigt

Fig. 1 ein Blockdiagramm eines Ausführungsbeispiels einer Bildanzeigeeinrichtung gemäß der Erfindung,

Fig. 2 ein Schaltbild einer besonderen Schaltungsausbildung einer Datensteuerschaltung gemäß Fig. 1,

Fig. 3 eine Ansicht der Beziehungen zwischen den Eingabedaten und den Ausgabedaten der Datensteuerschaltung,

Fig. 4 ein Zeitdiagramm zur Erklärung der Wirkungsweise der in Fig. 1 dargestellten Schaltungsanordnung,

Fig. 5 eine Darstellung der Wellenformen von Abstufungssignalen, die in der in Fig. 1 gezeigten Schaltung erzeugt werden,

Fig. 6 ein Blockdiagramm eines anderen Ausführungsbeispiels einer Bildanzeigeeinrichtung gemäß der Erfindung,

Fig. 7 ein Zeitdiagramm zur Erklärung der Wirkungsweise der in Fig. 6 gezeigten Schaltung,

Fig. 8 eine Darstellung der Wellenform von Abstufungssignalen, die in der in Fig. 6 gezeigten Schaltung erzeugt werden,

Fig. 9 ein Blockdiagramm einer weiteren Ausführungsform einer Bildanzeigeeinrichtung gemäß der Erfindung,

Fig. 10 eine schematische Darstellung einer besonderen Schaltungsanordnung eines in Fig. 9 dargestellten Analog/Digital-Wandlers,

Fig. 11 eine Ansicht der Beziehungen zwischen Eingabedaten und Ausgabedaten des in Fig. 10 dargestellten Analog/Digital- Wandlers,

Fig. 12 ein Zeitdiagramm zur Erklärung der Wirkungsweise der in Fig. 10 dargestellten Schaltungsanordnung,

Fig. 13 eine Darstellung der Wellenformen von Abstufungssignalen, die in der in Fig. 10 dargestellten Schaltung erzeugt werden,

Fig. 14 ein Blockdiagramm einer zusätzlichen Ausführungsform einer Bildanzeigeeinrichtung gemäß der Erfindung,

Fig. 15 ein Zeitdiagramm zur Erklärung der Wirkungsweise der in Fig. 14 dargestellten Schaltungsanordnung und

Fig. 16 eine Darstellung der Wellenformen von Abstufungssignalen, die in der in Fig. 14 dargestellten Schaltung erzeugt werden.

Ein erstes Ausführungsbeispiel der Erfindung wird nun im einzelnen unter Bezug auf die Fig. 1 bis 5 beschrieben. Die Fig. 1 zeigt eine Ausführungsform der Erfindung, die bei einem Flüssigkristallfernsehempfänger angewendet wird, der 120 mal 160 Bildelemente hat. Bei dem dargestellten Bildanzeigesystem trennt eine Synchronisiertrennstufe 1 die horizontalen und vertikalen Synchronisiersignale eines Videosignals, das von einem Vorstufenvideoverstärker (nicht dargestellt) ausgegeben wird, und speist die getrennten Synchronisiersignale in eine Synchronisiersteuerschaltung 2 ein. Ein Analog/Digital-Wandler 3, im folgenden auch als A/D-Wandler bezeichnet, setzt das Videosignal aus dem oben erwähnten Videoverstärker in ein 4 bit Digitalsignal O₁-O₄ um, das einer Datensteuerschaltung 4 zugeführt wird. Die Synchronisiersteuerschaltung 2 erzeugt verschiedene Zeittaktsignale, wie in Fig. 4 dargestellt, gemäß den Synchronisiersignalen, die in der Synchronisiertrennstufe 1 getrennt werden. Die Zeittaktsignale werden in ein Segmentseitenschieberegister 5, eine Speicherschaltung 6, einen Abstufungssignalgenerator 7, einen Segmentseitenanalogmultiplexer 8, ein Schieberegister 9 für die gemeinsame Seite und einen Analogmultiplexer 10 für die gemeinsame Seite eingespeist. Die Synchronisiersteuerschaltung 2 erzeugt ferner ein Datensteuersignal E, das ein in die Datensteuerschaltung 4 eingespeistes, digitales Signal ist. Die Datensteuerschaltung 4 erzeugt ein 3 bit Signal D₁-D₃, das in das Segmentseitenschieberegister 5 gemäß den 4 bit Daten aus dem A/D-Wandler 3 und dem Datensteuersignal E aus der Synchronisiersteuerschaltung 2 zugeführt wird, wie später noch ausführlich beschrieben wird. Das Schieberegister 5 hat eine Struktur von 3 bit mal 60 Stufen. Es liest die 3 bit Daten D₁-D₃ aus der Datensteuerschaltung 4 synchron mit einem Chip-Enable-Signal CE und einem Taktsignal von der Synchronisiersteuerschaltung 2 aus. Die ausgelesenen Daten werden in die Speicherschaltung 6 eingegeben. Die Speicherschaltung 6 hat eine Struktur, die aus 3 bit mal 160 Stufen besteht. Sie liest die eingegebenen Daten synchron mit einem Speichersignal aus der Synchronisiersteuerschaltung 2 aus, wobei die ausgelesenen Daten in den Abstufungssignalgenerator 7 eingegeben werden. Der Abstufungssignalgenerator 7 arbeitet synchron zum Taktsignal und einem Zeittaktsignal aus der Synchronisiersteuerschaltung 2, um ein Abstufungssignal gemäß den Speicherdaten in der Speicherschaltung 6 zu erzeugen. Das Abstufungssignal, welches die Graustufen regelt, wird dem Segmentseitenanalogmultiplexer 8 zugeführt. Dem Multiplexer 8 werden Treiberspannungen V₀, V₂, V₃ und V₅ von einem Treiberspannungsgenerator 11 für Flüssigkristalle und ferner ein Rasterbildsignal Φ _f aus der Synchronisiersteuerschaltung 2 zugeführt. Der Multiplexer 8 erzeugt eine Flüssigkristalltreiberspannung gemäß dem Abstufungssignal und dem Rasterbildsignal Φ _f, das oben erwähnt wurde, um Segmentelektroden einer Flüssigkristallanzeigeplatte 12 zu beaufschlagen, die 120 × 160 Bildelemente aufweist. Das Schieberegister 9 für die gemeinsame Seite hat eine Struktur von 1 bit mal 120 Stufen. Es liest ein Signal _x aus der Synchronisiersteuerschaltung 2 gemäß einem Zeittaktsignal aus und verschiebt das ausgelesene Signal. Die Ausgangssignale des Schieberegisters 9 der gemeinsamen Seite werden dem Analogmultiplexer 10 für die gemeinsame Seite zugeführt. Von den vom Treiberspannungsgenerator 11 für Flüssigkristalle erzeugten Flüssigkristalltreiberspannungen V₀ bis V₅ werden die Spannungen V₀, V₁, V₄ und V₅ in den Multiplexer 8 eingespeist, während die Spannungen V₀, V₂, V₃ und V₅ in den Multiplexer 10 eingespeist werden. Der Multiplexer 10 treibt gemeinsame Elektroden der Flüssigkristallanzeigeplatte 12 gemäß den Daten aus dem Schieberegister 9.

Die Datensteuerschaltung 4 wird unter Bezug auf Fig. 2 nun im Detail beschrieben. Die Datensteuerschaltung 4 enthält NAND-Gatter 21 bis 23, einen Invertierer 24, ein NOR-Gatter 25, Exklusiv-NOR-Gatter (im folgenden als EX-NOR-Gatter bezeichnet) 26 und 27 und ein Exklusiv-ODER-Gatter 28 (im folgenden als EX-ODER-Gatter bezeichnet). Von den 4 bit Daten O₁ bis O₄, die vom A/D-Wandler 3 zur Verfügung gestellt werden, werden der Datenwert O₁ in das NAND-Gatter 21 und das EX-NOR-Gatter 26, der Datenwert O₂ in die NAND-Gatter 21 und 22 und das ODER-Gatter 28, der Datenwert O₃ in das NAND-Gatter 21, den Invertierer 24 und das EX-NOR-Gatter 27 und der Datenwert O₄ in das NAND-Gatter 23 eingespeist. Dem NAND-Gatter 23 werden auch die Ausgangssignale des NAND-Gatters 21 und das Datensteuersignal E aus der Synchronisiersteuerschaltung 2 zugeführt. Das Ausgangssignal des NAND-Gatters 21 wird in das EX-NOR-Gatter 27 eingespeist. Das Ausgangssignal des NAND-Gatters 23 und das Ausgangssignal des Invertierers 24 werden über das NOR-Gatter 25 in das EX-ODER-Gatter 28 und das NAND-Gatter 22 eingespeist. Das Ausgangssignal des NAND-Gatters 22 wird in das EX-NOR-Gatter 26 eingespeist. Die Ausgangssignale des EX-NOR-Gatters 26, des EX-ODER-Gatters 28 und des EX-NOR-Gatters 27 werden als 3 bit Daten D₁-D₃ in das Segmentseitenschieberegister 5 eingespeist. Das Datensteuersignal E hat einen Pegel, der abwechselnd zwischen "1" und "0" im Synchronismus mit dem Zeittaktsignal , wie in Fig. 4 gezeigt, umgeschaltet wird. Das Signal E ändert die Ausgabedaten D₁ bis D₃ der Datensteuerschaltung 4 in zwei verschiedene Werte um. Genauer gesagt, erzeugt die Datensteuerschaltung 4 Daten D₁-D₃ mit zwei verschiedenen Werten, in dem Maße wie das Datensteuersignal E zwischen der "0" und "1" wechselt, gemäß den aus dem A/D-Umwandler 3 stammenden Daten O₁-O₄, wie dies in Fig. 3 dargestellt ist.

Die Arbeitsweise der Ausführungsform mit dem oben beschriebenen Aufbau wird nunmehr beschrieben. Die Synchronisiersteuerschaltung 2 speist das Signal in das Schieberegister 9 für die gemeinsame Seite während einer Rückelektrodenperiode im Synchronismus mit dem vertikalen Synchronisiersignal, wie in Fig. 4 gezeigt, ein. Das Signal _x wird in das Schieberegister 9 für die gemeinsame Seite gemäß dem Takt , der von der Synchronisiersteuerschaltung 2 bei jeder Rückelektrodenperiode zur Verfügung gestellt wird, eingespeist und durch das Schieberegister 9 hindurchgeschoben. Das Schieberegister 9 führt aufeinanderfolgende Signale X 1, X 2, . . . von denen jedes eine Rückelektrodenperiodendauer F hat, wie in Fig. 4 gezeigt ist, dem Analgomultiplexer 10 für die gemeinsame Seite zu. Der Multiplexer 10 speist die Flüssigkristalltreibersignale V₀, V₁, V₄ und V₅ in die Flüssigkristallanzeigeplatte 12 gemäß den Signalen aus dem Schieberegister 9 ein, um die gemeinsamen Elektroden zu betreiben. Genauer gesagt wählt das Signal X 1 die entsprechende gemeinsame Elektrode für eine Rückelektrodenperiode a 1 aus. Das Signal X 2 wählt die entsprechende gemeinsame Elektrode für die nächste Rückelektrodenperiode a 2 aus usw. Der Multiplexer 10 invertiert das Flüssigkristalltreibersignal im Synchronismus mit dem Rasterbildsignal.

Unterdessen tastet der A/D-Wandler 3 das vom Videoverstärker ausgegebene Videosignal in individuellen, horizontalen Abtastperioden d 1, d 2 . . ., wie in Fig. 4 gezeigt, für die Umwandlung in das 4 bit Datensignal O₁- O₄ ab, das in die Datensteuerschaltung 4 eingespeist wird. Die Datensteuerschaltung stellt die 3 bit Daten D₁-D₃ gemäß dem Signal O₁-O₄ aus dem A/D- Wandler 3 und dem Datensteuersignal E aus der Synchronisiersteuerschaltung 2 zur Verfügung. Genauer gesagt, erzeugt die Datensteuerschaltung 4 die Daten D₁ bis D₃ entsprechend den Daten O₁ bis O₄ aus dem A/D- Wandler 3 als verschiedene Werte, wenn das Datensteuersignal E jeweils E=0 und E=1 ist, wie dies in Fig. 3 dargestellt ist. Der Pegel des Datensteuersignals E wird synchron mit dem Speichersignal , wie in Fig. 4 gezeigt, invertiert. Beispielsweise ist das Datensteuersignal E gleich "0" während der ersten Hälfte b einer Rückelektrodenperiode und gleich "1" während der zweiten Hälfte c der Periode. Die Daten D₁-D₃ aus der Datensteuerschaltung 4 werden in das Segmentschieberegister 5 eingespeist. Wenn das Chip-Enable-Signal CE von der Synchronisiersteuerschaltung 2 erzeugt wird, liest das Schieberegister 5 die Daten D₁-D₃ synchron mit dem Takt vom A/D-Wandler 3 aus. Wenn Daten in alle bits des Schieberegisters 5 eingelesen sind, erzeugt die Synchronisiersteuerschaltung 2 einen Speicherimpuls , der bewirkt, daß die Daten im Schieberegister 5 in die Speicherschaltung 6 eingespeichert werden, um dem Abstufungssignalgenerator 7 zugeführt zu werden. Der Abstufungssignalgenerator 7 zählt die Taktsignale , gemäß den Daten aus der Speicherschaltung 6, um das dem Multiplexer 8 zugeführte Abstufungssignal zu erzeugen. Der Multiplexer 8 speist die Flüssigkristalltreibersignale V₀, V₂, V₃ und V₅ in die Flüssigkristallanzeigeplatte 12 gemäß dem Abstufungssignal des Abstufungssignalgenerators 7 ein, um die Segmentelektroden zu betreiben. Zu dieser Zeit invertiert der Multiplexer 8 die Flüssigkristalltreibersignale V₀, V₂, V₃ und V₅ im Synchronismus mit dem Rasterbildsignal Φ _f, um die Flüssigkristallanzeigeplatte 12 dynamisch zu betreiben. Während das Abstufungssignal zum Betreiben der Flüssigkristallanzeigeplatte 12 gemäß den von der Datensteuerschaltung 4 in der oben beschriebenen Weise zur Verfügung gestellten Daten erzeugt wird, führt die Datensteuerschaltung 4 verschiedene Operationen gemäß dem Datensteuersignal E aus. Selbst wenn vollkommen gleiche Daten vom A/D-Wandler 3 in den ersten und zweiten Hälften einer Rückelektrodenperiode zur Verfügung gestellt werden, erzeugt daher die Datensteuerschaltung 4 unterschiedliche Daten in den ersten und zweiten Hälften der Rückelektrodenperiode gemäß dem Datensteuersignal E, wie in Fig. 3 gezeigt ist. Der Ausgangspegel der Datensteuerschaltung 4 wird deshalb bei jeder horizontalen Abtastperiode in Übereinstimmung mit dem Datensteuersignal E umgeschaltet. Genauer gesagt, werden die höheren drei Bits der Eingabedaten O₁ bis O₄ als Daten D₁ bis D₃ von der Datensteuerschaltung 4 zur Verfügung gestellt, wenn das Datensteuersignal E auf dem "0"-Pegel ist, um für die Anzeige während einer horizontalen Abtastperiode benutzt zu werden. Während der horizontalen Abtastperiode ist das Datensteuersignal auf dem "1"-Pegel. Wenn das Bit O₄ mit der niedrigsten Wertigkeit der Ausgangsdaten O₁ bis O₄ des A/D-Wandlers 3 "0" ist, werden in diesem Fall die höheren drei Bits als Daten D₁ bis D₃ von der Datensteuerschaltung 4 zur Verfügung gestellt. Wenn das Bit O₄ mit der niedrigsten Wertigkeit "1" ist, dann wird eine "1" zu den höheren drei Bits hinzugefügt. Die resultierenden Daten werden als Daten D₁ bis D₃ zur Verfügung gestellt.

Der Abstufungssignalgenerator 7 erzeugt daher verschiedene Abstufungssignale für die ersten und zweiten Hälften b und c einer Rückelektrodenperiode, wie dies in Fig. 5 gezeigt ist. In Fig. 5 sind Wellenformen von Abstufungssignalen "0" bis "15" dargestellt. Bei der Flüssigkristallanzeigeplatte 12 wird die gleiche gemeinsame Elektrode während der oben erwähnten Rückelektrodenperiode abgetastet. Das vom Abstufungssignalgenerator 7 erzeugte Abstufungssignal hat auf diese Weise einen einzigen Abstufungspegel sowohl für die erste als auch für die zweite Hälfte b und c einer Rückelektrodenperiode, wie dies in Fig. 5 dargestellt ist. Die Videodaten können für jede horizontale Abtastzeile als gleich während der ersten und zweiten Perioden b und c einer Rückelektrodenperiode angesehen werden, so daß es möglich ist, sechzehn verschiedene Abstufungen "0" bis "15" gemäß den 3 bit Daten D₁-D₃, die von der Datensteuerschaltung 4 erzeugt werden, einzustellen.

In dem oben erläuterten Ausführungsbeispiel gemäß Fig. 1 werden die Daten D₁ bis D₃ in Übereinstimmung mit dem Datensteuersignal E gesteuert, das von der Synchronisiersteuerschaltung 2 der Datensteuerschaltung 4 zugeführt wird.

Die Fig. 6 bis 8 zeigen ein anderes Ausführungsbeispiel. In diesem Falle wird das Rasterbildsignal Φ _f, das von der Synchronisiersteuerschaltung 2 ausgegeben wird, als Datensteuersignal einer Datensteuerschaltung 4 zugeführt, während die Synchronisiersteuerschaltung 2 ein Zeittaktsignal einer Speicherschaltung 6, einem Abstufungssignalgenerator und einem Schieberegister 9 für die gemeinsame Seite zuführt. Das Zeittaktsignal besteht aus Impulsen, von denen jeder für jeweils jedes zweite horizontale Synchronisiersignal, wie in Fig. 7 gezeigt, vorgesehen ist. Das Zeittaktsignal entspricht dem Zeittaktsignal gemäß Fig. 1. Ein Touch-Enable-Signal CE besteht ebenfalls aus Impulsen, von denen jeder jeweils für jede zweite horizontale Abtastzeile zur Auswahl des Videosignals für jede zweite horizontale Abtastzeile vorgesehen ist. In Fig. 6 sind Teile, die denen in Fig. 1 entsprechen, durch gleiche Bezugsnummern gekennzeichnet.

Bei dem oben angegebenen Aufbau setzt der A/D-Wandler 3 das vom Videoverstärker ausgegebene Videosignal in 4 bit digitale Daten O₁-O₄ um, die in die Datensteuerschaltung 4 eingespeist werden. Wie beim vorhergehenden Ausführungsbeispiel wandelt die Datensteuerschaltung 4 das von ihr auszugehende digitale Signal O₁-O ₄ in 3 bit Daten D₁-D₃ gemäß dem Rasterbildsignal Φ _f aus der Synchronisiersteuerschaltung 2 um. Die von der Datensteuerschaltung 4 ausgegebenen Daten D₁ bis D₃ werden in das Segmentseitenschieberegister 5 synchron mit dem Chip-Enable-Signal CE und dem Takt eingelesen. Die in das Schieberegister 5 eingeschriebenen Daten werden in der Speicherschaltung 6 synchron mit dem Zeittaktsignal verriegelt, um in den Abstufungssignalgenerator 7 eingespeist zu werden. Der Abstufungssignalgenerator 7 erzeugt, unter Kontrolle der Zeittaktsignale und ein Abstufungssignal, das den in der Speicherschaltung 6 verriegelten Daten entspricht. Das auf diese Weise erzeugte Abstufungssignal wird in den Segmentseitenanalogmultiplexer 8 zur Beaufschlagung der Flüssigkristallanzeigeplatte 12 eingespeist.

Der Ausgangspegel der Datensteuerschaltung 4 wird für jedes Teilbild gemäß dem Rasterbildsignal Φ _f geschaltet. Genauer gesagt, werden die höheren drei Bits der Eingabedaten O₁ bis O₄ als Daten D₁ bis D₃ in die Datensteuerschaltung 4 eingespeist, wenn das Rasterbildsignal Φ _f auf dem "0"-Pegel ist, um für die Anzeige eines Teilbilds verwendet zu werden. Im nächsten Teilbild ist das Rasterbildsignal Φ _f auf seinem "1"-Pegel. Wenn das bit O mit der niedrigsten Wertigkeit der Ausgangsdaten O₁ bis O₄ des A/D-Wandlers 3 in diesem Fall "0" ist, werden die höheren drei Bits als Daten D₁ bis D₃ von der Datensteuerschaltung 4 zur Verfügung gestellt. Wenn das Bit O₄ mit der niedrigsten Wertigkeit "1" ist, dann wird eine "1" den höheren drei Bits hinzugefügt. Die hieraus resultierenden Daten werden als Daten D₁ bis D₃ der Datensteuerschaltung 4 zugeführt.

Das Videosignal der individuellen, horizontalen Abtastzeilen kann als gleich für die zwei benachbarten Teilbilder, die oben erwähnt sind, angesehen werden. Auf diese Weise wird die Schattierung für zwei Teilbilder F und G als Einheit, wie in Fig. 8 gezeigt, dargestellt. Dies bedeutet, daß in Wirklichkeit ein Signal von 4 bit, d. h. 15 Abstufungen, zur Verfügung gestellt wird, obwohl die Datensteuerschaltung 4 ein 3 bit Signal, d. h. ein Achtabstufungssignal erzeugt.

Die Fig. 9 zeigt ein zusätzliches Ausführungsbeispiel der Erfindung. Der Schaltungsaufbau gemäß Fig. 9 ist der gleiche wie der Schaltungsaufbau gemäß Fig. 1, außer daß die Datensteuerschaltung 4 der Schaltung gemäß 4 entfallen ist. Das Datensteuersignal E aus der Synchronisiersteuerschaltung 2 wird in den A/D-Wandler 3 eingespeist. Die Ausgangssignale des A/D-Wandlers 3 werden dem Segmentseitenschieberegister 5 zugeführt. In Fig. 9 sind Teile, die denjenigen gemäß Fig. 1 entsprechen, durch gleiche Bezugsziffern gekennzeichnet.

Der A/D-Wandler 3 der Schaltungsanordnung gemäß Fig. 9 wird nun ausführlicher unter Bezug auf Fig. 10 beschrieben. Der A/D-Wandler gemäß Fig. 10 enthält einen Spannungsteiler 30, der Serienwiderstände r 1 bis r 16 aufweist, die gleiche Wiederstandswerte haben. Eine Referenzspannungs-Energiequelle 31 ist mit der aus den Widerständen r 1 bis r 15 bestehenden Serienschaltung über Gatter 32 a und 32 b und mit einer aus den Widerständen r 2 bis r 16 bestehenden Serienschaltung über Gatter 33 a und 33 b verbunden. Die Gatter 32 a und 32 b werden in Übereinstimmung mit dem Datensteuersignal E aus der Synchronisationssteuerschaltung 2 über ihre Steuerelektroden betätigt. Die Gatter 33 a und 33 b werden in Übereinstimmung mit einem invertierten Signal, das von dem Datensteuersignal E erhalten wird, über ihre Steuerelektroden betätigt. Die Verbindungspunkte zwischen jeweils benachbarten Widerständen r 1 bis r 16 sind je mit einem Minuseingangsanschluß eines Komparators 34 a bis 34 o verbunden. Ein Videosignal h aus dem Videoverstärker (nicht gezeigt) wird in den Plusanschluß jedes der Komparatoren 34 a bis 34 o eingespeist. Die Komparatoren 34 a bis 34 o vergleichen jeweils Teilspannungen, die von der Ausgangsspannung der Referenzspannungs-Energiequelle 31 über die Widerstände r 1 bis r 16 erhalten werden, mit dem Videosignal h und führen das Ergebnis einem Dekoder 35 zu. Der Dekoder dekodiert die Ausgangssignale der Komparatoren 34 a bis 34 o, um die 3 bit Daten D₁ bis D₃ zu gewinnen, die in das Segmentseitenschieberegister 5 eingespeist werden. Der Pegel des Datensteuersignals E wird abwechselnd zwischen "1" und "0" synchron zu dem Taktsignal , wie in Fig. 12 gezeigt, umgeschaltet. Der A/D-Wandler 3 erzeugt Ausgangsdaten D₁ bis D₃ als zwei verschiedene Werte in Übereinstimmung mit dem Signal E. Genauer gesagt, wird die Serienschaltung der Widerstände r 1 bis r 15 oder r 2 bis r 16 des Spannungsteilers, wie in Fig. 11 dargestellt, in Abhängigkeit davon ausgewählt, ob das Datensteuersignal E "1" oder "0" ist, wobei die den Komparatoren 34 a bis 34 o zugeführte Vorspannung verändert wird, um die zwei verschiedenen Werte als Daten D₁ bis D₃ zu erzeugen.

Die Arbeitsweise dieses Ausführungsbeispiels wird nun beschrieben. Die Synchronisiersteuerschaltung 2 speist ein Signal _x in das Schieberegister 9 der gemeinsamen Seite synchron mit dem vertikalen Synchronisiersignal für eine Rückelektrodenperiode, wie in Fig. 12 gezeigt, ein. Dieses Signal KD _x wird in das Schieberegister 9 der gemeinsamen Seite unter Kontrolle eines Takts eingelesen, der für jede Rückelektrodenperiode vorgesehen wird. Das Signal _x wird durch das Schieberegister 9 hindurchgeschoben. Das Schieberegister 9 speist auf diese Weise Signale X 1, X 2 . . ., von denen jedes eine Dauer F von einer Rückelektrodenperiode, wie in Fig. 12 gezeigt, hat in den Analogmultiplexer 10 der gemeinsamen Seite ein. Der Multiplexer 10 speist die Flüssigkristalltreibersignale V₀, V₁, V₄ und V₅ in die Flüssigkristallanzeigeplatte 12 gemäß dem Signal aus dem Schieberegister 9 ein, um die gemeinsamen Elektroden zu betreiben. Genauer gesagt, wählt das Signal X 1 die entsprechende gemeinsame Elektrode für eine Rückplattenperiode a 1 aus. Das Signal X 2 wählt die entsprechende gemeinsame Elektrode für die nächste Rückelektrodenperiode a 2 aus usw. Der Multiplexer 10 invertiert das Flüssigkristalltreibersignal synchron zum Teilbildsignal Φ _f.

Inzwischen tastet der A/D-Wandler 3 das vom Videoverstärker ausgegebene Videosignal in aufeinanderfolgenden, horizontalen Abtastperioden d 1, d 2 . . . für die Umwandlung in das 3 bit digitale Signal D₁ bis D₃, wie in Fig. 12 gezeigt, ab. Der A/D-Wandler 3 stellt verschiedene Werte als Daten D₁ bis D₃ zur Verfügung, wenn das Datensteuersignal E jeweils E=0 und E=1 ist.

Der Pegel des Datensteuersignals E wird in Übereinstimmung mit dem Speichertakt , wie in Fig. 12 gezeigt, invertiert. Dies bedeutet, daß das Datensteuersignal E für die jeweiligen ersten und zweiten Hälften b und c einer Rückelektrodenperiode "0" und "1" ist. Die vom A/D-Wandler 3 ausgegebenen Daten D₁ und D₃ werden in das Segmentseitenschieberegister 5 eingespeist. Die Daten D₁ bis D₃ aus dem A/D-Wandler 3 werden in das Schieberegister 5 synchron mit dem Takt gelesen, wenn ein Chip-Enable Signal von der Synchronisiersteuerschaltung 2 erzeugt wird. Wenn die Daten in alle Bits des Schieberegisters 5 eingelesen sind, erzeugt die Synchronisationssteuerschaltung 2 einen Speicherimpuls und veranlaßt so, daß die Daten die im Schieberegister 5 enthalten sind, in der Speicherschaltung 6 eingespeichert und in den Abstufungssignalgenerator 7 eingespeist werden. Der Abstufungssignalgenerator 7 erzeugt ein Abstufungssignal durch Zählung der Takte gemäß den Daten aus der Speicherschaltung 6. Das auf diese Weise erzeugte Abstufungssignal wird in den Multiplexer 8 eingespeist. Der Multiplexer 8 speist die Flüssigkristalltreibersignale V₀, V₂, V₃ und V₅ gemäß dem Abstufungssignal des Abstufungssignalgenerators 7 in die Flüssigkristallanzeigeplatte 12 ein, wobei Segmentelektroden für die Anzeige beaufschlagt werden. In diesem Fall invertiert der Multiplexer 8 die Flüssigkristalltreibersignale V₀, V₂, V₃ und V₅ synchron zu dem Rasterbildsignal Φ _f und steuert so dynamisch die Flüssigkristallanzeigeplatte 12. Während das Abstufungssignal gemäß den vom A/D-Wandler 3 ausgegebenen Daten zum Betrieb der Flüssigkristallanzeigeplatte 12 erzeugt wird, führt der A/D-Wandler 3 verschiedene Operationen gemäß dem Datensteuersignal E aus. Selbst wenn völlig das gleiche Videosignal für die ersten und zweiten Hälften einer Rückelektrodenperiode erzeugt wird, stellt der A/D-Wandler 3 auf diese Weise verschiedene Daten für die erste und zweite Hälfte der Rückelektrodenperiode, wie in Fig. 11 gezeigt, zur Verfügung. Dies bedeutet, daß der Ausgangssignalpegel des A/D-Wandlers 3 für jede horizontale Abtastperiode gemäß dem Datensteuersignal E umgeschaltet wird. Genauer gesagt, werden die Gatter 33 a und 33 b im Betätigungszustand gehalten, wenn das Datensteuersignal E auf "0" ist, so daß die Spannung der Referenzspannungs-Energiequelle 31 im Spannungsteiler 30 durch die Widerstände r 2 bis r 16 geteilt wird, um Referenzspannungen zu erzeugen, die in die Komparatoren 34 a bis 34 o eingespeist werden. Wenn die Gatter 33 a und 33 b, wie oben angegeben, betätigt sind, wird eine Randspannung R _L mit niedrigem Pegel der Referenzspannungs-Energiequelle 31 unmittelbar in den Komparator 34 o eingespeist, während eine Randspannung R _H mit hohem Pegel über den Widerstand r 16 dem Komparator 34 a zugeführt wird.

Auf diese Weise werden die den Komparatoren 34 a bis 34 o zugeführten Referenzspannungen nach einer Seite mit niedrigem Pegel umgeschaltet. Wenn das Datensteuersignal E auf einen "1"-Pegel ist, werden die Gatter 32 a und 32 b betätigt gehalten, so daß die Spannung der Referenzspannungs- Energiequelle 31 durch die Widerstände r 1 bis r 15 des Spannungsteilers 30 dividiert wird, um den Komparatoren 34 a bis 34 o zugeführte Referenzspannungen zu erzeugen. Mit den Gattern 32 a und 32 b betätigt, wie angegeben, wird die Randspannung R _L von niedrigem Pegel über den Widerstand r 1 in den Komparator 34 o eingespeist, während die Randspannung R _H von hohem Pegel unmittelbar dem Komparator 34 a zugeführt wird. Die den Komparatoren 34 a bis 34 o zugeführten Referenzspannungen werden so auf die Seite der hohen Pegel umgeschaltet. Das Ergebnis des Vergleichs des Videosignals h mit den Referenzspannungen, das von den Komparatoren 34 a bis 34 o zur Verfügung gestellt wird, wird in den Dekoder 35 zur Dekodierung eingespeist, um die Daten D₁ bis D₃ zu erzeugen. Dies bedeutet, daß der Dekoder 35, da die Referenzspannungen der Komparatoren 34 a bis 34 o gemäß dem Pegel E des Datensteuersignals E geschaltet werden, verschiedene Werte als Daten D₁ bis D₃ erzeugt, wenn das Datensteuersignal E jeweils "0" und "1" ist, wie aus Fig. 11 hervorgeht.

Der Abstufungssignalgenerator 7 erzeugt auf diese Weise verschiedene Abstufungssignale für die ersten und zweiten Hälften b und c einer Rückelektrodenperiode, wie dies in Fig. 5 gezeigt ist.

Die Fig. 13 zeigt Wellenformen von Abstufungssignalen "0" bis "15". In der Flüssigkristallanzeigeplatte 12 wird die gleiche gemeinsame Elektrode während einer Rückelektrodenperiode abgetastet. Das vom Abstufungssignalgenerator 7 erzeugte Abstufungssignal hat daher einen einzigen Abstufungspegel sowohl für die ersten als auch für die zweiten Hälften b und c einer Rückelektrodenperiode, wie dies in Fig. 13 gezeigt ist. Die Videodaten für jede horizontale Abtastzeile können für die ersten und zweiten Perioden b und c einer Rückelektrodenperiode als gleich angesehen werden, so daß es möglich ist, sechzehn verschiedene Abstufungen "0" bis "15" gemäß den 3 bit Daten D₁-D₃ einzustellen, die vom A/D-Wandler 3 zur Verfügung gestellt werden.

Die Fig. 14 zeigt ein weiteres Ausführungsbeispiel der Erfindung. In diesem Fall wird ein von der Synchronisiersteuerschaltung 2 erzeugtes Rasterbildsignal (das für jedes Fernsehteilbild invertiert wird) als Datensteuersignal in den A/D-Wandler 3 eingespeist. Die Synchronisiersteuerschaltung 2 speist ein Zeittaktsignal in die Speicherschaltung 6, den Abstufungssignalgenerator 7 und das Schieberegister 9 für die gemeinsame Seite ein. Das Zeittaktsignal besteht aus Impulsen, von denen jeder jeweils für jeden zweiten horizontalen Synchronisationsimpuls vorgesehen ist. Dies entspricht den in Fig. 1 und 4 dargestellten Zeittaktsignalen . Das Chip-Enable-Signal CE wird für jede zweite horizontale Abtastzeile erzeugt, um das Videosignal für jede zweite horizontale Abtastzeile auszuwählen.

Bei dem oben erläuterten Aufbau setzt der A/D-Wandler 3 das vom Videoverstärker ausgegebene Videosignal in die 3 bit Daten D₁-D₃ gemäß dem Rasterbildsignal Φ _f aus der Synchronisierungssteuerschaltung 2 um, wie dies bei der in Fig. 9 gezeigten Ausführungsform abläuft. Die vom A/D- Wandler 3 ausgegebenen Daten D₁ bis D₃ werden aufeinanderfolgend in das Segmentseitenschieberegister 5 synchron mit dem Chip-Enable-Signal CE und dem Taktsignal eingelesen. Die in das Schieberegister 5 eingeschriebenen Daten werden in der Speicherschaltung 6 synchron zum Zeittaktsignal eingespeichert, um dem Abstufungssignalgenerator 7 zugeführt zu werden. Der Abstufungssignalgenerator 7 erzeugt ein Abstufungssignal, das den in der Speicherschaltung 6 enthaltenen Daten entspricht, gemäß den Zeittaktsignalen und . Das auf diese Weise erzeugte Abstufungssignal wird in den Segmentseitenanalogmultiplexer 8 für die Beaufschlagung der Flüssigkristallanzeigeplatte 12 eingespeist.

Der Ausgangspegel des A/D-Wandlers 3 wird für jedes Teilbild gemäß dem Rasterbildsignal Φ _f geschaltet. Wenn das Rasterbildsignal auf einem "0"-Pegel ist, dann werden die Gatter 33 a und 33 b, die in Fig. 10 gezeigt sind, betätigt gehalten. In diesem Fall sind die Bezugsspannungen der Komparatoren 34 a bis 34 o auf der Niedrigpegelseite. Die Ausgangssignale der Komparatoren 34 a bis 34 o werden in dieser Zeit im Dekoder 35 in die Daten D₁ bis D₃ dekodiert, um für die Darstellung eines Teilbildes verwendet zu werden. Beim nächsten Teilbild ist das Rasterbildsignal Φ _f auf dem "1"-Pegel. Zu dieser Zeit werden die Gatter 32 a und 32 b betätigt gehalten. Die Bezugsspannungen der Komparatoren 34 a bis 34 o liegen auf der Hochpegelseite. Die Ausgangssignale der Komparatoren 34 a bis 34 o werden während dieser Zeit wiederum im Dekoder 35 in die Daten D₁ bis D₃ dekodiert, um für die Darstellung in einem Teilbild benutz zu werden.

Das Videosignal der individuellen horizontalen Abtastzeilen kann als gleich für die beiden benachbarten, oben erwähnten Teilbilder angesehen werden. Auf diese Weise wird die Schattierung für zwei Teilbilder F und G als Einheit, wie in Fig. 16 gezeigt, dargestellt. Dies bedeutet: in Wirklichkeit kann ein 4 bit Signal, d. h. 15 Abstufungen, zur Verfügung gestellt werden, obwohl der A/D-Wandler 3 nur 3 bit Daten D₁ bis D₃, d. h. ein Acht-Abstufungs-Signal ausgibt.

Die obigen Ausführungsbeispiele betreffen NTSC-System-Fernsehempfänger. Die Erfindung ist natürlich auf Fernsehempfänger anderer Systeme, z. B. das PAL-System und das SECAM-System ebensogut anwendbar.

Claims

1. Flüssigkristall-Bildwiedergabeeinrichtung, bei der unter Vertikal- und Horizontalsynchronisierung ein Videosignal mittels eines Analog-Digitalwandlers in digitale Daten umgewandelt wird, die einen Graustufengenerator steuern, dessen Ausgangssignal den Grad der Erregung eines angesteuerten Bildelements bestimmt, dadurch gekennzeichnet, daß eine Synchronisiersteuervorrichtung (2) ein periodisch zwischen zwei Pegeln wechselndes Datensteuersignal (E; O _f) erzeugt, und daß das Datensteuersignal die Analog-Digital-Umsetzung des Videosignals derart steuert, daß zu einem jeweils vorliegenden Videosignalwert ein erstes Digitalsignal erzeugt wird, wenn das Datensteuersignal den einen Pegel aufweist, und ein zweites Digitalsignal erzeugt wird, wenn das Datensteuersignal den anderen Pegel aufweist, wobei die einem Videosignalwert zugeordneten ersten und zweiten Digitalsignale gleich oder unterschiedlich sind je nachdem, welcher Videosignalwert vorliegt, derart daß die Summe der beiden Digitalsignale dem Videosignalwert entspricht.

2. Flüssigkristall-Bildwiedergabeeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Datensteuersignal in der Mitte der Auswahlzeit einer Zeile den Pegel wechselt, so daß die Zeile während einer Hälfte der Dauer entsprechend den ersten und während der anderen Hälfte entsprechend den zweiten Digitalsignalen wiedergegeben wird.

3. Flüssigkristall-Bildwiedergabeeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Datensteuersignal nach jeder Vertikalperiode den Pegel wechselt, so daß ein jeder Bildpunkt während der einen Vertikalperiode entsprechend einem ersten Digitalsignal und während der anderen Vertikalperiode entsprechend einem zweiten Digitalsignal wiedergegeben wird.

4. Flüssigkristall-Bildwiedergabeeinrichtung nach jedem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten und zweiten Digitalsignale eine niedrigere Bitzahl aufweisen als der Videosignalwert.

5. Flüssigkristall-Bildwiedergabeeinrichtung nach jedem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das erste und das zweite mit der Zeile bzw. einem Rahmen synchronisierende Digitalsignal mit dem vom Analog-Digitalwandler (3) abgegebenen Digitalwert logisch verknüpft ist.

6. Flüssigkristall-Bildwiedergabeeinrichtung nach jedem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Analog-Digitalwandler (3) den Bereich einer Vergleichsspannung entsprechend dem Pegel eines Datensteuersignals (E) verändert.

7. Flüssigkristall-Bildwiedergabeeinrichtung nach jedem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß mit dem ersten Pegel des Datensteuersignals (E) digitale Signale vom Analog-Digital-Wandler (3) abgegeben werden, ausgenommen beim letzten signifikanten Bit, und daß mit dem zweiten Pegel des Datensteuersignals (O _f) digitale Signale vom Analog-Digital-Wandler (3) abgegeben werden, ausgenommen beim letzten signifikanten Bit, wobei das letzte signifikante Bit eine "0" ist und ein Signal als ein Ergebnis einer Addition von "1" zum digitalen Signal verfügbar macht, ausgenommen für das letzte signifikante Bit, soweit das letzte signifikante Bit eine "1" ist.