DE3235480C2 - Integrierter Halbleiterspeicher - Google Patents

Abstract

Ein integrierter Halbleiterspeicher besitzt mehrere Speicherzellen (11 bis 11n), bei denen als Lastelemente Polysiliciumwiderstände (R1, R2) verwendet werden. Die Speicherzellen (11 bis 11n) sind über einen MOS-Transistor (T11), dessen effektive Elektronenbeweglichkeit mit ansteigender Temperatur abnimmt, an eine Spannungsversorgung (Vcc) angeschlossen. Der den Speicherzellen (11 bis 11n) bei höheren Temperaturen zugeführte Strom wird durch den als Strombegrenzer wirkenden MOS-Transistor (T11) begrenzt.

Description

3 4

wobei Ea eine aktive Energie ist, die erfahrungsgemäß Vcc angeschlossen. Wenn bei dieser Ausführungsform

zwischen 0,3 und 0,5 (eV) liegt, ex eine Konstante, k die die Temperatur ansteigt, verringert sich die Beweglich-

Boltzmann-Konstaiite und T die absolute Temperatur keit μΜ wodurch ein ähnlicher Effekt erzielt wird wie

isL Ohne den MOS-Transistor 7*11 mit pos. Tempera- bei der obigen Ausführungsform.

turkoeffizienten als Strombegrenzer steigt die Strom- 5 Bei der Ausführungsform nach F i g. 4 wird ein MOS-

aufnahme mit der Verringerung des Widerstands, wenn Transistor 31 vom Anreicherungstyp oder vom Verar-

der Widerstandswert des Widerstands R 1 mit einem mungstyp als Strombegrenzer eingesetzt Das Gate des

Temperaturanstieg abnimmt. MOS-Transistors Γ31 ist an eine Taktsignalquelle oder

Wenn beispielsweise in einem MOS-RAM von 16 Ki- an eine andere Steuersignalquelle angeschlossen. Bei

lobits der Widerstandswert des Polysiliciumwiderstands 10 dieser Ausführungsform gelangt ein Signal an das Gate

R 1 (25°C) ein Gigaohm bei Normaltemperatur (25°C) des MOS-Transistors 31, so daß, wenn der MOS-RAM

beträgt, beträgt bei einer Versorgungsspannung im Lese- oder Schreibbetrieb arbeitet, der MOS-Transi-

Vcc = 5 V der Strom /1 (25° C) einer einzelnen Spei- stör Γ31 aus geschaltet wird, und daß er eingeschaltet

cherzeüe 5 χ 10~⁹ (A). Daher beträgt der durch die ins- wird, wenn sich der MOS-RAM im Stand-By-Betrieb

gesamt 16 384 Speicherzellen fließende Gesamtstrom 15 oder fm Bereitschaftszustand befindet Der Grund hier-

etwa 80 μΑ. Bei einer hohen Temperatur von beispiels- für liegt darin, daß in dem statischen MOS-RAM den

weise 8O⁰C ergibt sich mit Ea = 0,4(eV) Speicherzellen 11 bis Hn im Stand-by-Betrieb Energie

zugeführt werden muß, um die in dem Speicher enthal-

R 1 (8O⁰C) = Ri (25° C)Ze²-* = Ri (25° C)/10 tenen Daten zu halten, während beim Lesen oder

20 Schreiben keine Energie zum Halten der Daten benö-

und der in der Gesamtzahl der Speicherzellen ver- tigtwird.

brauchte Strom beträgt 800 μΑ. Bei einem 16-Kilobit- Bei der obigen Ausführungsform wird der Strombe-

MOS-RA M wird also bei hoher Temperatur etwa 1 Omal grenzer als Einzelelement verwendet. Es können jedoch

soviel Strom verbraucht wie bei Normaltemperatur. auch mehrere Strombegrenzer, d.h. mehrere MOS-

Der Stromverbrauch steigt mit der Anzahl von Bits in 25 Transistoren 7Ί1 verwendet werden, die gemäß F i g. 5

dem MOS-RAM an. Da bei dem erfindungsgemäßen parallelgeschaltet sind.

Halbleiterspeicher jedoch der als Strombegrenzer die-

nende MOS-Transistor 7"11 verwendet wird, wird der Hierzu 3 Blatt Zeichnungen

Stromverbrauch bezüglich der Umgebungstemperatur-

änderung unterhalb eines gegebenen Werts gehalten. 30

F i g. 2 zeigt eine Schaltung, die in jeder der Speicherzellen 11 bis 11/2 vorkommt. In dieser Schaltung ist der
resultierende Widerstand R und der resultierende
Strom /3. Der Strom /3 gleicht dem Strom /0, der über

den MOS-Transistor 7*11 durch die Spannungsversor- 35
gungsleitung L fließt Wie aus F i g. 2 ersichtlich, kann
der Strom /0 durch folgende Gleichung (2) angegeben
werden:

/0 = KV²Th-μ_εί!ν^ιτΗ (2) 40

f,._c„ = T-³¹² und K = (W/L) χ Cox χ

k = Konstante 45

Cox = Gate-Kapazität pro Flächeneinheit des Transistors TU

W = Kanalbreite des Transistors TIl

L = Kanallänge des Transistors 7*11

μ-cii = Effektive Elektronenbeweglichkeit 50

Viii— Schwellenspannung des Transistors 7*11.

Die Beweglichkeit ß_eti führt zu einer bezüglich des
Temperaturkoeffizienten des Polysiliciums entgegengesetzten Temperaturkennlinie. Selbst wenn der Wider- 55
standswert des Polysiliciumwiderstands R abnimmt,
verringert sich die Beweglichkeit μ-eit, und der in den
MOS-Transistor 7*11 fließende Strom ist begrenzt.
Wenn also die Temperatur ansteigt, fließt kein zusätzlicher Strom in den MOS-RAM gemäß Fig. 1, so daß 60
Energie eingespart wird. Der Strom /0 kann dadurch
auf einen gegebenen Wert begrenzt werden, daß die
Schwellenspannung V_Th oder die Kanalbreite und die
Kanallänge des MOS-Transistors geändert werden.

Bei der in F i g. 3 gezeigten Ausführungsform besteht 65
der Strombegrenzer aus einem MOS-Transistor vom
Anreicherungstyp, T21. In diesem Fall ist das Gate des
MOS-Transistors Γ21 an die Versorgungsspannung

Claims (1)

1 . 2

Spannungsversorgungsleitung ist über einen als Strom-Patentansprüche: begrenzer dienenden MOS-Transistor an die mehreren

Speicherzellen angeschlossen.

1. Integrierter Halbleiterspeicher, mit Gruppen Im folgenden werden Ausführungsbeispiele der Erfin-

von statischen Speicherzellen, die Polysiliciumwi- 5 dung anhand der Zeichnung näher erläutert Es zeigt
derstände als Lastelemente aufweisen, und mit F i g. 1 ein Schaltbild eines Teils eines integrierten

Strombegrenzereinrichtungen, die je aus einem EIe- Halbleiterspeichers gemäß einer Ausführungsform der ment mit positivem Temperaturkoeffizienten gebil- Erfindung,

det sind und zum Begrenzen des von einer Span- F i g. 2 das Schaltbild eines Ausschnitts des in F i g. 1

nungsquelle gelieferten, durch die jeweilige Spei- 10 gezeigten Speichers,

cherzelle fließenden Stroms dienen, dadurchge- Fig. 3 ein Schaltbild einer anderen Ausführungsform

kennzeichnet, daß die Elemente mit positivem des erfindungsgemäßen integrierten Halbleiterspei-Temperaturkoeffizienten mindestens aus einem chers, bei der als Strombegrenzer ein Transistor vom MOS-Transistor (TU; 721; 731) bestehen, über Anreicherungstyp eingesetzt ist,
den jeweils eine Gruppe von Speicherzellen (11 bis 15 F i g. 4 ein Schaltbild einer weiteren Ausführungsform lindan die Spannungsquelle (Vcc)angeschlossen ist des erfindungsgemäßeri integrierten Halbleiterspei-2 Halbleiterspeicher nach Aiispruch 1, dadurch chers, bei dem ein Strombegrenzer-Transistor impulsgekennzeichnet, daß der MOS-Transistor (T 11) ein gesteuert wird, und
MOS-Transistor vom Verarmungstyp ist F i g. 5 ein Schaltbild einer weiteren Ausführungsform

3. Halbleiterspeicher nach Anspruch 1, dadurch 20 des erfindungsgemäßen integrierten Halbleiterspeigekennzeichnet, daß der MOS-Transistor (T21) ein chers, bei dem mehrere Strombegrenzer verwendet MOS-Transistor vom Anreicherungstyp ist werden.

4. Halbleiterspeicher nach einem der Ansprüche 2 F i g. 1 zeigt eine Ausführungsform des erfindungsge- und 3, dadurch gekennzeichnet, daß dem Gate des mäßen integrierten Halbleiterspeichers. Wie aus der MOS-Transistors (T3i) ein Ein-AUS-Signal züge- 25 Zeichnung hervorgeht, sind mehrere Speicherzellen Il führt wird. bis Hn an eine Spannungsversorgungsleitung L ange-

5. Halbleiterspeicher nach einem der vorherge- schlossen. Die Speicherzellen 11 bis Hn bestehen jehenden Ansprüche, dadurch gekennzeichnet, daß weils aus einer Reihenschaltung eines Widerstands R 1 mehrere MOS-Transistoren ^TIl) parallel zwischen und eines Treiber-MOS-Transistors Tl sowie einer die Speicherzellen (11 bis Unrund die Spannungs- 30 weiteren Reihenschaltung eines Widerstands R 2 und quelle fVcq/geschaltet sind (F ig. 5). ^emes Treiber-MOS-Transistors T2. Die Reihenschaltungen sind parallelgeschaltet, und der Verbindungs-

punkt der Widerstände R 1 und R 2 ist an die Spannungsversorgungsleitung L angeschlossen. Ein Verbin-35 dungspunkt der Treiber-MOS-Transistoren 71 und 72

Die vorliegende Erfindung bezieht sich auf einen inte- ist an eine Versorgungsspannung Vss angeschlossen, grierten Halbleiterspeicher der im Oberbegriff des An- Das Gate des MOS-Transistors Ti ist an einen Knoten Spruchs 1 angegebenen Art. Ein solcher Halbleiterspei- P 2 zwischen dem Widerstand R 2 und dem MOS-Tra richer ist aus der DE-OS 29 47 311 bekannt, sistor T2 angeschlossen. Das Gate des MOS-Transi-

Bei dem bekannten Halbleiterspeicher bestehen die 40 stors 72 ist an einen Knoten P1 zwischen dem Wider-Strombegrenzereinrichtungen aus mehreren JFETs.de- stand R1 und dem MOS-Transistor Ti angeschlossen, ren Anzahl der Anzahl der Speicherzellen entspricht. Der Knoten Pl ist über einen Übergabetransistor 73 Zwischen jeweils eine Speicherzelle und die Spannungs- an eine Datenleitung D angeschlossen. Der Knoten P2 quelle ist ein JFET geschaltet. Da für jede einzelne Spei- ist über einen anderen Übergabe-MOS-Transistor 74 cherzelle ein separater Strombegrenzer vorgesehen 45 an eine Datenleitung D angeschlossen. Die Gates der sein muß, wird hierfür relativ viel Platz benötigt, was MOS-Transistoren 73 und 74 sind an eine Adreßlciinsbesondere bei hoch integrierten Halbleiterspeichern tung AL angeschlossen.

(z. B. 16 K) besonders schwerwiegend ist. Der zusätzlich Die Widerstände R 1 und R 2 dienen als Lastelemen-

für die jeweiligen Strombegrenzer benötigte Bereich te, und sie bestehen aus Polysilicium.
entspricht bei jeder Speicherzelle mindestens der Ka- 50 Die Spannungsversorgungsleitung L ist über einen nalbreite des JFETs. MOS-Transistor vom Verarmungstyp, 711, an eine

Ferner weist die U-I-Kennlinie eines JFETs eine star- Versorgungsspannung Vcc angeschlossen. Der MOS-ke Abhängigkeit von der Kanaldicke auf. Die Kennlinie Transistor vom Verarmungstyp dient als Strombegrenhängt also davon ab, mit welcher Genauigkeit die Ka- zer.

naldicke gesteuert werden kann. Hierdurch wird der 55 In den Speicherzellen 11 bis Hn haben die Widerstän-Aufbau eines mit JFETs als Strombegrenzerelementen de R 1 und R 2 im wesentlichen denselben Widerstandsausgestatteten Halbleiterspeichers relativ aufwendig. wert, d. h. R1 « R 2. Daher ist der bei Einschalten des

Der Erfindung liegt demnach die Aufgabe zugrunde, MOS-Transistors 71 in den Widerstand R1 fließende einen integrierten Halbleiterspeicher der eingangs ge- Strom /lim wesentlichen genau so groß wie der beim nannten Art zu schaffen, der einen erhöhten Integra- 60 Einschalten des Transistors 72 in den Widerstand R 2 tionsgrad bei leicht herstellbaren Elementen mit positi- fließende Strom /2. Der in die Speicherzelle 11 fließenvem Temperaturkoeffizienten aufweist. de Strom /1 läßt sich ausdrucken durch Vcc/Ri. Der

Diese Aufgabe wird durch die im kennzeichnenden Widerstand R 1 hat einen negativen Temperaturkoeffi-Teil des Anspruchs 1 genannten Merkmale gelöst. zienten, d. h. der Widerstand nimmt mit zunehmender

Bei dem Halbleiterspeicher sind mehrere Speicher- 65 Temperatur ab, und somit ergibt sich der Strom/1 zu
zellen an eine Spannungsversorgungsleitung angeschlossen, und die Speicherzellen besitzen Polysilicium- Il=aVcce\p(--^—\ (I) Widerstandselemente, die als Lastelemente dienen. Die V kT J'