DE3001032A1 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung und verfahren zu deren herstellung

Info

Publication number
DE3001032A1
DE3001032A1 DE19803001032 DE3001032A DE3001032A1 DE 3001032 A1 DE3001032 A1 DE 3001032A1 DE 19803001032 DE19803001032 DE 19803001032 DE 3001032 A DE3001032 A DE 3001032A DE 3001032 A1 DE3001032 A1 DE 3001032A1
Authority
DE
Germany
Prior art keywords
semiconductor
opening
zone
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803001032
Other languages
German (de)
English (en)
Inventor
Cornelis Maria Hart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3001032A1 publication Critical patent/DE3001032A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
DE19803001032 1979-01-15 1980-01-12 Halbleiteranordnung und verfahren zu deren herstellung Withdrawn DE3001032A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7900280A NL7900280A (nl) 1979-01-15 1979-01-15 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.

Publications (1)

Publication Number Publication Date
DE3001032A1 true DE3001032A1 (de) 1980-07-24

Family

ID=19832451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803001032 Withdrawn DE3001032A1 (de) 1979-01-15 1980-01-12 Halbleiteranordnung und verfahren zu deren herstellung

Country Status (6)

Country Link
US (1) US4430793A (enExample)
JP (1) JPS5596653A (enExample)
DE (1) DE3001032A1 (enExample)
FR (1) FR2446540A1 (enExample)
GB (1) GB2040568B (enExample)
NL (1) NL7900280A (enExample)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0046257A1 (en) * 1980-08-20 1982-02-24 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734359A (en) * 1980-08-08 1982-02-24 Toshiba Corp Semiconductor device and manufacture thereof
EP0064613B1 (en) * 1981-04-30 1986-10-29 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of element units operable in parallel
JPS5866359A (ja) * 1981-09-28 1983-04-20 Fujitsu Ltd 半導体装置の製造方法
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
JPS58202525A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 半導体装置の製造方法
US4712125A (en) * 1982-08-06 1987-12-08 International Business Machines Corporation Structure for contacting a narrow width PN junction region
US4905075A (en) * 1986-05-05 1990-02-27 General Electric Company Hermetic semiconductor enclosure
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US4772566A (en) * 1987-07-01 1988-09-20 Motorola Inc. Single tub transistor means and method
US5254495A (en) * 1993-05-07 1993-10-19 United Microelectronics Corporation Salicide recessed local oxidation of silicon
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2749607A1 (de) * 1976-11-19 1978-05-24 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS52119186A (en) * 1976-03-31 1977-10-06 Nec Corp Manufacture of semiconductor
JPS5338992A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Manufacture of semiconductor device
GB2010580B (en) * 1977-11-14 1982-06-30 Tokyo Shibaura Electric Co Method for manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2749607A1 (de) * 1976-11-19 1978-05-24 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0046257A1 (en) * 1980-08-20 1982-02-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
FR2446540A1 (fr) 1980-08-08
FR2446540B1 (enExample) 1985-05-17
JPS5596653A (en) 1980-07-23
NL7900280A (nl) 1980-07-17
US4430793A (en) 1984-02-14
GB2040568B (en) 1983-03-02
GB2040568A (en) 1980-08-28

Similar Documents

Publication Publication Date Title
DE2745857C2 (enExample)
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69332112T2 (de) Verbesserter biolarer Transistor
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/40

8126 Change of the secondary classification

Free format text: H01L 29/72 H01L 29/74 H01L 23/48

8139 Disposal/non-payment of the annual fee