DE2829656A1

DE2829656A1 - Schaltungsanordnung zur belichtungszeitmessung und/oder belichtungszeitsteuerung fuer eine fotografische kamera

Info

Publication number: DE2829656A1
Application number: DE19782829656
Authority: DE
Inventors: Alfred Dipl Ing Tempelhof
Original assignee: Rollei Werke Franke und Heidecke GmbH and Co KG
Current assignee: Rollei Werke Franke und Heidecke GmbH and Co KG
Priority date: 1978-07-06
Filing date: 1978-07-06
Publication date: 1980-01-17
Also published as: GB2025643B; GB2025643A; JPS5512997A; US4303317A

Description

Patentanwälte

Kratzsch	Mülbergerstr. 65	Dipl.-Ino \/okhard Kratzsah
Schulz	D-7300 Esslingen	Dipl.-Ing. Klaus Schulz .

		2829656
	Telefon Stuttgart (0711) 35 9992	Deutsche Bank Esslingen 210906
	cable «krapatent» esslingenneckar	Postscheckamt Stuttgart 10004-701

Rollei-UJerke 13. 6. 1978

Franke & Heidacka

3300 Braunschweig Aniualtsakte 2469

Schaltungsanordnung zur Belichtungszaitmassung und/oder BalichtungszaitstBuarung für aina fotografische Kamera

Dia Erfindung betrifft aina Schaltungsanordnung zur Balichtungszeitmessung und/odar Balichtungszeitsteuerung für eine fotografische Kamera, mit einer Meßeinrichtung, luelche die Objekthelligkeit mißt und nach einem der erforderlichen Belichtungszeit entsprechenden Zeitintervall ein Belichtungszeitsignal abgibt, mit einer Anzeigevorrichtung für die gemessene Belichtungszeit und mit einem eine konstante Frequenz aufu/aisenden Oszillator.

Bei einer bekannten Schaltungsanordnung dieser Art wird der Oszillator beim Einleiten einer Iflaßphase durch Niederdrücken der IKlaßtaste der Kamera eingeschaltet. Die Meßeinrichtung meist eine Silicium-Fotodiode auf, dar ein Integrationskondensator parallel geschaltet ist. Die Parallelschal-

,einan zusätzlichen Widerstand enthaltend tung von Fotodiode und mtagrationsKonaensator ist aerv^ate-Drain-Stracka eines Feldeffekttransistors, im folgenden FET genannt, parallelgeschaltet. Die Source des FET ist einerseits an einen Komparator und andererseits über ein RC-Glied an den Ausgang das Oszillators angeschlossen. Dar Ausgang das Oszillators ist weiterhin an einer Anzaiga-

909883/0343

vorrichtung in Form einer Leuchtdiode, LED, angeschlossen. Diese LED ist noch mit einem Transistor verbunden, der von dem Komparator der Meßeinrichtung angesteuert wird.

Sobald die Meß taste geschlossen wird und der Oszillator eingeschaltet ist, treten am Ausgang des Oszillators Impulse konstanter Frequenz auf. Diese Impulse uterden über das RC-Glied differenziert und infolge der Diodeniuirkung zwischen Gate und Source des FET fließt jeweils mit Auftreten der negativen Spannungsimpulsflanke am Ausgang des Oszillators im Integrationskondensator der Meßeinrichtung ein Strom, der dem Fotostrom entgegengesetzt gerichtet ist. Es stellt sich ein Gleichgewicht zwischen der Entladung des Integrationskondensators durch den Fotostrom und der Aufladung des Integrationskondansators durch den Impulsstrom ein und an der Source des FET tritt ein bestimmtes Spannungs— potential auf. Liegt dieses Spannungspotential unterhalb der Referenzspannung des Komparators, bleibt der Transistor gesperrt und die LED blinkt entsprechend der Oszillator— frequenz. Nähert sich das Spannungspotential bei größerer Lichthelligkeit der .Referenzspannung, blinkt die Leuchtdiode mit zunehmendem Tastverhältnis, und zwar leuchtet sie innerhalb einer konstanten Blinkperioda umso länger auf, je früher das Potential an der Source des FET. bezogen auf den

RfRrRn^gpannunq übersteigt Reich

. g

fRfRrRngpannunq übersteigt. Reicht Zeitpunkt des Ladens das lntegratibnskonaensators,aas aar \ die Lichthelligkeit des Aufnahmeobjekts für eine ausreichende Belichtung aus oder ist sie

während

... . r. wahrej Ixegt an der SquTCB α

ist sie größer als erforderlich, so der 2, Hälfte der Oszil^atorperiode FET ein äpannungspotential, das \

größer ist als die Referenzspannung des Komparators. Damit wird der Transistor am Ausgang des Komparators leitend geschaltet und die LED leuchtet konstant auf. Die Referenzspannung des Komparators ist so eingestellt, daß die Schwelle, bei welcher der Komparator den Transistor ansteuert, einer Belichtungszeit von 1/30 see entspricht. Das Blinken der Leuchtdioda zeigt dem Fotografierenden an, daß die zu erwartende Belichtungszeit unter i/30 see

909883/0343

2829856

liegt und daher bei Aufnahme aus der Hand die Gefahr von Verwacklungen besteht. Das konstante Aufleuchten der Leuchtdiode signalisiert,daß eine Belichtungszeit zu erwarten ist, die kurzer als i/30 see ist. Ist die zu erwartende Belichtungszeit geringfügig größer als i/30 see, so leuchtet die LED innerhalb einer Blinkperiode zunehmend länger auf und nähert sich für den Kamerabenutzer einem dauernden Aufleuchten.

Bei dieser bekannten Schaltungsanordnung kann mit der Anzeigevorrichtung nur eine einzige Schwelle angezeigt werden. Der Kamerabenutzer weiß letztlich nur, ob die beim Auslösen der Kamera zu erwartende Belichtungszeit kleiner oder großer als 1/30 see ist. Dabei wird außerdem diese 1/30 sec-Schwelle nicht definiert angezeigt, sondern hat eine gewisse Bandbreite, da infolge der zunehmenden Einschaltzeit der Anzeigevorrichtung innerhalb einer Blink— periode in der Nähe der Schwelle der Kamerabenutzer das gerade noch Blinken und das konstante Aufleuchten der Anzeigevorrichtung nicht mehr unterscheiden kann.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, welche die gemessene Belichtungszeit in mehrere, enge Zeitbereiche einordnet und den jeweiligen Zeitbereich anzeigt und damit dem Kamerabenutzer eine genauere Information über die erforderliche oder zu erwartende Belichtungszeit gibt. So soll z.B. die Schaltungsanordnung dem Kamerabenutzer anzeigen, ob die gemessene Belichtungszeit beispielsweise kleiner als 1/500 see ist oder zwischen 1/500 und 1/125 see oder zwischen 1/125 und i/30 see liegt odBr größer als 1/30 see ist.

Diese Aufgabe ist gemäß der Erfindung bei einer Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß

909883/0343

mit dem Oszillator ein mehrere Ausgänge aufweisender Frequenzteiler verbunden ist, an dessen Ausgängen aus der Dszillatorfrequenz abgeleitete Zeitsignale mit gegeneinander abgestufter konstanter Frequenz abnehmbar sind, daß mit der IKleßeinrichtung und dem Frequenzteiler ein mehrere Ausgänge aufweisender Signalvergleicher verbunden ist, der das Belichtungszeitsignal mit den Zeitsignalen vergleicht und mindestens einen seiner Ausgänge mit einem Ausgangssignal belegt, daß die Anzeigevorrichtung mehrere Anzeigeelemente aufweist und daß jeweils ein Anzeigeelement mit einem Ausgang des Signalvergleichers verbunden is.t.

Durch diese Maßnahme wird die gemessene Belichtungszeit jeweils· in beliebig engen Zeitbereichen angezeigt. Die Grenzen zwischen den einzelnen Zeitbereichen sind exakt definiert. Alle benötigten zeitlichen Schwellen werden durch digitale Teilung aus der Oszillatorfrequenz gewonnen. Bei korrekter Einstellung des Oszillators stimmen alle zeitlichen Schwellen und eine Justierung der einzelnen Meßschwellen ist nicht notwendig.

Bei einer Ausführungsform der Erfindung weist dar Signalvergleicher einen Zwischenspeicher (Buffer Latch) auf, dessen Daten-Eingänge mit den Ausgängen des Frequenzteilers und dessen Ausgänge mit den Anzeigeelementen der Anzeigevorrichtung in Verbindung stehen und dessen Clock-Eingang mit dem Signalausgang der Meßeinrichtung verbunden ist. Durch diesen Zwischenspeicher wird zuneinen verglichen, zu welchem Zeitpunkt,bezogen auf die Zeitsignale, das Belichtungszeitsignal erscheint und zum andern dieses Belichtungszeitsignal bis zum End8 eines neuen, weiteren lYleßzyklus als Anzeige gespeichert.

Bei einer weiteren Ausführungsform der Erfindung weist der Signalvergleicher noch einen mehrere Ausgänge auf—

, 909883/0343

■-13- 2829856

uj8isendan Zeitberaichsbildnar auf, bei welchem mährend vorgegebener Zeitintervalle jeweils nur ein Ausgang mit einem Ausgangssignal belegt ist. Durch diesen Zeitbareichsbildner werden aus den Zeitsignalan des Frequenzteilers Zeitintervalle gebildet, die,gerechnet vom Beginn der Belichtungsmessung an, für jbuibüs dieses Zeitintervall an je einem Ausgang des Zeitbaraichsbildners anliegen. Bezogen auf das vorstehend beschriebene Beispiel einer möglichen Zeitbereichsbildung zum Anzeigen der Belichtungszeit steht danach an dem ersten Ausgang des Zeitbereichsbildners so langa Bin Signal an, bis, von Beginn der Belichtungsmsssung an gerechnet , 2 msec . verstrichen sind. Danach ist der zmeite Ausgang des Zeitbereichsbildners mit dem Ausgangssignal belegt, und zwar für einen Zeitintervall von 2 msec bis 8 msac.

. Danach ist der dritte Ausgang des Zeitbereichsbildners mit dem Ausgangssignal belegt, und zwar für einen Zeitbareich von 8 msec bis 32 msec.

Das Ausgangssignal wird schließlich dann auf den vierten Ausgang des Zeitbereichsbildners' überschoben, wenn nach 32 msec nach Beginn der Belichtungsmessung der Frequenzteiler einen Impuls auf den Zeitbe— reichsbildnsr gibt.

Bai einer bevorzugten Ausführungsform der Erfindung ist dar Zeitbereichsbildner zwischen Frequenzteiler und Zwischenspeicher (Buffer Latch) eingeschaltet. In diesem Fall steht das vorstehend beschriebene Ausgangssignal des Zeitbereichsbildners in entsprechenden Zeitintarvallen an einem der Dateneingänge des Zwischenspeichers an. Im Augenblick, in dem die Meßeinrichtung das Belichtungszeitsignal abgibt, gelangt dieses auf den Clock-Eingang des Zwischenspeichers und das an dem jeweiligen Dateneingang des Zwischenspeichers anliegende Ausgangssignal des Zeitbereichsbildners wird auf dan entsprechenden Ausgang des

909883/0343

Zwischenspeichers übarschaban. Das mit diasam Ausgang des Ziuischanspaichars verbundene Anzeigeelement zeigt den der gemessenen Belichtungszeit zugeordneten Zeitbereich an.

Bei einer weiteren Ausführungsform der Erfindung ist der Clock-Eingang des Zwischenspeichers (Buffer Latch) mit einem Ausgang des Frequenzteilers zusätzlich v/erbunden. Vornahmlich uiird derjenige Ausgang des Frequenzteilers mit dem Clock—Eingang verbunden, der das Zeitsignal mit der kleinsten Frequenz aufweist. Durch diese MaGnahme wird dafür Sorge getragen, daß das Ausgangssignal am letzten Ausgang das Zeitbereichsbildners, das repräsentativ für Belichtungszeiten ist, die langer als eine vorgegebene Zeit sind, auf den Ausgang das Zwischenspeichers übertragen wird und dort ein Anzeigeelement einschaltet, auch wenn ein entsprechendes Belichtungszeitsignal von der Meßeinrichtung ausbleibt. Der Meßzyklus ist damit auf eine längste Zeit beschränkt und es ist sichergestellt, daß in jedem Fall - auch beispielsweise im Dunkeln - die Schaltungsanordnung nach einer festen Zeit, beispielsweise 32 msec eine Belichtungszeitinformation ausgibt.

Bei einer weiteren Ausführungsform dar Erfindung ist die Meßeinrichtung,der Frequenzteiler und der Zeitbereichsbildnar an einerRaset-Leitung derart angeschlossen, daß durch einen Resat-Impuls auf der Reset-Leitung Meßeinrichtung, Frequenzteiler und Zeitbereichsbildner in ihre Null— oder definierte Ausgangsposition zurückgesetzt werden. Durch diesen Reset-Impuls wird der Meßzyklus beendet und ein neuer Meßzyklus eingeleitet.

Bei einer bevorzugten Ausführungsform dar Erfindung ist dabei dia Raset—Leitung an dem Ausgang einer mindestens einen Eingang aufweisenden ersten Resat-Logik angeschlossen, dia bei einem Steuerimpuls an diesem Eingang an ihrem Ausgang

909883/0343

einen Reset—Impuls erzeugt, und die erste Reset—Logik mit dem Clock—Eingang des Zwischenspeichers derart gekoppelt, daß:jedes Signal am Clock-Eingang des Zwischenspeichers als Steuerimpuls am Eingang der Reset-Logik ansteht. Durch diese Maßnahmen entsteht gleichzeitig mit dem Auftreten des Belichtungszeitsteuersignals an dem Ausgang der Nleßein— richtung,und damit an dem Clock-Eingang des Zwischenspeichers, ein Reset-Impuls auf der Reset-Leitung. Wie vorstehend bereits ermähnt, wird der gesamte Ifleßzyklus - unter Anzeige der in diesem {Ifleßzyklus gemessenen Belichtungszeit — beendet und erneut in Gang gesetzt. Bleibt wegen zu geringer Objekthelligkeit ein solches Belichtungssteuersignal aus, so wird durch das an den Clock-Eingang des Zwischenspeichers gelangende Zeitsignal kleinster Frequenz des Frequenzteilers der Reset-Impuls ausgelöst. Dadurch wird der insbesondere bei sog. Programmautomaten wesentliche Vorteil erzielt, daß zu einem Meßzyklus nicht eine konstante Zeit benötigt wird, sondern dieser immer dann beendet wird, wenn die Anzeige der gemessenen Belichtungszeit erfolgt ist. Danach setzt sofort ein neuer IKIeßzyklus ein, der bereits eine evtl. Änderung der ObJBkthelligkeit erfaßt. Auf diese Weise können auch schnelle Wechsel der Lichtverhältnisse während der Meßzeit dem Fotografierenden sofort angezeigt werden« Lediglich bei schlechten LichtverhMltnissen ist die längste Zeit zur Durchführung eines Rleßzyklusses begrenzt. Diese längste Zeit des IKleßzyklusses ist bestimmt durch das Zeitsignal mit der kleinsten Frequenz des Frequenzteilers. Auch bei sog. Zeitautomaten ist dies bei Meßzeiten, die länger als 1 see sind, für eine schnelle Erstellung des ffleßergebnisses von Vorteil.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung zeigende weitere erfindungswesentliche Ausführungsformen der Erfindung sind in den Unteransprüchen enthalten, auf die hier ausdrücklich Bezug genommen wird, und in der Beschreibung näher erläutert.

909883/0343

Die Erfindung ist anhand einas in der Zeichnung dargestellten Ausführungsbeispiels nachfolgend näher beschrieben. Es zeigen

Fig. 1 den Schaltplan einer Schaltungsanordnung zur Belichtungszeitmessung und/oder Belichtungszeitsteuerung einer fotografischen Kamera,

Fig. 2 den Schaltplan eines Ausführungsbeispiels eines Zeitbereichsbildners in Fig. 1,

Fig. 3 den Schaltplan eines Ausführungsbeispiels einer Reset-Logik in Fig. 1,

Fig. 4 den Schaltplan eines Ausführungsbeispiels eines Impulsformers in Fig. 1,

Fig. 5 den Schaltplan eines Ausführungsbeispiels der einzelnen Bauelemente des Frequenzteilers in Fig. 1.

Die Schaltungsanordnung in Fig. 1 kann sowohl lediglich zur Belichtungszeitmessung, als ·auch zur Belichtungszeit-Steuerung herangezogen werden. Bei der Belichtungszeitmessung wird die sich aus der Objekthelligkeit, der eingegebenen Filmempfindlichkeit und der jeweiligen Blende ergebende Belichtungszeit ermittelt und angezeigt. Bei der Belichtungszeitsteuerung geht der Steuerung des Verschlusses die gleiche Belichtungszeitmessung voraus. Unmittelbar daran schließt sich die Verschluß— steuerung entsprechend der gemessenen Belichtungszeit an.

909883/0343

Die Belichtungszeit uiird in Zeitbereichen in der Anzeigevorrichtung angezeigt.

Die Schaltungsanordnung in Fig. 1 ist so aufgebaut, daß sie somohl bei einer Kamera mit Belichtungszeitautomatik - Zeitautomat - als auch bei einer Kamera mit Programmverschlußautomatik - Programmautomat - verwendet werden kann. Die Schaltungsanordnung ist wahlweise auf θϊπβγ dieser beiden Arten durch geringfügige Abänderungen umstellbar, vorzugsweise umschaltbar. UJie bekannt, wird bei einem Zeitautomat die Belichtungszeit aus der eingegebenen Filmempfindlichkeit, der gewählten Blende und der herrschenden Objekthelligkeit ermittelt und entsprechend der Verschluß der Kamera gesteuert. Die die Objekthelligkeit ' erfassende [Kleßzelle liegt entweder hinter der Kamerablende oder hinter einer synchron mit der Kamerablende verstellbaren IKIeßblende oder ist direkt dem Objektlicht ausgesetzt, uobei dann die jeweils eingestellte Blende als elektrischer UJert in eine Meßeinrichtung eingegeben, wird. Beim Programmautomat besteht eine feste Zuordnung zwischen Belrhtungszeit und eingestellter Kamerablende. Mit Öffnen des Verschlusses beginnt die Blende, ausgehend von der kleinsten Blendenöffnung, sich bis zu ihrer maximalen Blendenöffnung zu öffnen.Dadie Öffnungsgeschwindigkeit der Blende konstant ist, ist also einer bestimmten Belichtungszeit immer eine bestimmte Blende zugeordnet, und zwar so, daß die kleinste Blendenöffnung den kürzesten Belichtungszeiten und die größte Blendenöffnung den längsten Belichtungszeiten zugeordnet ist. Die Belichtungszeitmessung erfolgt wegen der Kürze des Belichtungsmeßvorgangs daher immer mit der kleinsten Blendenöffnung.

Die Schaltungsanordnung in Fig. 1 ist über einen Ein-/Aus— schalter 10 an eine Stromversorgungsquelle 11, üblicherweise die Kamerabatterie, anschließbar. Die Schaltungsanordnung weist eine iYleßeinrichtung 12 auf, welche die

909883/0343

Objekthelligkeit mißt und nach einem dar erforderlichen Belichtungszeit entsprechenden Zeitintervall ein Belichtungszeitsignal abgibt. Die gemessene Belichtungszeit wird mittels einer Anzeigevorrichtung angezeigt.

Die IKleßeinrichtung 12 besteht aus einer Silicium-Fotodiode 14, der ein Integrationskondensator 15 parallelgsschaltet ist. Die Parallelschaltung von Silicium-Fotodiode 14 und Integrationskondensator 15 ist der Gats-Drain-Strecke eines Feldeffekttransistors 16, im folgenden FET genannt, parallelgeschaltet. In der Gate-Drain-Stracka des FET 16 ist ein Widerstand 17 angeordnet. Über diesen Widerstand 17 ist der Drain dBS FET 16 an den Ein-/Ausschalter 10 angeschlossen. Die Source des FET 16 ist über einen hier als Transistor ausgebildeten elektronischen Schalter an dem als Bazugspotential dienenden Null-Potential der Stromversorgungs— quelle 11 angeschlossen. Die Filmempfindlichkeit wird mitteis eines Graufilters oder einer Lochblende vor der Fotodiode 14 in die Meßeinrichtung 12 eingegeben. Die Source des FET 16 ist weiterhin über eine Diode 18 zur Temperaturkompensation an dBm nicht invertierenden Eingang eines Komparators 20 angeschlossen, dassan invertierender Eingang an einem aus den Uliderständan21 und 22 gebildeten Spannungsteiler angeschlossen ist. Am Spannungsteiler 21, 22 wird die Referenzspannung für den Komparator 20 abgegriffen. Die Fotodiode 14 ist hinter der Kamerablende oder einer mit der Kamerablende synchron verstellbaren ffleßblende angeordnet.

Die Schaltungsanordnung meist einen Oszillator 23 mit einer konstanten Frequenz auf. mit diasam Oszillator 23 ist ein die Ausgänge 24, 25 und 26 aufweisender Frequenzteiler 27 verbunden. An den Ausgängen 24 - 26 dieses Frequenzteilers 27 sind Zeitsignale abnehmbar, die aus der Oszillatorfrequenz abgeleitet sind und gegeneinander abgestufte konstante Frequenzen aufweisen. Bei der nachfolgenden Beschreibung wird davon ausgegangen, daß die

909883/0343

Schaltungsanordnung als Zeitautomatik arbeitet. Ein vorgesehener Wählschalter 28 für die Umschaltung von Programmautoraatik auf Zeitautomatik märe hier manuell zu schließen« Dies hat zur Folge, daß praktisch der Ausgang des Oszillators 23 unmittelbar mit dem Eingang des Frequenzteilers 27 verbunden ist, wie es durch die strichpunktiert dargestellte elektrische Verbindung 80 versinnbildlicht ist.

Der Oszillator 23 hat im vorliegenden Ausführungsbeispiel eine Frequenz von 500 Hz. Aufgrund der Ausbildung des Frequenzteilers steht danach am Ausgang 24 ein Zeitsignal mit 250 Hz, am Ausgang 25 ein Zeitsignal mit 62,5 Hz und am Ausgang 26 ein Zeitsignal mit 15,625 Hz an. Der Frequenzteiler 27 ist aus drei Dual D-Typ Flip-Flops CD 4013 aufgebaut, wobei das erste Flip-Flop lediglich zur Hälfte ausgenutzt wird. Die Verschaltung dieses Flip-Flops ist in Fig. 5 dargestellt. Diese Flip-Flops schalten immer dann ihre Ausgänge um, mann am Eingang eine negative Flanke ansteht. Auf diese Weise tritt am Ausgang 24 des Frequenzteilers 27 nach 2 msec ein Zeitsignal

von 2 msec.Dauer auf, was sich periodisch nach weiteren 2 msec wiederholt. Am Ausgang 25 tritt erstmals 8 msec' nach Beginn der Belichtungsmessung Bin Zeitsignal von 8 msec ■ Dauer auf, das ebenfalls periodisch nach weiteren 8 msec wiederkehrt. Am Ausgang 26 tritt erstmals 32 msec nach Beginn der Belichtungsmessung ein Zeitsignal auf.

Die Ausgänge 24 - 26 des Frequenzteilers 27 sind mit einem Signalvergleicher 29 verbunden, der das Belichtungszeitsignal mit den Zeitsignalen vergleicht und mindestens einen seiner Ausgänge mit einem Ausgangssignal belegt. Die Anzeigevorrichtung 13 weist mehrere, hier vier,Anzeigeelemente 30, 31, 32, 33 auf, die als Leuchtdioden, LED's ausgebildet sind. 3e ein Ausgang der Anzeigeelemente

909883/0343

30 - 33 ist mit ja einam Ausgang des Signalvergleichars 29 verbunden.

Der Signalvergleicher 29 meist einen Zwischenspeicher 34 auf, im folgenden Buffer Latch genannt, dessen Ausgänge die Ausgänge des Signal vergleichers 29 bilden und mit dan LEDte30 - 33 verbunden sind. Der Clock-Eingang des Buffer Latch 34 ist mit dem Signalausgang 35 der Meßeinrichtung 12 verbunden. Die Daten-Eingänge des Buffer Latch 34 sind über eine Schaltungsanordnung, hier Zeitbereichsbildner genannt, mit den Ausgängen 24 - 26 des Frequenzteilers 27 verbunden. Dieser einen Teil des Signalvergleichers 29 darstellender Zeitbereichsbildner 36 belegt jeweils einen seiner Ausgänge während eines vorgegebenen Zeitintervalls mit einem Ausgangssignal. Das Schaltbild des Zeitbereichsbildners 36 ist in Fig. 2 dargestellt. Mit den hier vorhandenen drei Flip-Flops 37 lassen sich aus den an den Ausgängen 24 - 26 des Frequenzteilers 27 anstehenden Zeitintervallen insgesamt vier Zeitbereiche bilden, die jsweils an einem der Ausgänge des Zeitbereichsbildners 36 und damit an jeweils einem Eingang des Buffer Latch 34 als Signal abnehmbar sind. Die Set-Eingänge der Flip-Flops 37 sind jeweils mit einem Ausgang 24 - 26 des Frequenzteilers 27, vorzugsweise über Impulsformer 38, verbunden. Das Schaltbild für einen solchen Impulsformer ist in Fig. 4 dargestellt. Diese Impulsformer sind bekannt, so daß darauf nicht näher eingegangen zu werden braucht.

Allgemein machen die Impulsformer aus einem positiven Spannungssprung einen definierten positiven Spannungsimpuls. Die Q-Ausgänga der Flip-Flops 37 sind durch Logik—Gatter miteinander verknüpft und zu den Ausgängen des Zeitbereichsbildners 36 geführt, die - wie erwähnt — mit den Daten-Eingängen des Buffer Latch 34 unmittelbar verbunden sind. Dabei ist der Q-Ausgang des mit dem Ausgang 24 das Frequenzteilers 27 verbundenen ersten Flip-Flops 371 über ein Inverter 39 unmittelbar an den ersten Ausgang des Zeitbereichsbildners 36 geführt. Dar zweite Ausgang des

909883/0343

Zeitbareichsbildners 36 wird von dem Ausgang eines NOR-Gafctars 40 gebildet, dessen einer Eingang mit dem Ausgang des Inverters 39 und dessen anderer Eingang mit dam Q-Ausgang des mit dem Ausgang 25 des Frequenzteilers 27 verbundenen zweiten Flip—Flops 372 verbunden ist. Für den dritten Ausgang des Zeitbereichsbildners 36 ist ein NAND-Gatter 41 vorgesehen, dessen einer Eingang mit dem Q-Ausgang des ersten Flip-Flops 371, dessen zweiter Eingang mit dem Q—Ausgang das zweiten Flip-Flops 372 und dessen dritter Eingang mit dem invertierten Q-Ausgang des mit dem Ausgang 26 des Frequenzteilers 27 verbundenen dritten Flip—Flops 373 verbunden ist. Der Ausgang des NAND-Gatters ist einem Inverter 42 zugeführt, dessen Ausgang den dritten Ausgang des Zeitbereichsbildners 36 darstellt. Der vierte Ausgang des Zeitbereichsbildners 36 ist wiederum der Ausgang eines Inverters 43, der mit dem Ausgang eines weiteren NAND-Gatters 44 verbunden ist. Die drei Eingänge dieses NAND-Gatters 44 sind jeweils mit einem Q-Ausgang der drei Flip-Flops 37 verbunden. Durch diesen Schaltungsaufbau des Zeitbereichsbildners 36 steht bei der vorstehend beschriebenen Ausbildung des Oszillators 23 und des Frequenzteilers 27 am ersten Ausgang des Zeitbereichsbildners 36 ein Signal während der ersten 2 msec seit Beginn der Belichtungsmessung, an. Lediglich am zweiten Ausgang des Zeitbereichsbildners 36 steht ein Signal während einer Zeitspanne zwischen 2 msec und 8 msec nach Beginn der Belichtungsmessung an. Am dritten Ausgang des Zeitbereichsbildners 36 steht während des Zeitbereichs zwischen 8 und 32 msec nach Beginn der Belichtungsmessung ein Signal an, während am vierten Ausgang des Zeitbereichsbildners 36 ein Signal nach 32 msec seit Beginn der Belichtungsmessung auftritt.

Zusätzlich ist der Ausgang 26 des Frequenzteilers 27 noch mit dem Clock-Eingang des Buffer Latch 34 verbunden. Hierzu sind die von dem Ausgang 35 der Meßeinrichtung 12 über einen·Impulsformer 38

909883/0343

2829856

kommende Leitung und die vom Ausgang 26 des Frequenzteilers 24 kommende Leitung über ein NOR-Gatter 45 miteinander verknüpft und der Ausgang des NOR-Gatters 45 über ein Inverter 46 mit dem Clock-Eingang des Buffer Latch 34 verbunden. Durch diese Maßnahme u/ird mit Auftreten eines Zeitsignals am Ausgang 26 des Frequenzteilers 27 gleichzeitig der Clock—Eingang des Buffer Latch 34 angesteuert, so daß das mit Auftreten des Zeitsignals am Ausgang 26 des Frequenzteilers 27 am vierten Ausgang des Zeitbildners 36 anstehende .Ausgangssignal auf den vierten Ausgang des Buffer Latch 34 übergeben und damit die Leuchtdiode 33 zum Aufleuchten gebracht, .wird. Die Leuchtdiode 33 leuchtet auf und zeigt damit dem Kamerabenutzer eine zu erwartende Belichtungszeit von länger als 32 msec, d.h. 1/30 see, an, auch mann die Meßeinrichtung 12 kein Belichtungszeitsignal liefert.

Die Meßeinrichtung 12, der Frequenzteiler 27 und der Signalvergleicher 29 sind an einerReset-Leitung 47 angeschlossen. Durch Auftreten eines Reset-Impulses auf dieser Reset-Leitung 47 werden die genannten Schaltungselemente in >ihre Null— oder Ausgangsposition zurückgesetzt. Damit wird ein neuer lileßzyklus eingeleitet, und ziuar solange der Ein—/Ausschalter geschlossen bleibt. An die Reset-Leitung 47 sind dabei die Basis des Transistors 19 und die Reset-Eingänge der Flip—Flops 37 und des Frequenzteilers 27 angeschlossen.

Zur Erzeugung eines Reset—Impulses ist eine erste Reset-Logik 48 vorgesehen. Die Reset-Leitung 47 ist dabei an den Ausgang 49 der Reset-Logik 48 angeschlossen. Dies geschieht aus später noch zu erläuternden Gründen über ein NDR-Gatter 50 und einem dem NOR-Gatter 50 nachgeschalteten Inverter 51, so daß die Reset-Leitung 47 unmittelbar an dem Ausgang des Inverters 51 angeschlossen ist. Die Reset-Logik 48 erzeugt bei einem Steuerimpuls an ihrem Eingang

909883/0343

am Ausgang 49 einen Reset-Impuls. Der Eingang 52 dar Reset-Logik 48 ist mit dem Clock-Eingang des Buffer Latch 34 derart gekoppelt, daß jedes Signal am Clock—Eingang des Buffer Latch 34 als Steuerimpuls am Eingang 52 der Reset-Logik 48 ansteht. Hierzu ist der Clock-Eingang des Buffer Latch 34 - bzw. der Ausgang des Inverters 46 - über einen Impulsformer 38, über ein noch später zu erläuterndes NOR-Gatter 53 und einen Inverter 54 mit dem Eingang 52 der Reset—Logik 48 verbunden.

Der Schaltungsaufbau der Reset-Logik 48 ist in Fig. 3 dargestellt. Sie besteht aus einer Dual D-Type Flip-Flop CD 4013, das letztlich aus zwei miteinander verbundenen Flip-Flops 56 und 57 besteht. Der Set-Eingang des Flip-Flops 56 bildet den Eingang 52 der Reset-Logik 48. Der Clock-Eingang des Flip-Flops 57 bildet einen zweiten Eingang55dsr Reset-Logik 48, der mit dem Ausgang des Oszillators 23 verbunden ist. Der Q—Ausgang des Flip—Flops 57 bildet den Ausgang 49 der Reset-Logik 48. Der Q-Ausgang des Flip-Flops 57 ist mit dem Reset-Eingang des Flip-Flops 56 und der Q-Ausgang des Flip-Flops 56 ist mit dem D-Eingang des Flip-Flops 57 verbunden.

Die Reset-Logik 48 arbeitet folgendermaßen: Bei einem Steuerimpuls an dem Set-Eingang des Flip—Flops 56 uiird der Q-Ausgang des Flip-Flop .56 und damit der D-Eingang des Flip-Flops 57 high (H). Tritt nunmehr am Clock-Eingang des Flip-Flops 57 eine positive Impulsflanke auf, so kann das Flip—Flop 57 umschalten. Dann uiird der Q—Ausgang H und auf der Reset-Leitung 47 steht ein Reset-Impuls an. Gleichzeitig wird das Flip-Flop 56 über den Reset-Eingang mieder zurückgesetzt.Kommt vom Oszillator 23 nach 2 msec die nächste positive Impulsflanke, wird der Q-Ausgang des Flip-Flops 57 mieder low (L). Damit verschwindet der Reset— Impuls auf der Reset-Leitung 47 wieder. Während 2 msec.

909883/0343

steht also ein Resst-Impuls auf der Resat-Laitung 47 an. Dia Raset-Logik 48 ist also mit dem Oszillator 23 synchronisiert. Das bedeutet, daß die Dauer der Reset-Impulse abhängig von der konstanten Oszillator frequenz immer konstant ist. Während der Dauer eines Raset—Impulses uiird der Transistor 19 leitend und die Source des FET 16 an Null-Potential gelegt. Der Integrationskondensator 15 kann sich dadurch aufladen und die Anfangsbedingung für den Start einer Belichtungsmessung ist gegebBn. Gleichzeitig warden durch den Reset-Impuls auf der Reset-Leitung 47 - wie bereits erwähnt - sowohl der Frequenzteiler 27 als auch der Signalvergleicher 29 in ihren Ausgangszustand zurückgesetzt. Sobald der Reset-Impuls nach 2 msec, wieder verschwindet, erfolgt ein neuer flflaßzyklus, der mit dem Sperren des Transistors 19 eingeleitet wird und beendet ist, sobald am Clock-Eingang das Buffer Latch 34 ein Signal auftritt, sei es durch das Belichtungszeitsignal der lYleßeinrichtung 12 oder das Zeitsignal des Ausgangs 26 des Frequenzteilers 27.

Weiterhin ist eine zweite Reset-Logik 58 vorgesehen, an deren Ausgang die Reset-Leitung 47 über das bereits ermähnte NOR-Gatter 50 zusätzlich angeschlossen ist. Diese Reset-Logik

58 ist an dem Ein-/Ausschalter 10 angeschlossen und erzeugt mit Schließen dieses Ein-/Ausschalters 10 auf der RBset-Leitung 47 einen positiven Reset-Impuls (Iflaster-clear), der an die bereits erwähnten Schaltungsgruppen wie Meßeinrichtung 12, Frequenzteiler 27 und Signalvergleicher 29 gelangt. Die Reset-Logik 58 besteht im einfachsten Fall aus der Reihenschaltung eines Kondensators 59 und eines Widerstands 60, die zwischen Ausgang des Ein-/Ausschalters 10 und dem Null-Potential angeordnet ist. Parallel zu dem Kondensator

59 ist ein Widerstand 61 geschaltet. Am Verbindungspunkt

von Kondensator 59 und Widerstand 60 ist der eine Eingang des NDR-Gatters 50 angeschlossen.

909883/0343

Die bisher beschriebene Schaltungsanordnung ist ausreichend für die Belichtungsmessung und für die Anzeige der gemessenen Belichtungszeit. Sie arbeitet uiie folgt: Sobald der Ein-/Ausschalter 10 geschlossen wird, sind sämtliche Baugruppen an die Stromversorgungsquelle 11 angeschlossen. Am Ausgang der Reset-Logik 58 entsteht ein Reset-Impuls von genügender Dauer, der den Transistor 19 durchschaltet, den Signalvergleicher 29 und den Frequenzteiler 27 in ihre definierte Ausgangslage zurücksetzt. Mit Schließen des Transistors 19 wird die Source des FET 16 an Null-Potential gelegt und der Integrationskondensator lädt sich auf ein definiertes Potential auf. Sobald der Reset-Impuls auf dBr Reset-Leitung 47 verschwindet, beginnt die Belichtungsmessung. Der Transistor 19 sperrt und infolge des aufgeladenen Kondensators 15 liegt an dBr Source des FET 16 eine Spannung, die wesentlich kleiner als die Referenzspannung am invertierenden Eingang des Komparators 20 ist. Das auf die Fotodiode 14 fallende Licht ruft je nach Helligkeit einen mehr oder weniger großen Fotostrom hervor, der den Kondensator 15 entlädt. Damit mächst die Spannung an der Source des FET 16.an.

Gleichzeitig mit Verschwinden des Reset-Impulses werden die Reset-Eingänge des Frequenzteilers 27 frei und der Frequenzteiler 27 beginnt zu arbeiten. Die an den Frequenzteiler 27 gelangenden Oszillator-Impulse verursachen nach 2 msec das Umschalten des ersten Flip—Flops im Frequenzteiler 27, so daß am Ausgang 24 des Frequenzteilers während der nächsten 2 msec, ein Zeitsignal ansteht. Bevor dieses Zeitsignal auftritt, also zwischen 0 msec und 2 ·msec seit Beginn der Belichtungsmessung, weist der erste Ausgang des Zeitbereichsbildners 36 ein Ausgangssignal auf, dadurch,daß der Q-Ausgang des ersten Flip-Flops 371 L ist. Mit Auftreten des Zeitsignals am Ausgang 24 des Frequenzteilers 27 verschwindet das Ausgangssignal am ersten Ausgang des Zeitbereichsbildners 36 und am zweiten Ausgang, der von dem Ausgang des NOR-Gatters 40 gebildet wird, erscheint ein Ausgangssignal. Dieses Aus-

909883/0343

gangssignal steht während der nächsten 6 msec an diesem zweiten Ausgang an und wird erst mit Auftreten eines Zeitsignals am Ausgang 25 des Frequenzteilers 27 nach insgesamt 8^N msec von Beginn der Belichtungsmessung an auf den dritten Ausgang weitergeschoben.

Ist nunmehr die Spannung an das Source des FET 16 durch entsprechende Helligkeit des Objektlichtes nach beispielsweise 5 msec von Beginn der Belichtungsmessung an, also nach Verschwinden des Reset—Impulses, soweit angestiegen, daß sie eben größer als die Referenzspannung am invertierenden Eingang des {Comparators 2G ist, so springt der Komparator 20 um und am Ausgang des Komparators und damit am Ausgang 35 der Meßeinrichtung 12 tritt das Belichtungszeitsignal auf. Dieses Belichtungszeitsignal wird über den Impulsformer 38 geformt und gelangt an den Clock-Eingang des Buffer Latch 34. Damit wird das Ausgangssignal des zweiten Ausgangs des Zeitbereichsbildners 36, das unmittelbar an dem zweiten Eingang B des Buffer Latch 34 liegt, auf den Ausgang B des Buffer Latch 34 überführt. Damit leuchtet die Leuchtdiode 31 auf und dem Kamera— benutzer wird signalisiert, daß die gemessene Belichtungszeit zwischen 2 msec und 8 msec, also zwischen 1/500 und T/125 see liegt.

Wie bereits erwähnt, liegt das Belichtungszeitsteuersignal am Clock—Eingang des Buffer Latch 34 auch als Steuerimpuls an dem Eingang 52 der ersten Reset-Logik 48 an. lüie vorstehend beschrieben, tritt am Ausgang 49 der Reset-Logik 48 ein Reset-Impuls auf, sobald die erste positive Flanke eines Oszillator-Impulses an dem zweiten Eingang 55 der Reset-Logik 48 erscheint. DieserReset-Impuls 49 gelangt auf die Reset—Leitung 47 und steht, wie ebenfalls bereits beschrieben, während der nächsten 2 msec auf der Reset—Leitung. Damit wird wiederum der Transistor

90988370343

2829856

während dar nächsten 2 msec durchgesteueri und die Source das FET 16 an Null-Potential gelegt. Dar Kondensator 15 kann sich uiiedar auf dia definierte Spannung aufladen. Der Frequenzteiler 27 und der Signalvergleicher 29 werden in ihre definierte Ausgangslage zurückgesetzt und sobald der Reset-Impuls nach 2< < msec mieder verschwindet, beginnt ein neuer Meßzyklus, der wieder in der vorstehend beschriebenen Weise verlauft.

Erscheint am Ausgang 26 des Frequenzteilers 27 nach 32 msec ein Zeitsignal, ohne daß bis dahin am Ausgang 35 der Meß— einrichtung 12 das Belichtungszeitsignal erscheint, so verursacht dieses 32 msec—Zeitsignal drei verschiedene Vorgänge. Zum ersten gelangt dieses Zeitsignal an den Set-Eingang des dritten Flip-Flops 373 und bewirkt, daß am vierten und letzten Ausgang des Zeitbereichsbildners ein Ausgangssignal entsteht. Zum zweiten gelangt dieses Zeitsignal an den Clock-Eingang des Buffer Latch 34 und bewirktjdaß das am D-Eingang des Buffer Latch anstehende Signal auf den D-Ausgang des Buffer Latch 34 überführt wird. Die Leuchtdiode 33 leuchtet auf und signalisiert dem Kamerabenutzer,daß eine Belichtungszeit gemessen wird, die größer ist als 32 msec, d.h. ca. 1/3Q see· Zum dritten erscheint dieses Zeitsignal als Steuerimpuls am ersten Eingang 52 der ersten Reset-Logik 48 und erzeugt - in gleicher Weise wie vorstehend beschrieben das Belichtungszeitsignal - einen Reset-Impuls auf der Reset-Leitung 47, so daß der Meßzyklus abgebrochen und ein neuer Meßzyklus eingeleitet wird.

Soll die vorstehend beschriebene Schaltungsanordnung auch gleichzeitig zur Belichtungssteuerung verwendet werden, so ist sie nur noch durch wenige Bauelemente zu ergänzen. Der den Schließvorhang ader-lamelle des Kameraverschlusses haltende Auslösemagnet 62 wird, wie bekannt, mit dem Signalausgang 35

909883/0343

2329656

dar Hübßeinrichtung 12 verbunden. Zwischen dem Signalausgang 35 und dar Steueruiicklung des !magneten 62 ist hier noch eine Torschaltung 63 angeordnet. Diese Torschaltung 63 sorgt dafür, daß während der Belichtungsmessung dar Auslösamagnet 62 nicht angesteuert werden kann. Diese Torschaltung 63 wird nur angesteuert und für das Belichtungszeitsignal durchlässig, wenn zuvor ein mit dem Kameraauslöser gekuppelter Auslöserkontakt 64 geschlossen worden ist. Diese Torschaltung 63 besteht aus Binam NAND-Gatter 65 und einem nachgeschalteten Inverter 66. Der Ausgang das Inverters 66 ist mit dem Auslösemagnatan 62 verbunden. Dar eine Eingang des NAND-Gattars 65 ist mit dem Signalausgang 35 der Meßeinrichtung 12 und der andere Eingang das NAND-Gatters 65 ist mit einer sog. Umschaltlogik 67 VBrbundan. Diese Umschaltlogik ist mit dem Auslöserkantakt 64 verbunden und wird mit Schließen des Auslöserkontaktes 64 aktiviert. Ein Ausgang der Umschalt— logik 65 ist über einen Impulsformer 38 mit dem zweiten Eingang des bereits angesprochenen NOR-Gattars 53 verbunden. Die Umschaltlogik 6? weist weiter ein Flip-Flop auf, dessen Q-Ausgang mit dem Eingang des NDR-Gatters 65 verbunden ist. In der Umschaltlogik 67 ist noch ein NAND-Gatter 69 enthalten, dessen einer Eingang mit dem Auslöser— kontakt 64 und dessen anderer Eingang mit der Reset-Leitung 47 verbunden ist. Der Ausgang des NAND-Gattars 69 ist über einen Impulsformer 38 mit dem Set-Eingang das Flip-Flops 68 verbunden. An den Reset-Eingang des Flip-Flops 68 ist noch die Reset-Leitung 47 über einen Impulsformer 38 angeschlossen. Der Q-Ausgang des Flip-Flops 68 ist mit einatn NAND-Gatter 70 verbunden. Dieses NAND-Gatter ist zwischen dam bereits beschriebenen Ausgang 26 das Frequenzteilers 27 und dem Impulsformer 38 für diesen Ausgang 26 eingeschaltat. Dabei ist der eine Eingang des NAND-Gattars 70 mit dam Ausgang 26 und der andere Eingang mit dem Q-Ausgang das Flip-Flops 68 verbunden. Der Ausgang das NAND-Gatters 70 ist über einen Inverter 71 an

909883/0343

den Impulsformer 38 angeschlossen, dessen Ausgang mit dem Set-Eingang des dritten Flip-Flops 373 des Zeitbereichsbildners 36 und mit dem Eingang des NOR-Gatters 45 verbunden

ist. ,

)bei geschlossenem Ein-ZAusschaltBr 1O₁ Sobald der Auslössrkontakt 64Vgaschlossen wird, entsteht an dem zwischen Auslöserkontakt 64 und Null-Potential eingeschalteten Widerstand 72 ein Spannungsabfall, der über den Impulsformer 38, das bereits ermähnten NOR-Gatter 53 und über den Inverter 54 an den ersten Eingang 52 der ersten Reset-Logik 48 gelangt. Dieser Steuerimpuls ruft in der beschriebenen Weise auf der Reset-Leitung 47 einen Reset-Irnpuls hervor. Der Transistor 19 wird für 2 msec leitend, der Kondensator 15 lädt sich auf seinen Anfangszustand auf und der Signalvergleicher 29 und der Frequenzteiler 27 werden in ihren definierten Ausgangszustand zurückgesetzt. Die Belichtungsmessung erfolgt in der vorstehend beschriebenen Weise. Zusätzlich wird über den Q-Ausgang das Flip-Flops 68 das NAND-Gatter 65 der Torschaltung 63 gesetzt, so daß bei Auftreten des'Belichtungszeit— signals am Signaiausgang 35 der lYießeinrichtung 12 dieses an den AuslösBrmagneten 62 gelangen kann. Der Auslösermagnet 62 gibt damit den . in seiner Offenstellung gehaltenen Schließ vorhang des Kameraverschlusses zur Schließ bewegung frei.

Bei Langzeitbelichtungen, die länger als i/30 see dauern, sorgt das Signal am Q-Ausgang des Flip-Flops 68 für eine Verriegelung des NAND-Gatters 70, so daß das am Ausgang 26 des Frequenzteilars 27 nach 32 msec auftretende Zeitsignal am dem ersten Eingang 52 dar Reset-Logik 48 einen in diesem Fall störenden Steuerimpuls nicht hervorrufen kann,

Wie eingangs bereits erwähnt, wurde bis hierher die Schaltungsanordnung beschrieben, wie sie als Zeitautomatik arbeitet. Durch geringfügige Ergänzungen kann diese

909883/0343

Schaltungsanordnung auch bei einer als Programmautomat ausgebildeten Kamera eingesetzt werden. Hierzu wäre lediglich die Verbindungsleitung 8G zwischen Oszillator 23 und dem Frequenzteiler 27 aufzutrennen und ein weiterer Frequenzteiler 73, der ein festes Teilerverhältnis, und zwar hier 1 : 16, aufweist, einzusetzen. Zum Zurücksetzen des Frequenzteilers 73 ist dieser ebenfalls an die Reset-Leitung 47 angeschlossen. Die Schaltungsanordnung arbeitet wie vorstehend beschrieben, jedoch ist die Qszillatorfrequanz, die an den Frequenzteiler 27 gelangt, um den Faktor 16 kleiner. Dieser Herabsetzung der Oszillatorfrequenz berücksichtigt, wie eingangs bereits erwähnt, daß bei einer Programmautomatik die erforderliche Belichtungszeit immer mit der kleinsten Blendenöffnung gemessen wird. Da während der Belichtung die Blende jedoch aufläuft, wird die von der Messung her eigentlich zu erwartende Belichtungszeit erheblich verkürzt. Dieser Effekt wird durch die Herabteilung der zur Erzeugung der Zeitsignale benutzten Oszillatorfrequenz kompensiert, so daß die tatsächliche Belichtungszeit und die gemessene Belichtungszeit im wesentlichen übereinstimmen. Theoretische Überlegungen haben dabei ergeben, daß bei dem beschriebenen Ausführungsbeispiel mit einem Oszillator der Frequenz von 500 Hz die Herabteilung der Frequenz um den Faktor 16 ein optimales Ergebnis liefert. Die Ausgänge A-C des Buffer-Latch 34 werden — wie in Fig. 1 strichpunktiert dargestellt — miteinander verbunden. Das gleichzeitige Aufleuchten der Leuchtdioden 3G - 32 zeigt eine Belichtungszeit an, die kleiner als i/30 see ist. Das Aufleuchten der Leuchtdiode 33 signalisiert Belichtungszeiten von mehr als 1/30 see,die nicht mehr ausreichend für Handaufnahmen sind.

Will man vermeiden, bei Verwendung der Schaltungsanordnung in einem Zeitautomaten und in einem Programmautomaten, die Verbindungsleitungen aufzutrennen, so kann man noch eine Verknüpfungslogik 74 vorsehen. In diesem Fall kann durch

909883/0343

Schließen oder Öffnen des Wählschalters 28 eine einfache Umschaltung von Programmautomatik auf Zeitautomatik und umgekehrt vorgenommen u/erden, ohne den Schaltungsaufbau an irgend einer Stelle ändern zu müssen. Die Verknüpfungslogik 74 besteht dabei aus drei NAND-Gattern 75, 76 und 77 und einem Inverter 78. Der Ausgang des Oszillators 23 ist einerseits mit dem Eingang des weiteren Frequenzteilers

73 und mit dem einen Eingang des NAND-Gatters 75 verbunden. Der andere Eingang des NAND-Gatters 75 ist an dem Wählschalter 28 angeschlossen, der einerseits an positives. Potential und andererseits über einen Widerstand 79 an Null-Potential gelegt ist. Dieser mit dem Widerstand 79 verbundene Ausgang des Schalters 28 ist weiterhin über den Inverter 78 mit einem Eingang des NAND-Gatters 76 verbunden, dessen anderer Eingang an dem Ausgang des weiteren Frequenzteilers 73 angeschlossen ist. Die beiden Ausgänge der NAND-Gatter 75 und 76 sind über das NAND-Gatter 77 miteinander verknüpft, dessen Ausgang an den Eingang des Frequenzteilers 27 angeschlossen ist. Ist der Schalter 28 geöffnet, so wirkt die Verknüpfungslogik

74 so, als ob der weitere Frequenzteiler 73 zwischen dem Ausgang des Oszillators 23 und dem Eingang des Frequenzteilers angeschlossen ist. Die Schaltungsanordnung arbeitet also als Programmautomatik· Ist der Wählschalter 28 geschlossen, so bewirkt die Verknüpfungslogik 74, daß der Frequenzteiler 73 unwirksam ist. Der Ausgang des Oszillators 23 ist unmittelbar mit dem Eingang des Frequenzteilers 27 verbunden, wie durch die strichpunktiert dargestellte Verbindungsleitung 80 versinnbildlicht ist. Der Aufbau des Frequenzteilers 73 ist bekannt. Er kann beispielsweise aus zwei der bereits erwähnten Dual D-Type Flip-Flop CD 4013 bestehen.

Das Verbinden der Ausgänge A-C des Buffer-Latch 34 kann in diBsem Fall mechanisch durch den Wählschalter 28 erfolgen. In diesem Fall wäre der Wählschalter 28 mit drei

909883/0343

Schaltkontaktan zu versehen. Es kann aber auch zwischen Buffer-Latch 34 und der Anzeigevorrichtung 13 noch eine Verknüpfungs-Logik vorgesehen werden, die die Umschaltung der Leuchtdioden 30 — 32 bzw. der Ausgänge A-C des Buffer-Latch 34 οππβ Mehraufwand an mechanischen Schaltkontakten im Wählschalter 28 ermöglicht.

Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt. So kann insbesondere die HfleQeinrich— tung 12 anders ausgebildet sein. Aus Gründen des Schutzes gegen Störspannungen in der Versorgungsspannung können z.B. die Fotodiode 14 und der Integrationskondensator zwischen dem Pluspol der Kamerabatterie 11 und dem Null-Potential in Reihe geschaltet sein. Dabei ist die Katode der Fotodiode 14 mit dem Pluspol der Kamerabatterie 11 verbunden. Der Verbindungspunkt zwischen Fotodiode 14 und Integrationskondensator 15 ist an dem Gate des FET angeschlossen. Als Referenzspannung am invertierenden Eingang des Komparators 20 wird eine stabilisierte Gleichspannung verwendet. Dadurch ist die Schaltungsanordnung unabhängig von der Höhe der aus der Kamerabatterie 11 gewonnenen Versorgungsspannung.

Weiterhin kann auch der Zeitbereichsbildner 36 anders aufgebaut sein. So können in Fig. 2 beispielsweise die Schaltungselemente 39 - 44 entfallen. DiB Q-Ausgänge der Flip-Flops 371 - 373 sind dann direkt jeweils mit einem der Eingänge B-D des Buffer-Latch 34 zu verbinden. Der Eingang A des Buffer-Latch 34 wird ständig an High-Potential (H) gelegt. Hierdurch erhält man eine sog. Laufanzeige,⁵ Bei Belichtungszeiten < 1/500 see leuchtet dann nur die Leuchtdiode 30 auf. Bei Belichtungszeiten zwischen 1/500 und 1/125 see leuchten die Leuchtdioden 30 und 31 gemeinsam auf. Bei Belichtungszeiten zwischen 1/125 und

909883/0343

und 1/30 sec leuchten dann die Leuchtdioden 30 - 32 auf und bei Belichtungszeiten >1/30 see sind dann alle Leuchtdioden 30 - 33 eingeschaltet.

909883/0343

Claims

Patentansprüche

1. Schaltungsanordnung zur Belichtungszeitmessung und/oder Belichtungszeitsteuerung für eine fotografische Kamera, mit einer Meßeinrichtung, welche die Objekthelligkeit mißt und nach einem der erforderlichen Belichtungszeit entsprachenden Zeitintervall ein Belichtungszeitsignal abgibt, mit einer Anzeigevorrichtung für die gemessene Belichtungszeit und mit einem eine konstante Frequenz aufweisenden Oszillator, dadurch gekennzeichnet, daß mit dem Oszillator (23) mindestens ein mehrere Ausgänge (24 - 26) aufweisender Frequenzteiler (27) verbunden ist, an dessen Ausgängen (24 - 26) aus der Oszillator frequenz abgeleitete Zeitsignale mit gegeneinander abgestufter konstanter Frequenz abnehmbar sind, daß mit der Meßeinrichtung (12) und dem Frequenzteiler (27) ein mehrere Ausgänge aufweisender Signalvergleicher (29) verbunden ist, der das Belichtungszeitsignal mit den Zeitsignalen vergleicht und mindestens einen seiner Ausgänge mit einem Ausgangssignal belegt, daß die Anzeigevorrichtung (13) mehrere Anzeigeelemente (30 - 33) aufweist und daß jeweils ein Anzeigeelement (30 - 33 )mit einem Ausgang des Signal vergleichers (29) verbunden ist.

909883/0343

ORIGINAL INSPECTED

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß der Signalverglsicher (29) einen Zwischenspeicher (Buffer Latch) (34) aufweist, dessen Dateneingänge mit den Ausgängen (24 -26) das Frequenzteilers (27) und dessen Ausgänge mit den Anzeigeelementen (30 - 33) in Verbindung stehen und dessen Clock-Eingang mit dem Signalausgang (35) der Meß einrichtung (12) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Signalverglei— eher (29) einen mehrere Ausgänge aufweisenden Zeitbereichsbildner (36) aufweist, bei welchem während vorgegebener Zeitintervalle jeweils nur ein Ausgang mit einem Ausgangssignal belegt ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Zeitbereichsbildner (36) zwischen Frequenzteiler (27) und Zwischenspeicher (34) eingeschaltet ist.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Zeitbereichsbildner (36) Flip-Flops (37) aufweist, deren Set—Eingänge mit je einem Ausgang (24 — 26) des Frequenzteilers (27) verbunden sind und deren Q-Ausgänge durch Logik-Gatter (39 - 44) miteinander verknüpft und zu dan Ausgängen des Zeitbereichsbildners (36) geführt sind, die mit den Eingängen des Zwischenspeichers (34) unmittelbar verbunden sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß zwischen den Ausgängen (24 - 26) des Frequenzteilers (27) und den Set-Eingängen der Flip-Flops (37) Impulsformer (38) eingeschaltet sind.

909883/0343

7. Schaltungsanordnung nach einem dar Ansprüche 4 - 6, dadurch gekennzeichnet, daß die Ausgänge des Zwischenspeichers (34) unmittelbar mit den vorzugsweise als Leuchtdioden ausgebildeten Anzeigeele— msnten (30 - 33) verbunden sind.

8. Schaltungsanordnung nach einem der Ansprüche 2-7, dadurch gekennzeichnet, daß ein Ausgang (26) des Frequenzteilers (27),vorzugsweise der das Zeitsignal mit kleinster Frequenz aufweisende letzte Ausgang, zusätzlich mit dem Clock-Eingang des Zwischenspeichers (34) verbunden ist.

9. Schaltungsanordnung nach einem der Ansprüche 1—8, dadurch gekennzeichnet, daß die Meßeinrichtung (12) und der Frequenzteiler (27) an einer Reset-Leitung (47) derart angeschlossen sind, daß durch einen Reset-Impuls auf der Reset-Leitung (47) Meßeinrichtung und Frequenzteiler in ihre Null- oder Ausgangslage zurückgesetzt werden.

10. Schaltungsanordnung nach einem der Ansprüche 3—5 und Anspruch 9, dadurch gekennzeichnet , daß der ZeitbBreichsbildner (36) an der Reset-Leitung (47) angeschlossen ist, derart, daß er durch einen Resot-Impuls auf dBr Reset-Leitung (47) in seine Null— odor Ausgangslagg zurückgesetzt wird.

11. Schaltungs3nordnung nach Anspruch 5 und 10, dadurch gekennzeichnet, daß die Reset-Eingänge der Flip-Flops (371 - 373) mit der Reset-Leitung (47) verbund on sind.

909883/0343

12. Schaltungsanordnung nach einem der Ansprüche 9-11, dadurch gekennzeichnet, daß die Reset-Leitung (47) an dem Ausgang (49) einer mindestens einen Eingang (52) aufweisenden ersten Reset—Logik (48) angeschlossen ist, die bei einem Steuerimpuls an diesem Eingang (52) an ihrem Ausgang (49) einen Reset-Impuls erzeugt, und daß die erste Reset-Logik (48) mit dem Clock-Eingang des Zwischenspeichers (34) derart gekoppelt ist, daß jedes Signal am Clock-Eingang des Zwischenspeichers (34) als Steuerimpuls am Eingang (52) der Reset-Logik (43) ansteht.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Clock-Eingang des Zwischenspeichers (34) über einen Impulsformer (38) mit dem Eingang (52) der ersten Reset-Logik (48) verbunden ist.

14. Schaltungsanordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die erste Reset-Logik (48) mit dem Oszillator (23) synchronisiert ist.

15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die erste Reset-Logik (48) einen mit dem Ausgang des Oszillators (23) verbundenen weiteren Eingang (55) aufweist, daß mit einem Steuerimpuls am ersten Eingang (52) die Reset-Logik (48) gesetzt wird und mit einem ersten Steuerimpuls am zweiten Eingang (55) am Ausgang (49) der Reset-Logik (48) ein Reset-Impuls ansteht, der mit einem weiteren Steuerimpuls am zweiten Eingang (55) verschwindet.

909883/0343

~ ⁵ " 2829658

16. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß die erste Reset— Logik (48) aus einem Flip-Flop (56), dessen Set-Eingang den ersten Eingang (52) der Reset-Logik (48) bildet, und einem D-Flip-Flop besteht, dessen Clock-Eingang den zweiten Eingang (55) und dessen Q-Ausgang den Ausgang (49) der Reset-Logik (48) bildet, und daß der D-Eingang das D-Flip-Flops (57) mit dem Q-Ausgang des Flip-Flops (56) und der Q-Ausgang des D-Flip-Flops (57) mit dem Reset-Eingang des Flip-Flops (56) verbunden ist.

17. Schaltungsanordnung nach einem der Ansprüche 9 - 16, d adurch gekennzeichnet, daß die-Meßeinrichtung (12) eine Fotodiode (14) und einen Integrationskondensator (15) aufweist, die einander parallel und parallel zur vorzugsweise einen Widerstand (17) aufweisenden Gate—Drain-Strecke eines Feldeffekttransistors (16) geschaltet sind, daß die Source des Feldeffekttransistors (16) über einen vorzugsweise als Transistor (19) ausgebildeten elektronischen Schalter mit dem Bezugs-, vorzugsweise Mull-Potential verbunden ist und daß die Steuerelektrode des elektronischen Schalters an die Reset-Leitung (47) angeschlossen ist.

18. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß die Source des Feldeffekttransistors (16), vorzugsweise über einB Diode (18) mit dem Eingang eines Komparators (20) verbunden ist, dessen das Uerschlußzeitsignal führender Ausgang, vorzugsweise über einen Impulsformer (33), an den Clock-Eingang des Zwischenspeichers (34) angeschlossen ist.

909883/0343

19. Schaltungsanordnung nach einem der Ansprüche 12 - 18, dadurch gekennzeichnet, daO die Reset-Leitung (47) zusätzlich an dem Ausgang einer mit einem Ein-/^ftusschalter (1O) für die Schaltungsanordnung verbundenen zweiten Reset-Logik (58) angeschlossen ist, die mit Schließen des Ein-/Ausschalters (10) an ihrem Ausgang einen Reset-Impuls erzeugt.

20· Schaltungsanordnung nach einem der Ansprüche 1 — 19 für eine wahlweise als Programm-oder Zeitautomat arbeitende fotografische Kamera, dadurch gekennzeichnet, daß bsi als Programmautomat arbeitende Kamera zwischen Oszillator (23) und Frequenzteiler (27) mindestens ein weiterer Frequenzteiler (73) mit festem Teilerverhältnis einschaltbar ist.

21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß der weitere Frequenzteiler (73) mit seinem Eingang an dem Ausgang des Oszillators (23) angeschlossen ist, daß der Ausgang des Oszillators (23) und der Ausgang des weiteren Frequenzteilers (73) über eine von einem !Wählschalter (28) ansteuerbare l/erknüpfungslogik (74) derart verknüpft und mit dem ersten Frequenzteiler (27) verbunden sind, daß am Eingang des ersten Frequenzteilers (27) bei Stellung des U/ählschalters (28) auf "Zeitautomat" die Oszillatorfrequenz und bei Stellung des Zahlschalters (28) auf "Programmautomat" die durch den weiteren Frequenzteiler (73) geteilte Oszillatorfrequenz ansteht.

22. Schaltungsanordnung nach Anspruch 20 oder 21, dadurch gekennzeichnet, daß der weibers Frequenzteiler (73) an der Reset—Leitung (47) angeschlossen ist.

23. Schaltungsanordnung nach einem der Ansprüche 1 - 22, dadurch gekennzeichnet, daß die IKleßeinrichtung (12) mit einem AuslösBmagneten (62) für die Schließbewegung des Kameraverschlusses verbunden ist und daß zwischen Hfleßeinrichtung (12) und Auslösemagnet (62) eine Torschaltung (63) vorgesehen ist, die bei nicht betätigtem Kameraauslöser signalundurchlässig ist.

24. Schaltungsanordnung nach Anspruch 23, dadurch gekennzeichnet, daß die Torschaltung (63) ein Logik-Gatter (65) aufweist, dessen einer Eingang mit der Hfleßeinrichtung (12) und dessen anderer Eingang mit einer Umschaltlogik (67) verbunden ist, die mit Betätigen des Kameraauslösers aktiviert wird.

25. Schaltungsanordnung nach Anspruch 15 und 24.■ dadurch gekennzeichnet, daß die Umschaltlogik (67) mit einem von dem Kameraauslöser betätigbaren Auslöserkontakt (64), vorzugsweise über einen Impulsformer (38), mit dem ersten Eingang (52) der ersten Reset-Logik (48) und mit der Reset-Leitung (47) verbunden und derart ausgebildet ist, daß mit Schließen des Auslöserkontaktes (64) am ersten Eingang (52) der ersten Reset-Logig (48) ein Steuerimpuls auftritt und daß mit Verschwinden des Reset-Impulses auf der Reset-Leitung (47) an dem mit der Torschaltung(63) verbundenen Ausgang der Umschaltlogik (67) ein diese signaldurchlässig schaltendes Steuersignal ansteht.

26. Schaltungsanordnung nach Anspruch 8 und 25, dadurch gekennzeichnet, daß die Umschaltlogik (67) über ein weiteres Logik-Gatter (70) mit dem zusätzlich mit dem Clock-Eingang des Zwischenspeichers (34) verbundenen Ausgang (26) des Frequenz-

909883/0343

tellers (27) derart verknüpft ist, daß mit Auftreten eines Steuersignals am Ausgang der Umschaltlogik(67) der Ausgang (26) des Frequenzteilers (27) gesperrt ist.

27. Schaltungsanordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Umschaltlogik (67) ein Flip-Flop (68) aufweist, dessen Set-Eingang über ein Logik-Gatter (69) mit dem Auslöserkontakt (64) und mit der Reset—Leitung (47) verbunden ist, dessen Reset-Eingang an der Reset-Leitung (47) angeschlossen ist, dessen Q-Ausgang mit dem Logik-Gatter (65) der Torschaltung (63) und dessen Q-Ausgang mit dem u/eiteren Logik-Gatter (70) verbunden ist.

909883/0 343