DE2804602A1 - Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung - Google Patents

Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung

Info

Publication number
DE2804602A1
DE2804602A1 DE19782804602 DE2804602A DE2804602A1 DE 2804602 A1 DE2804602 A1 DE 2804602A1 DE 19782804602 DE19782804602 DE 19782804602 DE 2804602 A DE2804602 A DE 2804602A DE 2804602 A1 DE2804602 A1 DE 2804602A1
Authority
DE
Germany
Prior art keywords
metal pattern
substrate
cathode sputtering
insulating layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782804602
Other languages
English (en)
Other versions
DE2804602C2 (de
Inventor
Gerrit Jan Koel
Lambertus Postma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2804602A1 publication Critical patent/DE2804602A1/de
Application granted granted Critical
Publication of DE2804602C2 publication Critical patent/DE2804602C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Magnetic Heads (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

2604602
N.V. Philips·Gloeilampenfabrieken, Eindhoven/Holland
"Verfahren zur Bildung einer elektrisch isolierenden Schicht auf einem Substrat mit einem Metallmuster für eine integrierte Schaltung" "*~
■le Erfindung betrifft ein Verfahren zur Bildung einer elekisch isolierenden Schicht auf einem Substrat für eine r.egrierte Schaltung mit einem über die Substratoberfläche ha rausragenden Metallmuster, wobei auf dem Substrat mit Hilfe galvanischer Technik ein Metallmuster angebracht und auf dem Substrat eine elektrisch isolierende Schicht mit Hilfe von Kathodenzerstäubung angebracht wird.
PHN 8679 - 4 -
809833/0812
z·-5- ~™~ ■- -=■· " ~- ΐ
- 4 Ein derartiges Verfahren ist aus der US-PS 3,755,123 bekannt.
Bei der Herstellung integrierter Schaltungen, wie Halbleiteranordnungen, Magnetblasendomänenanordnungen und Dünnfilmmagnetköpfen, bei denen eine isolierende Schicht durch Kathodenzerstäubung auf einem auf galvanischem Wege auf einem Substrat erzeugten Metallmuster angebracht wird, folgt die isolierende Schicht den Konturen des Metallmusters, d.h. die isolierende Schicht besitzt an der Stelle des Metallmusters Erhöhungen.
Es ist jedoch schwer, die Konturen der isolierenden Schicht dem Relief der unter ihr liegenden Oberfläche derart folgen zu lassen, daß die Dicke der isolierenden Schicht an allen Stellen gleich ist. Namentlich bezieht sich dies auf die hochstehenden Ränder der Metallmuster, an denen die Bedeckung durch die isolierende Schicht meist bedeutend dünner als die in flachen Gebieten ist. Um den Rändern dennoch eine ausreichende Bedeckung zu geben, ist es notwendig, der isolierenden Schicht in den flachen Gebieten eine viel größere Dicke zu geben, als eigentlich erforderlich ist; abhängig von der Höhe des Metallmusters ist es beispielsweise üblich, die isolierende Schicht in den flachen Gebieten anderthalb mal dicker als das Metallmuster selbst zu machen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs erwähnten Art zu schaffen, das eine homogene Bedeckung durch eine isolierende Schicht bei möglichst geringer Dicke ermöglicht.
Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß beim Beginn des Beschichtungsprozesses mittels Kathodenzerstäubung gleichzeitig ein Ätzprozeß mittels Kathodenzerstäubung durchgeführt wird, der dazu ausreicht, sowohl an den Rändern eines Metallmusters mit mehr oder weniger halb-· kreisförmigem Querschnitt durch Kathodenzerstäubung
PHN 8679 - 5 -
809833/0812
2Ö04602
angebrachtes isolierendes Material als auch darunter galvanisch angebrachtes metallisches Material zu entfernen, wodurch das Metallmuster Ränder mit Böschungen mit in bezug auf die Substratoberfläche nahezu konstantem Neigungswinkel (Rampen) bekommt, wobei der Ätzprozeß mittels Kathodenzerstäubung jedoch gerade nicht so stark ist, das in flachen Gebieten durch Kathodenzerstäubung aufgebrachte isolierende Material vollständig zu entfernen.
Der Erfindung liegt die Erkenntnis zugrunde, daß die isolierende Schicht unter solchen Umständen aufgebracht wird, daß sich in flachen Gebieten sehr wenig isolierendes Material ablagert, d.h. die durch Kathodenzerstäubung aafgebrachte Materialmenge wird fast ganz durch das Ätzen mittels Kathodenzerstäubung entfernt, während an den Rändern des Metallmusters der Ätzeffekt vorherrscht, wodurch sich dort gar kein isolierendes Material ablagert, und sogar ein Ätzen des Randes des Metallmusters erfolgt, wobei das durch den galvanischen Prozeß ursprünglich mehr oder weniger halbkreisförmige Randprofil des MetalL-musters derart geändert wird, daß eine Böschung mit nahezu konstantem Böschungswinkel zur Substratoberfläche entsteht. Sobald eine Böschung oder anders ausgedrückt: Rampe mit dem gewünschten Neigungswinkel entstanden ist, wird das Ätzverfahren mittels Kathodenzerstäubung eingestellt und es wird nur mit dem Beschichten mittels Kathodenzerstäubung weitergegangen, wobei durch den erhaltenen allmähligen Übergang vom Metallmuster zum Substrat eine homogene Bedeckung durch eine Schicht aus isolierendem Material entsteht. Die Dicke dieser Schicht kann bedeutend kleiner sein als die Dicke isolierender Schichten, die auf die bekannte Weise, d.h. unter Beibehaltung des ursprünglichen, einen sprunghaften Übergang bildenden Randprofils, auf einem Metallmuster angebracht werden. Insbesondere an den Stellen, an denen dünne isolierende Schichten erforderlich sind, beispielsweise beim Übertragsschlitz in einem Dünnfilmmagnetkopf, kann das erfindungsgemäße Verfahren mit Vorteil benutzt werden.
PHN 8679 - 6 -
80983 3/0812 onralm NSPECTED
2604602
Auch in anderen Fällen kann die Anwendung des erfindungsgemäßen Verfahrens große Vorteile bieten. Es hat sich nämlich gezeigt, daß sogar Strukturen, in denen das Anbringen einer dicken Isolierschicht auf einem Metallmuster zugelassen werden kann, der runde Verlauf des Randes des Metallmusters einam klaren Nachteil mit sich bringt, wenn durch die Isolierschicht hindurch ein Verbindungsloch zu einem darunter liegenden Metallstreifen gebildet werden muß, wie es bei sogenannten Mehrschichtstrukturen beispielsweise der Fall ist. Wenn auf übliche Weise auf chemischem Wege ein Loch in einer auf einem Metallstreifen angeordneten Isolierschicht geätzt wird, erreicht das Loch den Rand des Metallstreifens und gegebenenfalls sogar dessen Unterseite, bevor alles Isoliermaterial über dem Metallstreifen entfernt ist. Für die Zeit, in der an der Stelle des Lochs der Rest des Isoliermaterials über dem Metallstreifen entfernt wird, erfolgt dabei ein unerwünschter Angriff durch das Ätzmittel längs der Seite des Metallmusters, wodurch ein unerwünschter Schlitz, der nicht nur eine schwache Stelle in der Struktur bedeutet, sondern außerdem die Gefahr birgt, daß bei nachfolgenden Ätzphasen ein Kurzschlußweg gebildet wird, der den Metallstreifen durch die Isolierschicht darunter mit dem(Halbleiter-)Substrat verbindet. Diese "Schlitzkorrosion" ist offensichtlich einer präferentiellen Ätzerseheinung längs des Randes des Metallstreifens zuzuschreiben.
Das beschriebene Problem tritt namentlich in Mehrschichtstrukturen auf, in denen das Verbindungsloch breiter ist als der darunter liegende Metallstreifen.
Die heutigen integrierten Schaltungen haben häufig ein Metallmuster, deren Metallstreifen sehr dicht beieinander liegen. Sie erfordern dabei Verbindungslöcher, die mindestens genauso breit und vorzugsweise breiter sind, als die Metallstreifen, über denen sie angebracht worden sind. In früheren, weniger
PHN 8679 - 7 -
809833/0812
2604602
dichten Randstrukturen war es üblich, den Metallstreifen =_ unter dem Verbindungsloch zu verbreitern. In einem derartigen Fall würde, da der Rand des darunterliegenden Metallstreifens nicht vom Ätzmittel angegriffen werden kann, die Gefahr des Auftretens von Schlitzkorrosion nicht sehr groß sein. Jedoch ist in den heutigen integrierten Schaltungen mit sehr dicht gepackten Metallstreifen das Anbringen derartiger Verbreiterungen unter den Verbindungslöchern nicht praktisch, da sie die Dichte der Packung beschränken. In den heutigen Metallmustern sind die Metallstreifen daher vorzugsweise nicht breiter als die Löcher, und ist es sogar erwünscht, die Löcher breiter als die darunter liegenden Metallstreifen zu machen, um sogar bei möglichen Ausrichtfehlern beim Anbringen des Lochs dafür zu sorgen, daß das Verbindungsloch mit dem Metallstreifen Kontakt herstellt.
Im Rahmen der Erfindung ist es nunmehr möglich, diese Art von Löchern ohne Probleme dadurch anzubringen, daß beim Aufbringen der Isolierschicht mittels Kathodenzerstäubung dafür gesorgt wird, daß die Metallstreifen eine sogenannte Rampe oder Böschung bekommen.
-Die Erfindung bezieht sich daher ebenfalls auf ein Verfahren zur Bildung von Löchern in einer elektrischen Isolierschicht, die einen Teil einer integrierten Schaltung bildet, wobei auf einem Subtrat für eine integrierte Schaltung mit Hilfe einer galvanischen Technik ein über die Substratoberfläche herausragendes Metallmuster gebildet wird, wobei auf dem Substrat eine elektrische Isolierschicht mit Hilfe eines Beschichtungsverfahrens mittels Kathodenzerstäubung gebildet wird, und wobei über den gewünschten Stellen des Metallmusters mittels chemischen Ätzens Löcher in der Isolierschicht gebildet werden, dadurch gekennzeichnet, daß beim Beginn der Beschichtungsphase gleichzeitig ein Ätzprozeß mittels Kathodenzerstäubung durchgeführt wird, welcher-dazu ausreicht, sowohl an den Rändern
PHN 8679 - 8 _
809833/0812
des Metallmusters durch Kathodenzerstäubung aufgebrachtes isolierendes Material als auch darunter galvanisch angebrachtes Metall zu entfernen, wodurch das Metallmuster Böschungen in bezug auf die Substratoberfläche nahezu konstantem Neigungswinkel (Rampen) bekommt, wobei "aber die Ätzphase gerade nicht dazu ausreicht, das in flachen Gebieten durch Kathodenzerstäubung aufgebrachte Isoliermaterial vollständig zu entfernen.
Die an den Metallstreifen angeordneten Rampen bieten hier den Vorteil, daß beim Ätzen der Löcher das Isoliermaterial gleichmäßig abgeätzt wird, so daß keine Schlitzkorrosion auftritt.
Das Verfahren erlaubt insbesondere das Ätzen von Verbindungslöchern, die zumindest genauso breit wie der darunter liegende Teil des Metallmusters sind und, wenn die Teile des Metallmusters so dicht beieinander liegen, daß kein Raum zum Anbringen von zwei Löchern nebeneinander vorhanden ist, ermöglicht das Verfahren sogar, problemlos ein einziges Verbindungsloch über mindestens zwei nebeneinander liegenden Teilen des Metallmusters zu bilden.
Um den zur Verwirklichung der Rampen erforderlichen Ätzvorgang mittels Kathodenzerstäubung durchführen zu können, muß der Beschichtungsvorgang mittels Kathodenzerstäubung,mit dem das Isoliermaterial auf dem Substrat aufgebracht wird, mit einer gewissen Vorspannung durchgeführt werden. Obgleich der Vorspannungsprozentsatz nicht sehr kritisch ist, ist er vorzugsweise ungefähr 40 %. Bei Vorspannungsprozentsätzen über 40 % wird schließlich das Metallmuster vollständig abgeätzt, während bei Vorspannungsprozentsätzen unter 40 % je nach Vorspannungsprozentsatz ein immer größer werdender Teil des Randprofils mit isolierendem Material bedeckt wird und somit nicht abgeätzt wird. Wenn bei der Verwendung eines Vorspannungsprozentsatzes von ungefähr 40 % die gewünschte Rampe oder Böschungsfläche an den Rändern
PHN 8679 . - 9 -
809833/0812
des Metallmusters gebildet ist, wird die Vorspannung ver- =_ ringert, um das Isoliermaterial mit der gewünschten Dicke durch Kathodenzerstäubung aufzubringen. Gegebenenfalls kann dabei mit einem derartig niedrigen Vorspannungsprozentsatz (beispielsweise 10 bis 20 %) beschichtet werden, daß eine Isolierschicht mit genau nachprüfbaren isolierenden Ätzeigenschaften erhalten wird.
Die Erfindung betrifft weiter ein Substrat für eine integrierte Schaltung, auf dem ein über die Oberfläche des Substrats herausragendes Metallmuster angeordnet ist, auf dem eine elektrische Isolierschicht angebracht ist, dadurch gekennzeichnet, daß das Metallmuster Rampen oder Böschungsflächen mit in bezug auf die Substratoberfläche nahezu konstantem Neigungswinkel aufweist, wobei der Neigungswinkel vorzugsweise 30 bis 50 % beträgt. Bei Neigungswinkeln unter etwa 30° verschwindet zuviel Material vom Metallstreifen. Bei Neigungswinkeln über etwa 50° ist der Übergang vom Substrat zum Metallmuster nicht mehr gleichmäßig genug ("die Rampe oder die Böschung wird zu steil"), wodurch gleichartige Probleme beim einheitlichen Bedecken auftreten werden, wie bei der Durchführung des bekannten Verfahrens.
Die Erfindung wird nachstehend anhand der Zeichnung beispielsweise näher erläutert. Es zeigen
Fig. 1 teilweise im Schnitt eine Ansicht eines-Teils einer integrierten Schaltung,
Fig. 2 bis 7 schematisch Querschnitte durch eine integrierte Schaltung in den verschiedenen Phasen der Herstellung zur Veranschaulichung des erfindungsgemäßen Verfahrens,
Fig. 8 einen Querschnitt durch einen Dünnfilmmagnetkopf,
Fig. 9 schematisch in Draufsicht eine Windungskonfiguration in einem Dünnfilmmagnetkopf, wie sie mit Hilfe des erfindungsgemäßen Verfahrens durchgeführt werden kann.
Die Struktur nach Fig. 1 ist ein Teil einer integrierten PHN 8679 . - 10.
8 09833/0812
2304602
Schaltung, ein sogenannter "chip" und zeigt den Einfluß, den ein Metallstreifen eines Metallmusters auf eine auf dem Metallmuster angebrachte Isolierschicht ausübt. Wie noch näher erläutert wird, ist die Struktur ohne Verwendung des erfindungsgemäßen Verfahrens mit Hilfe herkömmlicher Techniken zur Herstellung integrierter Schaltungen gebildet. Auf dem Substrat, in diesem Falle eine Siliciumscheibe 1, ist mittels thermischer Oxidation der Oberfläche des Substrats eine Oxidschicht 2 gebildet. Die Schicht 2 arbeitet sowohl als schützende oder passivierende Schicht für das Siliciumsubstrat, als Isolierschicht, die das Substrat von einem Metallmuster isoliert, von dem der Streifen 3 ein Teil ist. Das Metallmuster ist auf galvanischem Wege auf einer Galvanisierhilf sschicht ("plating base") 4 angebracht und mit einer Schicht 5 aus isolierendem Material, z.B. Quarz, bedeckt. Da es notwendig ist, das Metallmuster an bestimmten Stellen von oben her zugänglich zu machen, um es mit einem weiteren Teil der integrierten Schaltung verbinden zu können, beispielsweise mit einem auf einem zweiten Niveau auf der Schicht 5 anzubringenden Metallmuster, müssen Verbindungslöcher durch die Schicht 5 hindurch angebracht werden. Ein derartiges Verbindungsloch 6 ist mit gestrichelten Linien in der Figur angegeben.
Wenn die Schicht 5 mit Hilfe herkömmlicher Niederschlagtechniken angebracht ist, verursacht das Ätzen des Lochs 6 mit Hilfe eines Ätzmittels Schlitzkorrosion, insbesondere wenn das Loch genauso breit ist oder breiter als der Metallstreifen Das erfindungsgemäße Verfahren, das Schlitzkorrosion vermeidet, wird anhand der Figuren 2 bis 7 erläutert, die Schnitte durch die Struktur nach Fig. 1 in den verschiedenen Herstellungsphasen darstellen. Auf einem oxidierten Siliciumsubstrat 1 (Fig. 2) wird eine dünne "plating base" durch Kathodenzerstäubung aufgebracht oder aufgedampft. Das Material der Galvanisierhilfsschicht ist beispielsweise MoAu, wobei das Mo für
PHN 8679 -11-
8 09833/0812
eine gute Haftschicht und das Au für eine gute Leitschicht sorgt, die als Elektrode arbeiten kann. Die Gesamtdicke der Galvanisierhilfsschicht beträgt etwa 0,2 /um. Die Galvanisierhilfsschicht wird anschließend mit Hilfe von Photoätzverfahren in Form des gewünschten Metallmusters geätzt, das mit der Bezugsziffer 4 bezeichnet ist. Das Metallmuster kann beispielsweise die Form eines flachen spiralförmigen Leiters haben, der als Spule in einem Dünnfilmmagnetkopf dienen muß, oder die Form eines Teiles einer Magnetschaltung eines Dünnfilmmagnetkopfes. (Die erforderliche Form kann auch über sogenannte "lift-off-Techniken und Ätzverfahren mittels Kathodenzerstäubung unter Beibehaltung der Definition verwirklicht werden.) Die Galvanisierhilfsschicht ist so dünn, daß der Effekt des Unterätzens nahezu vernachlässigbar klein ist. Auf der Abbildung des Metallmusters 4 wird elektrolytisch eine Metallschicht 3 bis zu einer Dicke von 2,5 /um aus einem Glanz-Cu-Bad (Fig. 3) angebracht. Da das laterale Wachstum des Cu auf der Substratoberfläche genauso schnell wie das Wachstum in Richtung senkrecht zur Oberfläche vor sich geht, bekommt die Schicht 3 rund laufende Ränder 7 und 8. Auf dieser Schicht 3 muß eine isolierende (Quarz-) Schicht durch Kathodenzerstäubung angebracht werden. Wenn jedoch Quarz auf die übliche Weise auf einer Metallschicht mit runden Rändern mittels Kathodenzerstäubung angebracht wird, treten Einschnürungen auf, die unterbrochene Metallschichten und Kurzschlüsse verursachen, wenn die Quarzschicht nicht sehr dick_ gemacht wird. Jedoch sogar eine auf einem Metallmuster angebrachte dicke Quarzschicht gibt noch das Problem der Schlitzkorrision beim Ätzen der Löcher. Erfindungsgemäß wird nunmehr der Quarz durch Kathodenzerstäubung derart aufgebracht, daß sich in der ersten Phase des Aufbringens auf flachen Gebieten fast kein Quarz ablagert und daß auf den Rändern der Schicht 3 Kupfer durch Kathodenzerstäubung abgeätzt wird, wodurch eine Rampe oder Böschung entsteht (Fig. 4).
PHN 8679 ' - 12-
809833/0812
Bei einem Beschichtungsvorgang mit SiO2 von 60 Minuten Dauer in einer Kathodenzerstäubungsanlage,bei dem die Schicht 3 unter einer (negativen) Spannung stand, die 40 % der Spannung an der Kathode war (= 40 % Vorspannung), wird ein Neigungswinkel von ungefähr 40° erhalten. Die Leistungsaufnahme beträgt 0,5 kW, der Argondruck im Zerstäubungsraum 20 mTorr. Anschließend wird eine Quarzschicht 5 der gewünschten Dicke (2 /um) (Fig. 5) durch Kathodenzerstäubung aufgebracht. Hierbei wird eine negative Vorspannung von 10 % angwandt, aber diese zweite Phase kann auch ohne Vorspannung durchgeführt werden. Unter Verwendung einer Maske 9 (Fig. 6) wird schließlich ein Loch 6, das die Schicht 3 aufdeckt, in die Schicht 5 eingeätzt. Durch die Rampen der Schicht 3 tritt dabei keine Schlitzkorrosion auf (Fig. 7).
Es sei noch bemerkt, daß sich das erfindungsgemäße Verfahren sowohl zum Herstellen von Strukturen, in denen ein Verbindungsloch durch eine isolierende Schicht hindurch (wie in Fig. 2 bis 7 dargestellt) angebracht werden muß, als auch zum Herstellen von Strukturen eignet, in denen ein Loch angebracht werden muß, um die Dicke der Isolierschicht stellenweise herabzusetzen. Letzteres ist beispielsweise der Fall bei Dünnfilmmagnetköpfen, wenn die Länge des Nutzspaltes eingestellt werden muß. Um dies zu veranschaulichen, zeigt Fig. 8 schematisch einen Querschnitt durch einen Dünnfilmmagnetkopf mit einem Substrat 11, einer ersten Nickeleisenschicht 12, Quarzschichten 13, 15» 18, einem Magnetowiderstandselement 14, einer flachen Spirale mit sechs Windungen 16, einem Leiter 17, Verbindungslöchern 19 und 20, einem Loch 21 zum Einstellen der Spaltlänge, einer zweiten Nickeleisenschicht 22 und der Vorderseite des Kopfes nach dem Polieren dd1.
Fig. 9 zeigt ein Verbindungsloch 23 (gestrichelt dargestellt), mit dem in einer dicht gepackten Struktur eine Anzahl von
PHN 8679 - 13 -
8U9833/0812
Teilen 24, 25, 26, 27 eines einzigen Metallmusters gleichzeitig für Durchverbindung aufgedeckt ist. Die Teile mit den Bezugsziffern 28 und 29 stellen beispielsweise Teile magnetischer Schaltungen von Dünnfilmmagnetköpfen dar, um die elektrische Windungen angeordnet sind.
PHN 8679
8U9833/0812
Leerse ite

Claims (7)

  1. 2304602
    N.V. Philips'Gloeilampenfabrieken, fiindhoven/Holland
    PATENTANSPRÜCHE;
    Verfahren zur Bildung einer elektrisch isolierenden Schicht auf einem Substrat für eine integrierte Schaltung mit einem über die Substratoberfläche herausragenden Metallmuster, wobei auf dem Substrat mit Hilfe einer galvanischen Technik ein Metallmuster angebracht wird und wobei auf dem Substrat eine elektrisch isolierende Schicht mit Hilfe von Kathodenzerstäubung angebracht wird, dadurch gekennzeichnet, daß beim Beginn des Beschichtungsprozesses mittels Kathodenzerstäubung gleichzeitig ein Ätzprozeß mittels Kathodenzerstäubung durchgeführt wird, der dazu ausreicht, sowohl an den Rändern eines Metallmusters mit mehr oder weniger halbkreisförmigem Querschnitt durch Kathodenzerstäubung angebrachtes isolierendes Material als auch darunter galvanisch angebrachtes metallisches Material zu entfernen, wodurch das Metallmuster Ränder mit Böschungen mit in bezug auf die Substratoberfläche nahezu konstantem Neigungswinkel (Rampen) bekommt, wobei der Ätzprozeß mittels Kathodenzerstäubung jedoch gerade nicht so stark ist, das in flachen Gebieten durch Kathodenzerstäubung aufgebrachte isolierende Material vollständig zu entfernen.
  2. 2. Verfahren zur Bildung von Löchern in einer elektrischen Isolierschicht, die einen Teil einer integrierten Schaltung bildet, wobei auf einem Substrat für eine integrierte Schaltung mit Hilfe eines galvanischen Verfahrens ein über die Substratoberfläche herausragendes Metallmuster gebildet wird, wobei auf dem Substrat eine elektrische Isolierschicht mit Hilfe eines Beschichtungsverfahrens mittels Kathodenzerstäubung gebildet wird, und wobei über den gewünschten Stellen des Metallmusters mittels chemischen Ätzens Löcher in der Isolierschicht gebildet werden, dadurch gekennzeichnet, daß beim Beginn der Beschichtungsphase gleichzeitig ein Ätzprozeß mittels Kathodenzerstäubung durchgeführt wird, welcher dazu ausreicht, sowohl an den Rändern des Metallmusters durch Kathodenzerstäubung aufgebrachtes isolierendes Material
    PHN 8679
    Ne/eg/br - 2 -
    8Ü9833/0812
    als auch darunter galvanisch angebrachtes Metall zu entfernen, wodurch das Metallmuster Böschungen mit in bezug auf die Substratoberfläche nahezu konstantem Neigungswinkel (Rampen) bekommt, wobei die Ätzphase gerade nicht dazu ausreicht, das in flachen Gebieten durch Kathodenzerstäubung aufgebrachte Isoliermaterial vollständig zu entfernen.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Verbindungslöcher mindestens genauso breit geätzt werden, wie der darunter liegende Teil des Metallmusters.
  4. 4. Verfahren nach Anspruch 2 oder 3> dadurch gekennzeichnet, daß ein Verbindungsloch über wenigstens zwei nebeneinander liegenden Teilen des Metallmusters gebildet wird.
  5. 5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Beschichtungsverfahren mittels Kathodenzerstäubung zu Beginn mit einer Vorspannung von ungefähr 40 % zur Verwirklichung der Ätzphase mittels Kathodenzerstäubung durchgeführt wird.
  6. 6. Substrat für eine integrierte Schaltung, auf dem ein über die Oberfläche des Substrats herausragendes Metallmuster und darauf eine elektrische Isolierschicht angebracht ist, dadurch gekennzeichnet, daß das Metallmuster Rampen oder Böschungen mit in bezug auf die Substratoberfläche nahezu konstantem Neigungswinkel aufweist.
  7. 7. Substrat nach Anspruch 6, dadurch gekennzeichnet, daß die Rampen einen Neigungswinkel von 30 bis 50° aufweisen.
    PHN 8679 - 3 -
    809833/0812
DE2804602A 1977-02-15 1978-02-03 Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung Expired DE2804602C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7701559A NL7701559A (nl) 1977-02-15 1977-02-15 Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon.

Publications (2)

Publication Number Publication Date
DE2804602A1 true DE2804602A1 (de) 1978-08-17
DE2804602C2 DE2804602C2 (de) 1985-01-17

Family

ID=19827979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2804602A Expired DE2804602C2 (de) 1977-02-15 1978-02-03 Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung

Country Status (8)

Country Link
US (1) US4176016A (de)
JP (1) JPS53100785A (de)
CA (1) CA1102922A (de)
DE (1) DE2804602C2 (de)
FR (1) FR2380636B1 (de)
GB (1) GB1553181A (de)
HK (1) HK8880A (de)
NL (1) NL7701559A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032708A1 (de) * 1980-08-30 1982-04-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur herstellung eines duennschicht-magnetfeld-sensors
JPS5759355A (en) * 1980-09-26 1982-04-09 Fujitsu Ltd Manufacture of semiconductor device
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
FR2619457B1 (fr) * 1987-08-14 1989-11-17 Commissariat Energie Atomique Procede d'obtention d'un motif notamment en materiau ferromagnetique ayant des flancs de pente differente et tete magnetique comportant un tel motif
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
DE4400032C1 (de) * 1994-01-03 1995-08-31 Gold Star Electronics Halbleitereinrichtung und Verfahren zu deren Herstellung
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046833A1 (de) * 1970-01-06 1971-07-22 Ibm Verfahren zur Herstellung isolierter Halbleiterzonen
US3755123A (en) * 1971-03-30 1973-08-28 Method for sputtering a film on an irregular surface
DE2439300A1 (de) * 1973-08-20 1975-03-06 Rca Corp Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758160A (fr) * 1969-10-31 1971-04-01 Fairchild Camera Instr Co Structure metallique a couches multiples et procede de fabrication d'une telle structure
DE2123630A1 (en) * 1970-05-12 1971-12-02 Texas Instruments Inc Semiconductor with multilayer interconnections - using - successive masking and photo etching
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices
FR2119930B1 (de) * 1970-12-31 1974-08-19 Ibm
JPS5217995B2 (de) * 1972-02-18 1977-05-19
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
US4022930A (en) * 1975-05-30 1977-05-10 Bell Telephone Laboratories, Incorporated Multilevel metallization for integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046833A1 (de) * 1970-01-06 1971-07-22 Ibm Verfahren zur Herstellung isolierter Halbleiterzonen
US3755123A (en) * 1971-03-30 1973-08-28 Method for sputtering a film on an irregular surface
DE2439300A1 (de) * 1973-08-20 1975-03-06 Rca Corp Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"IBM Technical Disclosure Bulletin", November 1976, S. 2047 und 2048 *

Also Published As

Publication number Publication date
GB1553181A (en) 1979-09-19
JPS638613B2 (de) 1988-02-23
NL7701559A (nl) 1978-08-17
DE2804602C2 (de) 1985-01-17
US4176016A (en) 1979-11-27
FR2380636A1 (fr) 1978-09-08
FR2380636B1 (fr) 1985-06-14
CA1102922A (en) 1981-06-09
JPS53100785A (en) 1978-09-02
HK8880A (en) 1980-03-14

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE69835260T2 (de) Herstellungsverfahren für eine mit eingebetteten passiven Dünnschichtbauteilen versehene mehrschichtige Leiterplatine
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4002352A1 (de) Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE1943519A1 (de) Halbleiterbauelement
DE2804602A1 (de) Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
EP0249834A2 (de) Herstellung von Feinstrukturen für die Halbleiterkontaktierung
DE2331534A1 (de) Verfahren zum anbringen eines elektrischen leiters
DE102018207127A1 (de) Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee