DE2804602C2 - Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung - Google Patents

Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung

Info

Publication number
DE2804602C2
DE2804602C2 DE2804602A DE2804602A DE2804602C2 DE 2804602 C2 DE2804602 C2 DE 2804602C2 DE 2804602 A DE2804602 A DE 2804602A DE 2804602 A DE2804602 A DE 2804602A DE 2804602 C2 DE2804602 C2 DE 2804602C2
Authority
DE
Germany
Prior art keywords
substrate
insulating layer
layer
metal
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2804602A
Other languages
English (en)
Other versions
DE2804602A1 (de
Inventor
Gerrit Jan Koel
Lambertus Eindhoven Postma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2804602A1 publication Critical patent/DE2804602A1/de
Application granted granted Critical
Publication of DE2804602C2 publication Critical patent/DE2804602C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/262—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by physical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Magnetic Heads (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung mit einem über die Substratoberfläche herausragenden Metallschichtmuster, bei dem auf das Substrat zunächst das Metallschichtmuster galvanisch aufgebracht und dann auf das Substrat mit dem Metallschichtmuster durch Kathodenzerstäubung eine elektrisch isolierende Schicht aufgebracht wird, wobei an das Substrat mit dem Metallschichtmuster während der Kathodenzerstäubung eine negative Vorspannung angelegt wird.
Aus der US-PS 37 55 123 ist es bekannt, auf einem Substrat mit einem mittels Aufdampfen oder Zerstäuben und anschließendem Ätzen gebildeten Metallschichtmuster eine elektrisch isolierende Schicht durch Kathodenzerstäubung aufzubringen. Dabei wird an das Substrat während des Kathodenzerstäubungsprozesses eine negative Vorspannung von mindestens 60 V angelegt, um eine dielektrische Schicht abzulagern, die einen ausreichenden Kantenschutz gewährt.
Aus der DE-OS 24 39 300 ist es bekannt, öffnungen mit abgeschrägten Rändern in einer dielektrischen Schicht auszuätzen, wobei ein Mehrkomponcnten-Älzmittel eingesetzt wird, das sowohl den Photolack als auch die dielektrische Schicht abhebt.
Aus der DE-OS 20 46 833 ist es bekannt, eine Metallmaske mit abgeschrägten Rändern an den Maskenöffnungen, die mit der Substratoberflächc einen Winkel von nicht mehr als 45° bilden, dadurch herzustellen, daß eine Metallschicht angebracht und anschließend geätzt wird, wobei die Ätzrate zur Oberfläche des Substrats hin abnimmt.
Aus »IBM Technical Disclosure Bulletin«, November 1976, Seiten 2047 und 2048 ist es bekannt, ein Poiysi-Iicium- oder Metallschichtmuster mit. abgeschrägten Rändern herzustellen durch Verwendung einer Photolackmaske mit abgerundeten Rändern und anschließendes reaktives lonenätzen.
ίο Bei der Herstellung integrierter Schaltungen, wie Halbleiteranordnungen, Magnetblasendomänenanordnungen und Dünnfilmmagnetköpfe, bei denen eine isolierende Schicht durch Kathodenzerstäubung auf einem auf galvanischem Wege auf einem Substrat erzeugten Metallmuster angebracht wird, folgt die isolierende Schicht den Konturen des Metallmusters, d. h. die isolierende Schicht besitzt an der Stelle des Metallmusters Erhöhungen.
Es ist jedoch schwer, die Konturen der isolierenden Schicht dem Relief der unter ihr liegenden Oberfläche derart folgen zu lassen, daß die Dicke der isolierenden Schicht an allen Stellen gleich ist Namentlich bezieht sich dies auf die vertikalen Ränder der Metallmuster, an denen die Bedeckung durch die isolierende Schicht meist bedeutend dünner als die in flachen Gebieten ist. Um den Rändern dennoch eine ausreichende Bedekkung zu geben, ist es -jblich, der isolierenden Schicht in den flachen Gebieten eine viel größere Dicke zu geben als eigentlich erforderlich ist; abhängig von der Höhe des Metallmustcrs ist es beispielsweise üblich, die isolierende Schicht in den flachen Gebieten anderthalb mal dicker als das Mctallmustcr selbst zu machen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs erwähnten Art zu schaffen, das eine homogene Bedeckung durch eine isolierende Schicht bei möglichst geringer Dicke ermöglicht.
Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß die negative Vorspannung zunächst so hoch eingestellt wird, daß auf dec- Substrat und den dazu parallelen Bereichen des Metallschichtmusters im wesentlichen kein Material der elektrisch isolierenden Schicht mittels Kathodenzerstäubung abgeschieden wird, die abgerundeten Ränder des Metallschichtmusters aber so geätzt werden, daß sie gegen das Substrat mit konstantem Neigungswinkel abgeschrägt werden, und daß die negative Vorspannung dann /.um Abscheiden der elektrisch isolierenden Schicht zumindest reduziert wird.
Der Erfindung liegt die Erkenntnis zugrunde, daß die
so isolierende Schicht unter solchen Umständen aufgebracht wird, daß sich in flachen Gebieten sehr wenig isolierendes Material ablagert, d. h. die durch Kathodenzerstäubung aufgebrachte Materialmenge wird fast ganz durch das Ätzen mittels Kathodenzerstäubung entfernt, während an den Rändern des Metallmusters der Ätzeffekt vorherrscht, wodurch sich dort gar kein isolierendes Material ablagert, und sogar ein Ätzen des Randes des Metallmusters erfolgt, wobei das durch den galvanischen Prozeß ursprünglich mehr oder weniger halbkreisförmige Randprofil des Mctallmuslers derart geändert wird, daß gegen das Substrat abgeschrägte Ränder entstehen.
Sobald eine Abschriiguiig mil dem gewünschten Neigungswinkel entstanden ist, wird das Ätzverfahren mittcls Kathodenzerstäubung eingestellt und es wird nur mit dem Beschichten mittels Kathodenzerstäubung fortgefahren, wobei durch den erhaltenen allmähligen Übergang vmn Mcliillimisicr zum Substrat cine homo-
gene Bedeckung durch eine Schicht aus isolierendem Material entsteht Die Dicke dieser Schicht kann bedeutend kleiner sein als die Dicke isolierender Schichten, die auf die bekannte Weise, d. h. unter Beibehaltung des ursprünglichen, einen sprunghaften Übergang bildenden Randprofils, auf einem Metallmuster angebracht werden. Insbesondere an den Stellen, an denen dünne isolierende Schichten erforderlich sind, beispielsweise beim Übertragsschlitz in einem Dünnfilmmagnetkopf, kann das erfindungsgemäße Verfahren mit Verteil benutzt werden.
Auch bei der Bedeckung anderer Metallstrukturen mit einer isolierenden Schicht kann die Anwendung des erfindungsgemäßen Verfahrens große Vorteile bieten. Es hat sich nämlich gezeigt, daß sogar bei Strukturen, bei denen das Anbringen einer dicken Isolierschicht zugelassen werden kann, der runde Verlauf des Randes des Metalknusters einen klaren Nachteil mit sich bringt, wenn in einer späteren Phase durch die Isolierschicht hindurch ein Verbindungsloch zu einem darunter liegenden Metallstreifen gebildet werden muß, wie es bei sogenannten Mehrschichtenstrukturen beispielsweise der Fall ist Wenn auf übliche Weise auf chemischem Wege ein Loch in einer auf einem Metallstreifen angeordneten Isolierschicht geätzt wird, erreicht das Loch den Rand des Metallstreifens und gegebenenfalls sogar dessen Unterseite, bevor alles Isoliermaterial über dem Metallstreifen entfernt ist. Für die Zeit, in der an der Stelle des Lochs der Rest des Isoliermaterials über dem Metallstreifen entfernt wird, erfolgt dabei ein unerwünschter Angriff durch das Ätzmittel längs der Seite des Metallmusters, wodurch ein unerwünschter Schlitz entsteht der nicht nur eine schwache Stelle in der Struktur bedeutet, sondern außerdem die Gefahr birgt, daß bei nachfolgenden Ätzphasen ein Kurzschlußweg gebildet wird, der den Metallstreifen durch die Isolierschicht darunter mit dem (Halbleitersubstrat verbindet. Die »Schlitzkorrosion« ist offensichtlich einer präferentiellen Ätzung längs des Randes des Metallstreifens zuzuschreiben.
Das beschriebene Problem tritt namentlich in Mehrschichtstrukturen auf, in denen das Verbindungsloch breiter ist als der darunter liegende Metallstreifen.
Die heutigen integrierten Schaltungen haben häufig ein Metallmuster, deren Metallstreifen sehr dicht beieinander liegen. Sie erfordern dabei Vcrbindungslöcher, die mindestens genauso breit und vorzugsweise bretter sind als die Metallstreifen, über denen sie angebracht worden sind. In früheren, weniger dichten Randstrukturen war es üblich, den Metallstreifen unter dem Verbindungsloct; zu verbreitern. In einem derartigen Fall würde, da der Rand des darunterliegenden Metallstreifens nicht vorn Ätzmittel angegriffen werden kann, die Gefahr des Auftretens von Schlitzkorrosion nicht sehr groß sein. Jedoch ist in den heutigen integrierten Schaltungen mit sehr dicht gepackten Metallstreifen das Anbringen derartiger Verbreiterungen unter den Verbindungslöchern nicht praktisch, da sie die Dichte der Pakkung beschränken. In den heutigen Metallmustern sind die Metallstreifen daher vorzugsweise nicht breiter als die Löcher, und ist es sogar erwünscht, die Löcher breiter als die darunter liegenden Metallstreifen zu machen, um sogar bei möglichen Ausrichtfehlern beim Anbringen des Lochs dafür zu sorgen, daß das Verbindungsloch mit dem Metallreifen Kontakt herstellt.
Die Erfindung macht es nunmehr möglich, diese Art von Löchern in einer spj.:-eren Phase ohne Probleme anzubringen, weil beim Aufbringen der Isolierschicht nach dem beanspruchten Verfahren dafür gesorgt wird, daß die Metallstreifen gegen das Substrat abgeschrägte Ränder bekommen.
Die an den Rändern angebrachten Abschrägungen bieten hier den Vorteil, daß beim Ätzen der Löcher das Isoliermaterial gleichmäßig abgeätzt wird, so daß keine Schlitzkorrosion auftritt.
Um den zur Verwirklichung der Abschrägungen erforderlichen Ätzvorgang mittels Kathodenzerstäubung
ίο durchführen zu können, muß der Beschichtungsvorgang mittels Kathodenzerstäubung, mit dem das Isoliermaterial auf das Substrat aufgebracht wird, mit einer gewissen Vorspannung durchgeführt werden. Obgleich der Vorspannungsprozentsatz nicht sehr kritisch ist, ist er vorzugsweise ungefähr 40%. Bei Vorspannungsprozentsätzen über 40% wird schließlich das Metallmuster vollständig abgeätzt, während bei Vorspannungsprozentsätzen unter 40% je nach Vorspannungsprozentsatz ein immer größer werdender Teil des Randprofils mit isolierendem Material bedeckt wird und somit nicht abgeätzt wird. Wenn bei der Verweisung eines Vorspannungsprozentsatzes von ungefähr 40% eine Abschrägung mit einem gewünschten Neigungswinkel gegen das Substrat gebildet ist wird die Vorspannung ver- ringert, um anschließend das Isoliermaterial mit der gewünschte*. Dicke durch Kathodenzerstäubung aufzubringen. Gegebenenfalls kann dabei mit einem derartig niedrigen Vorspannungsprozentsatz (beispielsweise 10 bis 20%) beschichtet werden, daß eine Isolierschicht mit genau nachprüfbaren isolierenden Ätzeigenschaften erhalten wird.
Nach einer vorteilhaften Ausbildung des Verfahrens wird die negative Vorspannung so eingeteilt, daß die Ränder des Metallschichtmusters einen Neigungswinkel aus dem Bereich von 30 bis 50° gegen das Substrat aufweisen. Bei Neigungswinkeln unter etwa 30° verschwindet zuviel Material vom Metallstreifen. Bei Neigungswinkeln über etwa 50° ist der Übergang vom Substrat zum Metallmuster nicht mehr gleichmäßig genug (»die Neigung wird zu steil«), wodurch gleichartige Problem? beim einheitlichen Bedecken auftreten, wie bei der Durchführung des bekannten Verfahrens.
Die Erfindung wird nachstehend anhand der Zeichnung beispielsweise näher erläutert. Es zeigt
F i g. 1 teilweise im Schnitt eine Ansicht eines Teils einer integrierten Schaltung,
F i g. 2 bis 7 schema tisch Querschnitte durch eine integrierte Schaltung in den verschiedenen Phasen der Herstellung zur Veranschaulichung des erfindungsgemäßen
so Verfahrens.
Die Struktur nach F i g. 1 ist ein Teil einer integrierten Schaltung, ein sogenannter »chip«, und zeigt den Einfluß, den ein Metallstreifen eines Metallmusters auf eine aul dein Metallmuster angebrachte Isolierschicht aus übt. Wie noch näher erläutert wird, ist die Struktur ohne Verwendung des erfindungsgemäßen Verfah.-ens mit Hilfe herkömmlicher Techniken zur Herstellung integrierter Schaltungen gebildet. Auf dem Substrat, in diesem Falle eine Silichmscheibe 1, ist mittels thermischer
ω Oxidation der Oberfläche des Substrats 1 eine Oxidschicht 2 gebildet. Die Schicht 2 fungiert sowohl als schützende oder passivierende Schicht für das Siiiciumsubstrat als auch als Isolierschicht, die das Substrat von einem Metallmuster isoliert, von dem der Streifen 3 ein
b5 Teil ist. Das Metallmijster ist auf galvanischem Wege auf einer Galvanisierhilfsschicht 4 angebracht und mit einer Schicht 5 aus isolierendem Material, z. B. Quarz, bedeckt. Da es notwendig ist, das Metallmuster an be-
stimmten Stellen von oben her zugänglich zu machen, um es mit einem weiteren Teil der integrierten Schaltung verbinden zu können, beispielsweise mit einem auf einem zweiten Niveau auf der Schicht 5 anzubringenden Metallmuster, müssen Verbindungslöcher durch die Schicht S hindurch angebracht werden. Ein derartiges Verbindungsloch 6 ist mit gestrichelten Linien in der Figur angegeben.
Wenn die Schicht 5 mit Hilfe herkömmlicher Niederichlagtechniken angebracht ist, verursacht das Ätzen des Lochs 6 mit Hilfe eines Ätzmittels Schlitzkorrosion, insbesondere wenn das Loch genauso breit oder breiter ist als der Metallstreifen 3. Das erfindungsgemäße Verfahren, das Schlitzkorrosion vermeidet, wird anhand der Fig.2 bis 7 erläutert, die Schnitte durch die Struktur nach F i g. 1 in den verschiedenen Hcrstellungsphascn darstellen. Auf einem oxidierten Siliciumsubstrat 1 (Fig.2) wird eine dünne Galvanisierhilfsschicht durch Kathodenzerstäubung aufgebracht oder aufgedampft. Das Material der Galvanisierhilfsschicht ist beispielsweise MoAu, wobei das Mo für eine gute Haftschicht und das Au für eine gute Leitschicht sorgt, die als Elektrode fungieren kann. Die Gesamtdicke der Galvanisierhilfsschicht beträgt etwa 0,2 μηχ Die Galvanisierhilfsschicht wird anschließend mit Hilfe von Photoätzver- fahren in Form des gewünschten Metallmustcrs geätzt, das mit der Bezugsziffer 4 bezeichnet ist. Das Metallmuster kann beispielsweise die Form eines flachen spiralförmigen Leiters haben, der als Spule in einem Dünnfilmmagnetkopf dienen soll, oder die Form eines Teiles einer Magnetschaltung eines Dünnfilmmagnetkopfes. (Die erforderliche Form kann auch über sogenannte »lift-off«-Techniken und Ätzverfahren mittels Kathodenzerstäubung unter Beibehaltung der Definition verwirklicht werden). Die Galvanisierhilfsschicht ist so dünn, daß der Effekt des Unterätzens nahezu vernachiässigbar klein ist. Auf der Abbildung des Meiaiimusters 4 wird elektrolytisch eine Metallschicht 3 bis zu einer Dicke von 2,5 μηι aus einem Glanz-Cu-Bad (F i g. 3) angebracht. Da das laterale Wachstum des Cu auf der Substratoberfläche genauso schnell wie das Wachstum in Richtung senkrecht zur Oberfläche vor sich geht, bekommt die Schicht 3 abgerundete Ränder 7 und 8. Auf dieser Schicht 3 muß eine isolierende (Quarz-)Schicht durch Kathodenzerstäubung angebracht werden. Wenn jedoch Quarz auf die übliche Weise auf einer Metallschicht mit runden Rändern mittels Kathodenzerstäubung angebracht wird, treten Einschnürungen auf. die unterbrochene Metallschichten und Kurzschlüsse verursachen, wenn die Quarzschicht nicht sehr dick ge- macht wird. Sogar eine auf einem Metallmuster angebrachte dicke Quarzschicht ergibt noch das Problem der Schlitzkorrosion beim Ätzen der Löcher. Erfindungsgemäß wird nunmehr der Quarz durch Kathodenzerstäubung derart aufgebracht, daß sich in der ersten Phase des Aufbringens auf flachen Gebieten fast kein Quarz ablagert und daß auf den Rändern der Schicht 3 Kupfer durch Kathodenzerstäubung abgeätzt wird, wodurch eine Abschrägung der Ränder erzeugt wird (F i g. A).
Bei einem Beschichtungsvorgang mit S1O2 von 60 Minuten Dauer in einer Kathodenzerstäubungsanlage, bei dem die Schicht 3 unter einer (negativen) Spannung stand, die 40% der Spannung an der Kathode betrug (40%-Vorspannung), wurde ein Neigungswinkel von ungefähr 40° erhalten. Die Leistungsaufnahme betrug 0,5 kW. der Argondruck im Zerstäubungsraum 2,66 Pa. Anschließend wurde eine Quarzschicht 5 der gewünschten Dicke von 2 μπι (Fig.5) durch Kathodenzerstäu bung aufgebracht. Hierbei wurde eine negative Vorspannung von 10% angewandt, aber diese zweite Phase kann auch ohne Vorspannung durchgeführt werden. Unter Verwendung einer Maske 9 (Fig.6) wurde schließlich ein Loch 6, das die Schicht 3 freilegt, in die Schicht S cingcätzt. Durch die abgeschrägten Ränder des Schichtmusters 3 trat dabei keine Schlitzkorrosion auf(Fig.7).
Es sei noch bemerkt, daß sich das erfindungsgemäße Verfahren sowohl zum Herstellen von Strukturen eignet, in denen in einer anschließenden Phase ein Verbindungsloch durch eine isolierende Schicht hindurch (wie in F i g. 2 bis 7 dargestellt) angebracht werden muß, als auch zum Herstellen von Strukturen, in denen in einer anschließenden Phase ein Loch angebracht werden muß, um die Dicke der Isolierschicht stellenweise herabzusetzen. Letzteres ist beispielsweise der Fall bei Dünnfilmmagnctköpfen, wenn die Länge des Nutzspaltes eingesteht werden muß.
Hierzu I Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung mit einem über die Substratoberfläche herausragenden Metallschichtmuster, bei dem auf das Substrat zunächst das Metallschichtmuster galvanisch aufgebracht und dann auf das Substrat mit dem Metallschichtmuster durch Kathodenzerstäubung eine elektrisch isolierende Schicht aufgebracht wird, wobei an das Substrat mit dem Metallschichtmuster während der Kathodenzerstäubung eine negative Vorspannung angelegt wird, dadurch gekennzeichnet, daß die negative Vorspannung zunächst so hoch eingestellt wird, daß auf dem Substrat und den dazu parallelen Bereichen des Metallschichtmusters im wesentlichen kein Material der elektrisch isolierenden Schicht mittels Kathodenzerstäubung abgeschieden wird, die abgerundeten Ränder des Metaiischichtmusters aber so geätzt werden, daß sie gegen das Substrat mit konstantem Neigungswinkel abgeschrägt werden, und daß die negative Vorspannung dann zum Abscheiden der elektrisch isolierenden Schicht zumindest reduziert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kathodenzerstäubung zur Verwirklichung der Ätzphase zunächst mit einer negativen Vorspannung von etwa 40% der Kathodenspannung durchgeführt wird.
3. Verfahr-τ nach Anspruch 1, dadurch gekennzeichnet, daß die negative Vorspannung so eingestellt wird, daß die Ränder des Wietallschichtmusters einen Neigungswinkel aus Jem Bereich von 30 bis 50° gegen das Substrat aufweisci=.
DE2804602A 1977-02-15 1978-02-03 Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung Expired DE2804602C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7701559A NL7701559A (nl) 1977-02-15 1977-02-15 Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon.

Publications (2)

Publication Number Publication Date
DE2804602A1 DE2804602A1 (de) 1978-08-17
DE2804602C2 true DE2804602C2 (de) 1985-01-17

Family

ID=19827979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2804602A Expired DE2804602C2 (de) 1977-02-15 1978-02-03 Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung

Country Status (8)

Country Link
US (1) US4176016A (de)
JP (1) JPS53100785A (de)
CA (1) CA1102922A (de)
DE (1) DE2804602C2 (de)
FR (1) FR2380636B1 (de)
GB (1) GB1553181A (de)
HK (1) HK8880A (de)
NL (1) NL7701559A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032708C2 (de) * 1980-08-30 1987-01-22 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur Herstellung eines Dünnschicht-Magnetfeld-Sensors
JPS5759355A (en) * 1980-09-26 1982-04-09 Fujitsu Ltd Manufacture of semiconductor device
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
FR2619457B1 (fr) * 1987-08-14 1989-11-17 Commissariat Energie Atomique Procede d'obtention d'un motif notamment en materiau ferromagnetique ayant des flancs de pente differente et tete magnetique comportant un tel motif
DE4400032C1 (de) * 1994-01-03 1995-08-31 Gold Star Electronics Halbleitereinrichtung und Verfahren zu deren Herstellung
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758160A (fr) * 1969-10-31 1971-04-01 Fairchild Camera Instr Co Structure metallique a couches multiples et procede de fabrication d'une telle structure
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
DE2123630A1 (en) * 1970-05-12 1971-12-02 Texas Instruments Inc Semiconductor with multilayer interconnections - using - successive masking and photo etching
US3700508A (en) * 1970-06-25 1972-10-24 Gen Instrument Corp Fabrication of integrated microcircuit devices
FR2119930B1 (de) * 1970-12-31 1974-08-19 Ibm
US3755123A (en) * 1971-03-30 1973-08-28 Method for sputtering a film on an irregular surface
JPS5217995B2 (de) * 1972-02-18 1977-05-19
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon
US4022930A (en) * 1975-05-30 1977-05-10 Bell Telephone Laboratories, Incorporated Multilevel metallization for integrated circuits

Also Published As

Publication number Publication date
JPS638613B2 (de) 1988-02-23
HK8880A (en) 1980-03-14
FR2380636B1 (fr) 1985-06-14
GB1553181A (en) 1979-09-19
US4176016A (en) 1979-11-27
DE2804602A1 (de) 1978-08-17
JPS53100785A (en) 1978-09-02
FR2380636A1 (fr) 1978-09-08
NL7701559A (nl) 1978-08-17
CA1102922A (en) 1981-06-09

Similar Documents

Publication Publication Date Title
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE2424338C2 (de) Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE19636735B4 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE2453035B2 (de) Verfahren zum Aufbringen einer metallischen Schicht in Form eines Musters auf einem mit einer ersten dünnen, metallischen Schicht überzogenen inerten Substrat
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE2804602C2 (de) Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung
DE69105753T2 (de) Herstellungsmethode einer dünnschichtmehrlagenstruktur.
DE3638799A1 (de) Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat
DE2931825B2 (de) Magnetblasen-Speichervorrichtung
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
EP0136364B1 (de) Verfahren und Anordnung zum selektiven, selbstjustierten Aufbringen von Metallschichten und Verwendung des Verfahrens

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee