DE2742512C3 - Informationsübertragungs-System - Google Patents

Informationsübertragungs-System

Info

Publication number
DE2742512C3
DE2742512C3 DE2742512A DE2742512A DE2742512C3 DE 2742512 C3 DE2742512 C3 DE 2742512C3 DE 2742512 A DE2742512 A DE 2742512A DE 2742512 A DE2742512 A DE 2742512A DE 2742512 C3 DE2742512 C3 DE 2742512C3
Authority
DE
Germany
Prior art keywords
signal
information
input
transmission
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2742512A
Other languages
English (en)
Other versions
DE2742512A1 (de
DE2742512B2 (de
Inventor
Klaus Dipl.-Phys. 8011 Vaterstetten Bigall
Otto Muehlbauer
Helmut Roesler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2742512A priority Critical patent/DE2742512C3/de
Priority to FR7826277A priority patent/FR2404343A1/fr
Priority to US05/942,386 priority patent/US4182211A/en
Priority to GB7837422A priority patent/GB2005505B/en
Priority to JP11644078A priority patent/JPS5458017A/ja
Publication of DE2742512A1 publication Critical patent/DE2742512A1/de
Publication of DE2742512B2 publication Critical patent/DE2742512B2/de
Application granted granted Critical
Publication of DE2742512C3 publication Critical patent/DE2742512C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/18Selecting circuits
    • G10H1/22Selecting circuits for suppressing tones; Preference networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Transmitters (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Logic Circuits (AREA)

Description

Die vorliegende Erfindung betrifft ein Informationsübertragungs-System mit N Signaleingängen, Λ'Signalausgängen und N Übertragungsstufen, über die N Informationssiguale gleichzeitig parallel oder aus einem Informationssignalbereich von M Informationssignalen mit M < N nur das Informationssignal an der oberen oder unteren Bereichsgrenze übertragbar sind.
Beispielsweise bei elektronischen Musikinstrumenten, wie etwa elektronischen Orgeln, bei denen das Schalten eines Tons durch Tasten in Manualen und Pedalen erfolgt, kann es erwünscht sein, beim gleichzeitigen Drücken mehrerer Tasten nur den höchsten oder den tiefesten Ton erklingen zu lassen. Dies ist insbesondere für die Tonerzeugung im Pedal der Fall, da auch einem geübten Spieler, insbesondere bei Tönen in den äußeren Bereichen des Pedals leicht Fehler unterlaufen können. Es ist daher zweckmäßig r. " Fehler bei einem gleichzeitigen fehlerhaften Treten mehrerer Tasten wenigstens dadurch abzumildern, daß in der Elektronik des Musikinstrumentes eine Möglichkeit vorgesehen wird, nur einen Ton erklingen zu lassen, welcher entweder der höchste oder der tiefste von mehreren gleichzeitig erzeugten Tönen sein kann.
Da für einen geübten Spieler die Möglichkeit eines Sichvergreifens auf Manualen weniger wahrscheinlich ist, sollte andererseits bei der Tonerzeugung aber auch die Möglichkeit gegeben sein, mehrere Töne gleichzeitig erklingen zu lassen.
Für das selektive Ausblenden eines einzigen Tones aus mehreren Tönen sind bei elektronischen Orgeln mehrere Lösungsmöglichkeiten bekannt Eine Möglichkeit besteht beispielsweise darin, mit in Serie geschalteten mechanischen Kontakten zu arbeiten, öffnet einer
ίο dieser Kontakte durch Tastendruck, so erhalten andere — wahlweise höhere oder tiefere — Kontakte Sperrsignale. Für diese wird dann das Tastensignal der zugehörigen Taste ignoriert
Es ist weiterhin auch eine Möglichkeit bekannt geworden, wonach jede Taste wahlweise allen höheren oder tieferen Tönen Sperrsignale zuleitet
Schließlich ist es in bekannter Weise auch möglich, jeder Taste ein Flip-Flop mit weiteren Gattern zuzuordnen, um wahlweise nur den höchsten oder den tiefsten Ton von mehreren Tönen erklingen zu lassen.
Alle diese bekannten Lösungen sind jedoch insbesondere für eine Ausbildung in integrierter Technik sehr aufwendig und auch störanfällig.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, für das in Rede stehende Problem eine wenig aufwendige und störsichere Lösungsmöglichkeit anzugeben.
Diese Aufgabe wird bei einem Informationsübertragungs-System dei eingangs genannten Art erfindungsgemäß durch folgende Merkmale gelöst:
Einen Signalübertragungszweig pro Übertragungsstufe mit einem Signalübertragungsleiter, das mit einem Eingang am Signaleingang liegt, mit einem weiteren Eingang am Ausgang einer Steuerschaltung liegt, die ein das Signalübertragungsgatter selektiv wirksam schaltendes Signal liefert, und dessen Ausgang den Signalausgang bildet,
und eine derartige Ansteuer der Steuerschaltung mit mindestens zwei Steuersignalen,
daß für die gleichzeitige parallele Übertragung von N Informationssignalen der weitere Eingang der Signalübertragungsgatter ein sie wirksam schaltendes Signal erhält,
daß für die Übertragung eines Informationssignals an der unteren Grenze eines Bereichs von M Informationssignalen nur das Signalübertragungsgatter für dieses Informationssignal an der unteren Bereichsgrenze ein es wirksam schaltendes Signal erhält,
und daß für die Übertragung eines Informationssignals an der oberen Grenze eines Bereichs von M Informationssignalen nur das Signalübertragungsgatter für dieses Informationssignal an der oberen Bereichsgrenze ein es wirksam schaltendes Signal erhält.
Die Erfindung wird im Folgenden anhand eines in der einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
Die Figur der Zeichnung zeigt dabei ein Schaltbild eines Ausführungsbeispiels eines erfindungsgemäßen Informationsübertragungs-Systems.
Gemäß der Figur der Zeichnung enthält ein erfindungsgemäßes Informationsübertragungs-System N gleich aufgebaute Übertragungsstufen, von denen in der Figur nur die erste und die JV-te dargestellt sind. Um anzudeuten, daß das erfindungsgemäße Informations-Übertragungs-System jedoch M minus 2 weitere Übertragungsstufen enthält, sind die Verbindungen zwischen der ersten und der N-ten Stufe g/strichelt dargestellt.
Die Informationssignale werden an Signaleingängen 11-1 bis 11-JV eingespeist und sind an Signalausgängen 12-1 bis 12-7V abnehmbar. Jede Signalübertragungsstufe enthält zwischen ihrem Signaleingang beispielsweise 11-1 und ihrem Signalausgang beispielsweise 12-1 einen Signalübertragungszweig mit einem Singalübertragungsgatter 10-1 bis 10-Λ/ in Form eines NAND-Gatters.
Da das Ausführungsbeispiel des erfindungsgemäßen Informationsübertragungs-Systems im Zusammenhang mit der Tonerzeugung in elektronischen Orgeln beschrieben wird, ist hier anzumerken, daß die Eingangsinformations-Signale durch eine logische Null und fehlende Eingangssignale durch eine logische Eins an den Signaleingängen 11-1 bis 11-JVdefiniert sind. Die ein fehlendes Eingangsinformationssignal definierende logische Eins wird an den Signaleingängen 11-1 bis 11-JV durch als Widerstände geschaltete MOS-Transistoren 18-1 bis 18-Λ/ erzeugt, die mit einer Seite an einer Betriebsspannung + Udd liegen. Damit steht an den Signaleingängen 11-1 bis H-JVein positives, die logische Eins definierendes Potential. Das durch eine logische Null definierte Eingangsinformationssignal wird dadurch erzeugt, daß der entsprechende Signaleingang, beispielsweise 11-1 über einen nicht dargestellten, von einer Taste betätigten Schalter an Bezugspotential (Masse) gelegt wird.
In den Signalübertragungszweigen sind die Signaleingänge 11-1 bis tl-N über jeweils einen Inverter 13-1 bis 13- N an einen Eingang der Signalübertragungsgatter 10-1 bis iO-Ngeführt Um die Signalübertragungsgatter 10-1 bis 10-JV selektiv wirksam zu schalten, ist eine Steuerschaltung vorgesehen, die mit ihrem Ausgang auf einen weiteren Eingang der Signalübertragungsgatter 10-1 bis 10-JVgeführt ist.
Diese Steuerschaltung enthält pro Übertragungsstufe jeweils ein erstes Gatter 14-1 bis 14-JV in Form eines UND-Gatters, das mit einem Eingang an einem ersten Steuereingang 30 und mit einem weiteren Eingang an einem im folgenden noch genauer zu erläuternden Potentialzweig liegt. Weiterhin enthält die Steuerschaltung pro Übertragungsstufe ein zweites Gatter 15-1 bis 15-JV in Form eines UND-Gatters, das mit einem Eingang an einem zweiten Steuereingang 31 und mit einem weiteren Eingang an dem vorerwähnten Potentialzweig liegt. Schließlich enthält die Steuerschaltung pro Übertragungsstufe jeweils ein Verknüpfungsglied 16-1 bis 16-/V in Form eines ODER-Gatters, das einem dritten, allen Übertragungsstufen gemeinsamen Steuereingang 32 sowie jeweils den Ausgang des ersten und zweiten Gatters 14-1 bis 14-JVbzw. 15-1 bis 15-JV auf den weiteren Eingang jeweils eines Übertragungsgatters 10-1 bis 10-JVkoppelt
Der oben bereits erwähnte Potentialzweig enthält eine Reihenschaltung von MOS-Transistoren 17-1 bis 17-JV, von denen jeweils einer zwischen die nicht am ersten und zweiten Steuereingang 30 bzw. 31 liegenden Eingänge der Gatter 14-1 bis 14-JV und 15-1 bis 15-JV geschaltet ist Die Transistoren 17-JV bis 17-JV in dieser Reihenschaltung werden über die an der Betriebsspannung + Udd liegenden, als Widerstände geschalteten Transistoren IS-I bis iS-N angesteuert Weiterhin enthält der Potentialzweig zwei weitere, ebenfalls an der Betriebsspannung + LOd liegende MOS-Transistoren 19 und 20, welche vom ersten Steuereingang 30 bzw. vom zweiten Steuereingang 31 angesteuert werden.
Die Wirkungsweise des insoweit beschriebenen Informationsübertragungs-Systems ist die folgende:
Bei fehlenden Eingangsinformationssignalen an den Signaleingängen 11-1 bis 11-JV steht an diesem Eingang wie oben erläutert eine logische Eins, die durch die an den als Widerstände geschalteten Transistoren 18-1 bis 18-JV abfallende Spannung definiert ist. Es sei nun zunächst angenommen, daß am ersten und zweiten Steuereingang 30 bzw. 31 eine logische Null und am dritten Steuereingang 32 eine logische Eins steht Bei dieser Ansteuerung an den Steuereingängen sind die Transistoren 19 und 20 im Potenlialzweig gesperrt. Daher hat die Durchsteuerung der Transistoren 17-1 bis 17-JV im Potentialzweig über die als Widerstände geschalteten Transistoren 18-1 bis 18-Λ/ für das Signalübertragungsverhalten des Systems keine Bedeutung, denn es steht wegen der Sperrung der Transistoren 19 und 20 an allen nicht von den Steuereingängen 30 bzw. 31 angesteuerten Eingängen der Gatter 14-1 bis 14-Λ/ und 15-1 bis 15-JV und somit auch an deren Ausgängen eine logische Null. Da jedoch die Verknüpfungsglieder in Form der ODER-Gatter 16-1 bis 16-Λ/über den dritten Steuereingang 32 alle eine logische Eins erhalten, steht auch an den Eingängen der Signalübertragungsgalter 10-1 bis 10-JV, weiche an die Ausgänge der ODER-Gatter 16-1 bis 16-JV angekoppelt sind, eine logische Eins, so daß diese Signalübertragungsgatter wirksam geschaltet sind. Wird nun in einen oder mehrere der Signaleingänge 11-1 bis 11-JV ein durch eine logische Null definiertes Eingangssignal eingespeist, so steht an den entsprechenden Eingängen der Signalübertragungsgatter 10-1 bis i0-N aufgrund der zwischengeschalteten Inverter 13-1 bis 13-JV eine logische Eins. Weil somit an beiden Eingängen der Signalübertragungsgatter 10-1 bis 10-JV eine logische Eins steht, ergibt sich an den Signalausgängen 12-1 bis 12-JV eine logische Null, d. h. das durch eine logische Null definierte Eingangssignal an den Signaleingängen 11-1 bis 11-JV ist auf die Signalausgänge 12-1 bis 12-JV übertragen worden.
Bei dem vorstehend erläuterten Funktionsablauf handelt es sich um den Fall, daß über das erfindungsgemäße Informationsübertragungs-System JV Informationssignale gleichzeitig parallel von den Signaieingängen 11-1 bis 11-JV auf die Signalausgänge 12-1 bis i2-N übertragen werden können.
*5 Es sei nun der Fall betrachtet daß über das erfindungsgemäße Informationsübertragungs-System aus einem Informationssignalbereich von M-Informationssignalen mit M < JV nur das Informationssignal an der unteren Bereichsgrenze übertragen werden soll. Für diesen Fall wird in den ersten Steuereingang 30 eine logische Eins und in den zweiten und dritten Steuereingang 3i bzw. 32 eine logische Null eingespeist Damit erhalten alle am ersten Steuereingang 30 liegenden Eingänge der Gatter 14-1 bis 14-JV ein sie wirksam schaltendes Signal. Aufgrund der logischen Eins am ersten Steuereingang 30 wird auch der Transistor 19 im Potentialzweig durchgeschaltet während der Transistor 20 aufgrund der logischen Null am zweiten Steuereingang 31 gesperrt bleibt Da die Transistoren 17-1 bis 17-N im Potentialzweig bei fehlenden Eingangsinformationssignalen an den Signaieingängen 11-1 bis 11-JV über die als Widerstände geschalteten Transistoren 18-1 bis 18-JVdurchgeschaltet sind, steht auch an den weiteren Eingängen der Gatter 14-1 bis 14-JV eine logische Eins an ihrem Ausgang über die ODER-Gatter 16-1 bis 16-JVauf den entsprechenden Eingang der Signalübertragungsgatter 10-1 bis 10-JV durchgeschaltet werden. Wird nun beispielsweise in den
Signaleingang 11-1 ein durch eine logische Null definiertes Eingangssignal eingespeist, so wird dieses Eingangsinformationssignal über den Inverter 13-1 als logische Eins in den entsprechenden Eingang des Signalübertragungsgatters 10-1 eingespeist. Aufgrund der logischen Null am Signaleingang 11-1 wird dem Transistor 17-1 die Ansteuerung genommen, so daß dieser Transistor gesperrt wird. Damit wird auch dem gesamten Potentialzweig hinter dem Transistor 17-1 bis zur Übertragungsstufe N die logische Eins genommen, so daß alle Gatter bis zum Gatter 14-Ngesperrt werden. Die Gatter 15-1 bis 15-Λ/ sind ohnehin gesperrt, da sie vom zweiten Steuereingang 31 an einem ihrer Eingänge eine logische Null erhalten. An den Eingängen des Gatters 14-1 bleibt jedoch die logische Eins erhalten, so !5 daß an beiden Eingängen des Signalübertragungsgatters 10-1 eine logische Eins und damit am Signalausgang 12-1 eine logische Null steht. Damit wird das durch eine logische Null definierte Eingangsinformationssignal am Signaleingang 11-1 auf den Signalausgang 12-1 übertragen, während weitere Eingangsinformationssignale bis zum Eingang H-N aufgrund der Sperrung der Gatter bis zum Gatter 14-N nicht übertragen werden können. Es wird also nur das Eingangsinformationssginal an der unteren Grenze des Informationssignalbereiches übertragen.
Soll aus einem Informationssignalbereich von M Informationssignalen mit M < N nur das Informationssignal an der oberen Bereichsgrenze übertragen werden, so wird in den zweiten Steuereingang 31 eine logische Eins und in den ersten und dritten Steuereingang 30 bzw. 32 eine logische Null eingespeist. Nunmehr kehren sich die Verhältnisse um, da der Transistor 20 durch die logische Eins am zweiten Steuereingang 31 durchgeschaltet wird, so daß bei fehlenden Eingangsinformationssignalen an den Signaleingängen 11-1 bis H-N alle Gatter 15-1 bis 15-N durchgeschaltet sind, während die Gatter 14-1 bis 14-N gesperrt sind. Wird nun beispielsweise in den Eingang H-N ein durch eine logische Null definiertes Eingangsinformationssignal eingespeist, so wird der Transistor W-N im Potentialzweig gesperrt, so daß auf dem gesamten Potentialzweig hinter dem Transistor 17-Neine logische Null steht, weil auch der Transistor 19 gesperrt ist. Es ist dann nur noch das Signalübertragungsgatter 10-N über die Gatter 15-N und 16-N wirksam geschaltet, so daß das Eingangsinformationssignal dieser Übertragungsstufe auf den Signalausgang 12-N übertragen wird. Alle anderen Eingangsinformationssignale werden nicht übertragen, da die entsprechenden Gatter 15-1 usw. durch die logische Null am Potentialzweig gesperrt sind.
Es ist nun für die Wirkungsweise des erfindungsgemäßen Informationsübertragungs-Systems nicht unbedingt erforderlich, mit drei getrennten Steuersignalen für die Steuereingänge 30 bis 32 zu arbeiten. Es kann zwischen den Steuereingängen 31 und 32 auch ein Inverter vorgesehen werden, um die für die Übertragung von Informationssignalen an Bereichsgrenzen notwendigen Steuersignale aus nur einem externen Signal zu erzeugen.
Bei den vorstehenden Erläuterungen wurde davon ausgegangen, daß durch die Sperrung bestimmter Transistoren 17-1 bis 17-N im Potentialzweig zur Sperrung der entsprechenden Gatter 14-1 bis 14-Nbzw. 15-1 bis 15-Neine sichere Umschaltung von logisch Eins auf logisch Null erfolgt. Aufgrund von unvermeidlichen Leitungskapazitäten im Potentialzweig ist diese Umschaltung jedoch nicht sicher gewährleiste!, da die Leitungskapazitäten eine logische Eins speichern und damit das Umschalten der Gatter 14-1 bis 14-N bzw. 15-1 bis 15-Nverhindern können.
1Jm ein derartiges fehlerhaftes Schaltverhalten zu eliminieren, ist auf jeweils einer Seite jeder Übertragungsstufe ein vom Potentialzweig gegen Bezugspotential geführter Zweig vorgesehen, der durch die Reihenschaltung zweier MOS-Transistoren 40-1 bis 40-N, 41-1 bis 41-N bzw. 42-1 bis 42-N, 43-1 bis 43-N gebildet wird. Die Transistoren 40-1 bis 40-N und 42-1 bis 42-N werden dabei gemeinsam über die Inverter 13-1 bis 13-N von den Signaleingängen 11-1 bis H-N angesteuert Weiterhin werden die Transistoren 41-1 bis 41-N vom zweiten Steuereingang 31 und die Transistoren 43-1 bis 43-N vom ersten Steuereingang 30 angesteuert.
Zur Erläuterung der Wirkungsweise dieser Zweige sei der Fall betrachtet, daß aus einem Informationssignalbereich von M Informationssignalen mit M < N nur das Informationssignal an der unteren Bereichsgrenze übertragen werden soll. Dann steht, wie oben erläutert, am ersten Steuereingang 30 eine logische Eins und am zweiten und dritten Steuereingang 31 bzw. eine logische Null. Aufgrund der logischen Eins am ersten Sleuereingang 30 sind alle Transistoren 43-1 bis 43-N durchgeschaltet, während die Transistoren 41-1 bis 41-N wegen der logischen Null am zweiten Steuereingang 31 gesperrt sind. Werden nun an Signaleingängen 11-1 bis 11-N durch eine logische Null definierte Eingangsinformationssignale eingespeist, so werden alle Transistoren 40-1 bis 40-N und 42-1 bis 42-N aufgrund der logischen Eins an den Ausgängen der Inverter 13-1 bis 13-N durchgeschaltet. Damit sind auch alle Zweige 42-1, 43-1 bis 42-N, 43-N durchgeschaltet, so daß der Potentialzweig hinter dem Transistor 17-1 über diese Zweige auf Bezugspotential (Masse) liegt, d. h., mögliche Leitungskapazitäten werden über diese Zweige entladen, so daß in diesem Teil des Potentialzweiges eine schnelle Umschaltung von logisch Eins auf logisch Null sichergestellt ist.
Wie ohne weiteres zu ersehen ist, gelten die gleichen Verhältnisse für die Übertragung eines Informationssignals an der oberen Grenze eines Informationssignalbereiches für die jeweils anderen Zweige, so daß auf eine eingehende Erläuterung verzichtet werden kann.
Hierzu 1 Blatt Zeichnungen 030 248/329

Claims (11)

Patentansprüche:
1. Informätionsübertragungs-System mit N Signaleingängen, N Signalausgängen und N Übertragungsstufen, über die N Informationssignale gleichzeitig parallel oder aus einem Informationssignalbereich von M Informationssignalen mit M < N nur das Informationssignal an der oberen oder unteren Bereichsgrenze übertragbar sind, gekennzeichnet durch einen Signalübertragungszweig (10-1, 11-1, 12-1, 13-1 ... 10-N, H-N, 12-N, 13-NJ pro Übertragungsstufe mit einem .Signalübertragungsgatter (10-1 ... 10-NJ, das mit einem Eingang am Signaleingang (11-1 ... 11-NJ liegt, mit einem weiteren Eingang am Ausgang einer Steuer- '5 schaltung (14-1,15-1,16-1, 17-1,18-1 ... 14-N, 15-N, 16-N, 17-N, 19, 20) liegt, die ein das Signalübertragungsgatter (10-1 ... XQ-N) selektiv wirksam schaltendes Signal liefert, und dessen Ausgang den Signalausgang (12-1 ... X2-N) bildet, und durch eine derartige Ansteuerung der Steuerschaltung mit mindestens zwei Steuersignalen, daß für die gleichzeitige parallele Übertragung von N Informationssignalen der weitere Eingang der Signalübertragungsgatter (10-1 ... XO-N) ein sie wirksam schaltendes Signal erhält, daß für die Übertragung eines Informationssignals an der unteren Grenze eines Bereichs von M Informationssignalen nur das Signalübertragungsgatter für dieses Informationssignal an der unteren Bereichsgrenze ein es wirksam schaltendes Signal erhält, und daß für die Übertragung eines Informationssignals an der oberen Grenze eines Bereichs von M Informationssignalen nur das Signalübertragungsgatter für dieses Informationssignal an der oberen Bereichsgrenze ein es wirksam schaltendes Signal erhält.
2. Informationsübertragungs-System nach Anspruch 1, gekennzeichnet durch folgende Ausbildung der Steuerschaltung (14-1, 15-1, 16-1, 17-1, 18-1 ... 14-N, 15-N, 16-N, 17-N, 18-N, 19, 20): jeweils ein erstes Gatter(14-1 ... 14-N)pro Übertragungsstufe, das mit einem Eingang an einem ersten allen Übertragungsstufen gemeinsamen Steuereingang (30) und mit einem weiteren Eingang an einem Potentialzweig (17-1 ... 17-N, 18-1 ... 18-N, 19, 20) liegt, der bei fehlenden Eingangsinformationssignalen an den Signaleingängen (11-1 ... XX-N) ein alle ersten Gatter (14-1 ... 14-NJ wirksam schaltendes Potential führt, jeweils ein zweites Gatter (15-1 ... 15-NJpro Übertragungsstufe, das mit einem Eingang an einem zweiten allen Übertragungsstufen gemeinsamen Steuereingang (31) und mit einem weiteren Eingang an dem Potentialzweig (17-1 ... 17-N, 18-1 ... 18-N, 19, 20) liegt, dessen Potential bei fehlenden Eingangsinformationssignalen an den Signaleingängen (11-1... 11-NJalle zweiten Gatter (15-1... 15-NJ wirksam schaltet, jeweils ein Verknüpfungsglied (16-1 ... 16-NJ pro Übertragungsstufe, das einen dritten allen Übertragungsstufen gemeinsamen Steuereingang (32) sowie jeweils den Ausgang des ersten und zweiten Gatters (14-1 ... 14-N bzw. 15-1 ... 15-NJ auf den weiteren Eingang jeweils eines Signalübertragungsgatters (10-1 ... 10-NJ koppelt, und eine derartige Ansteuerung der Steuereingänge (30, 31, 32), daß für die gleichzeitige parallele Übertragung von N Informationssignalen der weitere Eingang der Signalübertragungsgatter (10-1 ... 10-NJ über die Verknüpfungsglieder (16-1 ...
16-NJ ein diese Gatter (10-1 ... 10-NJ wirksam schaltendes Signal erhält, daß für die Übertragung eines Informationssignals an der unteren Grenze eines Bereichs von M Informationssignalen der weitere Eingang der Signalübertragungsgatter (10-1 ... 10-NJ über die ersten Gatter (14-1... 14-NJ vom ersten Steuereingang (30) und vom Potentialzweig (17-1... 17-N, 18-1... 18-N, 19,20) ein diese Gatter (10-1... 10-NJ wirksam schaltendes Signal erhält und bei Einspeisung des Informationssignals an der unteren Bereichsgrenze alle ersten Gatter oberhalb der unteren Informationssignalbereichs-Grenze mit Ausnahme des ersten Gatters in der Übertragungsstufe für das Informationssignal an der unteren Bereichsgrenze vom Potential des Potentialzweiges (17-1... 17-N, 18-1... 18-N, 19,20) abgeschaltet und damit gesperrt werden, und daß für die Übertragung eines Informationssignals an der oberen Grenze eines Bereichs von M Informationssignalen der weitere Eingang der Signalübertragungsgatter (10-1 ... 10-NJüber die zweiten Gatter (15-1... 15-NJ vom zweiten Steuereingang (31) und vom Potentialzweig (17-1 ... 17-N, 18-1... 18-N, 19,20) ein diese Gatter (10-1... 10-NJwirksam schaltendes Signal erhält und bei Einspeisung des Informationssignals an der oberen Bereichsgrenze alle zweiten Gatter unterhalb der oberen Informationssignalbereichs-Grenze mit Ausnahme des zweiten Gatters in der Übertragungsstufe für das Informationssignal an der oberen Bereichsgrenze vom Potential des Potentialzweiges (17-1... 17-N, 18-1... 18-N, 19, 20) abgeschaltet und damit gesperrt werden.
3. Informationsübertragungs-System nach Anspruch 1 und 2, gekennzeichnet durch eine Ausbildung als MOS-integrierter Schaltkreis.
4. Informationsübertragungs-System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gatter (10-1... 10-NJ in den Informationssignalzweigen (10-1, 11-1, 12-1, 13-1 ... 10-N, 12-N, 13- N) NAND-Gatter sind, deren einer Eingang über jeweils einen Inverter (13-1... 13-NJan jeweils einen Informationssignaleingang (11-1 ... 11-NJangekoppelt ist.
5. Informationsübertragungs-System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten und zweiten Gatter (14-1 ... 14-N bzw. 15-1 ... 15-A/J UND-Gatter und die Verknüpfungsglieder (16-1... 16-NJODER-Gatter sind.
6. Informationsübertragungs-System nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Potentialzweig (17-1 ... 17-N, 18-1 ... 18-N, 19, 20) folgende Komponenten umfaßt: eine Reihenschaltung von steuerbaren Schaltern (17-1 ... 17-NJ, von denen pro Übertragungsstufe jeweils einer zwischen den weiteren Eingängen des jeweils ersten und zweiten Gatters (14-1 ... 14-N, 15-1 ... 15-NJ liegt, eine Ansteuerung der steuerbaren Schalter über jeweils einen Widerstand (18-1 ... 18-NJ aus einer Betriebsspannung (Udd) im Sinne ihrer Durchsteuerung bei fehlenden Eingangssignalen und ihrer Sperrung bei Einspeisung von Signalen in die Informationssignaleingänge (11-1 ... 11-NJ und jeweils einen weiteren an der Betriebsspannung (Udd) liegenden und über den ersten bzw. zweiten Steuereingang (30 bzw. 31) angesteuerten steuerbaren Schalter (19,20) am einen bzw. anderen Ende der Reihenschaltung von steuerbaren Schaltern (17-1... 17-NJ.
7. Informationsübertragungs-System nach Anspruch 6, dadurch gekennzeichnet, daß die steuerbaren Schalter (17-1 ... 17-7V, 19, 20) MOS-Transistoren UDd die Ansteuerwiderstände (18-) ... 18-N) als Widerstände geschaltete MOS-Transistoren sind
8. Informationsübertragungs-System nach einem der Ansprüche 6 bis 7, dadurch gekennzeichnet, daß das den steuerbaren Schaltern (17-1... t7-N) in der Reihenschaltung über die Ansteuerwiderstände (18-1 ... 18-A/j zugeführte Potential über die Signaleingangskreise abschaltbar ist
9. Informationsübertragungs-System nach einem der Ansprüche 2 bis 8, gekennzeichnet durch jeweils einen vom Potentialzweig (17-1 ... 17-7V, 18-1 ... ISN, 19, 20} gegen Bezugspotential geführten Zweig (40-1... 40-N, 41-1... 41-Nbzw. 42-1... 42- N 43-1 ... 43-N) auf jeweils einer Seite jeder Übertragungsstufe, über die bei Übertragung eines Informationssignals an der unteren oder oberen Grenze eines Bereichs von M Informationssignalen derjenige Teil des Potentialzweiges, der bei Einspeisung des entsprechenden Eingangsinformationssignal kein die ersten und zweiten Gatter (14-1 ... 14-A/, 15-1... 15-N) durchschaltendes Potential führt, an Bezugspotential schaltbar sind.
10. Informationsübertragungs-System nach Anspruch 9, dadurch gekennzeichnet, daß die vom Potentialzweig (17-1 ... 17-W, 18-1 ... 18-/V, 19, 20) gegen Bezugspotential geführten Zweige (40-1 ... 40-N, 41-1.. .41-A/bzw. 42-1... 42-A/, 43-1. .. 43-N) durch die Reihenschaltung zweier MOS-Transistoren gebildet sind und daß in den zwei Zweigen pro Übertragungsstufe jeweils ein Transistor (40-1 ... 40-A/bzw.42-l... 42-Wodurch das Eingangsinformationssignal und der jeweils andere Transistor (42-1 ... 42-N bzw. 43-1... 43-N) vom ersten bzw. zweiten Steuereingang (30 bzw. 31) angesteuert ist.
11. Verwendung eines Informationsübertragungs-Systems nach einem der Ansprüche 1 bis 10 im Tonerzeugungsteil einer elektronischen Orgel.
DE2742512A 1977-09-21 1977-09-21 Informationsübertragungs-System Expired DE2742512C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2742512A DE2742512C3 (de) 1977-09-21 1977-09-21 Informationsübertragungs-System
FR7826277A FR2404343A1 (fr) 1977-09-21 1978-09-13 Systeme de transmission d'informations
US05/942,386 US4182211A (en) 1977-09-21 1978-09-14 Information transmission system
GB7837422A GB2005505B (en) 1977-09-21 1978-09-20 Information transmission device
JP11644078A JPS5458017A (en) 1977-09-21 1978-09-21 Information transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2742512A DE2742512C3 (de) 1977-09-21 1977-09-21 Informationsübertragungs-System

Publications (3)

Publication Number Publication Date
DE2742512A1 DE2742512A1 (de) 1979-03-22
DE2742512B2 DE2742512B2 (de) 1980-04-10
DE2742512C3 true DE2742512C3 (de) 1980-11-27

Family

ID=6019540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2742512A Expired DE2742512C3 (de) 1977-09-21 1977-09-21 Informationsübertragungs-System

Country Status (5)

Country Link
US (1) US4182211A (de)
JP (1) JPS5458017A (de)
DE (1) DE2742512C3 (de)
FR (1) FR2404343A1 (de)
GB (1) GB2005505B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2173617B (en) * 1985-03-18 1988-08-24 Texas Instruments Ltd Apparatus for locating and indicating the position of an end }1} bit of a number in a multi-bit number format
JPH06101867B2 (ja) * 1985-11-14 1994-12-12 ソニー株式会社 テレビジョン受像機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2874286A (en) * 1955-07-29 1959-02-17 Estey Organ Corp Preference network
US3288904A (en) * 1962-09-25 1966-11-29 Hammond Organ Co Tone frequency control system for electronic musical instruments
US3488515A (en) * 1965-10-08 1970-01-06 Nippon Musical Instruments Mfg Circuit arrangement for selective and durable signal coupling
US3509262A (en) * 1966-07-11 1970-04-28 Baldwin Co D H Bass register keying system employing preference networks
US3560628A (en) * 1967-06-30 1971-02-02 Warwick Electronics Inc Multi-channel key switch circuit
US3538804A (en) * 1968-06-06 1970-11-10 Hammond Organ Co Electronic solo instrument having high-note guard circuit
US3546355A (en) * 1968-06-24 1970-12-08 Motorola Inc Automatic tone generating system for an electronic organ
US3567838A (en) * 1969-11-12 1971-03-02 Hammond Corp Musical instrument rhythm system having provision for introducing automatically selected chord components
JPS5023982B1 (de) * 1970-11-29 1975-08-12
US3789718A (en) * 1971-12-30 1974-02-05 Baldwin Co D H Voltage controlled chord organ
US3825667A (en) * 1973-02-15 1974-07-23 Hammond Corp Alternate high-low and root-fifth selection system for electrical musical instruments
JPS51104330A (en) * 1975-03-10 1976-09-16 Matsushita Electric Ind Co Ltd Denshigatsukino onkaishingojusensentakusochi
JPS5233516A (en) * 1975-09-08 1977-03-14 Roorand Kk Selection circuit for giving priority to low and high tones

Also Published As

Publication number Publication date
GB2005505A (en) 1979-04-19
FR2404343B1 (de) 1984-09-28
US4182211A (en) 1980-01-08
DE2742512A1 (de) 1979-03-22
FR2404343A1 (fr) 1979-04-20
JPS5458017A (en) 1979-05-10
DE2742512B2 (de) 1980-04-10
GB2005505B (en) 1982-04-21

Similar Documents

Publication Publication Date Title
DE3110836C2 (de) Eingangs-Schnittstelleneinheit für eine programmierbare logische Steuereinheit
DE2944370B2 (de) Schaltung zur Isolierung von Datenquellen gegen eine gemeinschaftlich zu verschiedenen Zeiten benutzte Datenschiene
DE2742512C3 (de) Informationsübertragungs-System
DE69215184T2 (de) Integrierte Schaltung
DE2044418A1 (de) Schieberegister
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
DE2057546A1 (de) Signalschalteinrichtung
DE2737483C3 (de) Korrektur-Schaltungsanordnung für Additions- oder Substraktionsoperationen mit nicht-hexadezimalen Operanden in hexadezimalen Rechenwerken
DE2301485C3 (de) Kreuzschienenverteiler
DE3104312C2 (de) Digitale Steuerschaltung für elektronische Tasteninstrumente
DE1957909A1 (de) Lehrmaschine
DE2727660C3 (de) Schaltungsanordnung zur Bestimmung einer Einrichtung von sich meldenden aus einer größeren Anzahl von Einrichtungen, insbesondere für Einrichtungen einer Fernsprechvermittlungsanlage
DE2323781A1 (de) Vorrichtung zum setzen von registerkombinationen an einem musikinstrument
EP0019865B1 (de) Digitale Halbleiterschaltung
DE3637263C2 (de) Verbund-Elektronik
DE1499748C3 (de) Selbstprüfender Zuordner
DE2834953A1 (de) Eingangsschaltung
DE3641528C2 (de)
DE3610059A1 (de) Modulo-2-addierer zur verknuepfung von drei eingangssignalen
DE2660842C2 (de) Als Vergleicher ausgebildete logische Schaltungsanordnung
DE1512235C3 (de) Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung
DE1953309C (de) Zuordner
DE2812185B2 (de) Monolithisch integrierbare Auswahlschaltung
DE2555806B1 (de) Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von Bausteinen
DE2043284B2 (de) Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten Gedächtnissystem

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee