DE2555806B1 - Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von Bausteinen - Google Patents
Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von BausteinenInfo
- Publication number
- DE2555806B1 DE2555806B1 DE19752555806 DE2555806A DE2555806B1 DE 2555806 B1 DE2555806 B1 DE 2555806B1 DE 19752555806 DE19752555806 DE 19752555806 DE 2555806 A DE2555806 A DE 2555806A DE 2555806 B1 DE2555806 B1 DE 2555806B1
- Authority
- DE
- Germany
- Prior art keywords
- address
- selection
- transistor
- module
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
Description
- Im folgenden wird die Erfindung anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung näher erläutert. Es zeigt darin F i g. 1 das Anschlußschema der Adressenleitungen
- für die Zuführung der Auswahladresse an die Anschlußklemmen der Bausteine und F i g. 2 eine Bewertungseinrichtung für die Bewertung der Binärwerte der Adressenbits in Beziehung auf die jeweiligen Anschlußpunkte.
- In Fig. I sind schematisch 8 Bausteine ICI bis IC8 dargestellt. Zur Auswahl eines einzelnen Bausteins aus dem Kollektiv ist eine dreistellige Auswahladresse notwendig, die über die drei Adressenleitungen AL 1 bis AL 3 an allen Bausteinen gleichzeitig anliegt Die Bausteine besitzen indessen jeweils zwei Anschlußklemmen A 1, B1 bis A3, B3 für jede Adressenleitung.
- Damit lassen sich alle 23=8 Kombinationen (allgemein 2n Kombinationen bei einer n-stelligen Adresse) für die Verteilung der Anschlußpunkte der Adressenleitungen bilden. Zur Auswertung der Kombinationsmöglichkeiten ist eine bausteininterne Einrichtung erforderlich, die für jedes Anschlußklemmenpaar den jeweils vorliegenden Binärwert des betreffenden Adressenbits mit dem gewählten Anschlußpunkt in Beziehung setzt und die einzelnen Prüfergebnisse miteinander konjunktiv verknüpft. Ergibt die konjunktive Verknüpfung den logischen Wert 1, dann gilt der betreffende Baustein als ausgewählt.
- Nimmt man z. B. an, daß der Baustein IC1 durch die Adresse 000 gewählt sein soll, dann muß der Baustein IC8 durch die Adresse 111 wählbar sein. Der jedem Paar von Anschlußklemmen zugeordnete Teil der Bewertungseinrichtung muß daher folgender Wahrheitstabelle genügen: A B nb O nb 1 0 0 nb 0 1 nb 1 nb -^ nicht beschaltet Darin bedeuten A und B die Signalzustände an den Anschlußklemmenpaaren A 1, B1 oder A 2, B2 oder A 3, B3 und E'den Signalzustand am Ausgang einer Teilschaltung. Die Bewertungseinrichtung muß dann noch die Bedingung El' E2' E3'=E erfüllen. Ein positives Prüfergebnis E'innerhalb einer Teilschaltung soll also dann entstehen, wenn entweder A=l oder B=0 ist, wobei jeweils der andere Eingang bzw. die daran angeschlossene Anschlußklemme des Bausteins nicht beschaltet ist Für das Folgende sei vorausgesetzt, daß die auszuwählenden Bausteine in ECL-Technik aufgebaut seien. Da ein Wechsel der Schaltungstechnik innerhalb abgeschlossener Schaltungskomplexe, jedenfalls aber innerhalb integrierter Bausteine nach Möglichkeit vermieden wird, muß unter der getroffenen Voraussetzung auch die Bewertungseinrichtung in ECL-Technik ausgeführt sein. Bekannte ECL-Schaltungen können jedoch zwischen einem nicht beschalteten, d. h. offenen Eingang und einer an diesem Eingang anliegenden logischen Null nicht unterscheiden.
- Im folgenden wird eine Bewertungseinrichtung vorgestellt, welche diese Unterscheidung vornehmen kann. Die F i g. 2 zeigt ausführlich eine Teilschaltung der Bewertungseinrichtung. Weitere Teilschaltungen mit dem gleichen Aufbau sind nur angedeutet. Aus der Darstellung ist sofort ersichtlich, daß sämtliche Teil- schaltungen einen gemeinsamen Ausgang Ebesitzen, an dem das Bausteinauswahlsignal entsteht.
- Die Teilschaltung ist weitgehend symmetrisch aufgebaut Ein erster Stromschalter wird durch die Transistoren T1 und T2 gebildet, deren Emitter miteinander und über eine Konstantstromquelle aus dem Transistor T3 und dem Widerstand R 1 mit dem emitterseitigen Pol VEE einer Versorgungsspannungsquelle verbunden sind. An der Basis des Transistors T3 der Konstantstromquelle liegt ein festes Hilfspotential VS an. Der Transistor T 1 des ersten Stromschalters wird vom Eingang A 1 her über einen ersten Emitterfolger mit dem Transistor T4 und dem Widerstand R 2 gesteuert.
- Analog hierzu erfolgt die Steuerung des Transistors T2 vom Eingang B1 über den Emitterfolger mit dem Transistor T5 und dem Widerstand R 3.
- An die Kollektoren der Transistoren T1 und T2 sind die Emitter von je zwei weiteren Transistoren T6 und T7 bzw. T8 und T9 angeschlossen. Diese Transistoren bilden paarweise einen zweiten und einen dritten Stromschalter. Die Basiselektroden der beiden ersten Transistoren T6 und T8 des zweiten und dritten Stromschalters liegen an einem festen Hilfspotential VBB, welches höher als das vorher erwähnte Hilfspotential VS ist. Die Basis des zweiten Transistors T7 des zweiten Stromschalters ist mit dem Eingang A 1 verbunden. Die Basis des zweiten Transistors T9 des dritten Stromschalters liegt am Eingang B1. Die Kollektoren der Transistoren T7 und T8 sind, da an ihnen kein Signal abgenommen wird, an den kollektorseitigen Pol VCC der Versorgungsspannungsquelle angeschlossen. Der Kollektor des ersten Transistors T6 des zweiten Stromschalters ist mit dem Kollektor des zweiten Transistors T9 des dritten Stromschalters verbunden. Zwischen dem Verbindungspunkt E' der beiden Kollektoren und dem kollektorseitigen Pol VCC der Versorgungsspannungsquelle liegt der Arbeitswiderstand R 4. Ihm ist in an sich bekannter Weise eine in Durchlaßrichtung gepolte Diode D zur Begrenzung des an dem Arbeitswiderstand R 4 auftretenden Spannungshubs parallel geschaltet. An dem Verbindungspunkt E'der Kollektoren der Transistoren T6 und T9 entsteht das Ausgangssignal der Teilschaltung.
- Durch die Zusammenfassung der entsprechenden Punkte aller Teilschaltungen entsteht eine konjunktive Verknüpfung der Einzelbewertungen, so daß an dem gemeinsamen Ausgang E der Bewertungseinrichtung das Bausteinauswahlsignal abgenommen werden kann.
- Es empfiehlt sich, gegebenenfalls an den Punkt E einen Emitterfolger anzuschließen und erst an dessen Ausgang E" das Bausteinauswahlsignal abzunehmen.
- Die Signalpegel dieses Signals entsprechen dann den Signalpegeln der Eingangssignale.
- Der Arbeitswiderstand R 4 und die Diode D brauchen nicht für jede Teilschaltung vorhanden sein, vielmehr genügt es, diese beiden Bauelemente nur einmal für die ganze Bewertungseinrichtung vorzusehen.
- Von besonderer Bedeutung sind die beiden Widerstände PR 1 und PR 2, welche die beiden Eingänge A 1 und B1 mit dem emitterseitigen Pol VEE der Versorgungsspannungsquelle verbinden. Auf ihre Funktion wird im folgenden näher eingegangen.
- Zunächst wird angenommen, daß der Eingang A 1 unbeschaltet ist und am Eingang B1 eine logische Null anliegt. Betrachtet wird allein der-Signalzustand an dem Verbindungspunkt E'der Kollektoren der Transistoren T6 und T9 der in F i g. 2 ausführlich dargestellten Teilschaltung, ohne den Einfluß der weiteren Teilschaltungen zu berücksichtigen. Wegen des offenen Eingangs A 1 liegt die Basis des Transistors T4 über den Widerstand PR 1 an dem emitterseitigen Pol VEE der Versorgungsspannungsquelle. Damit wird der Transistor T4 gesperrt. Infolgedessen sperrt auch der Transistor T1 des ersten Stromschalters. Da das Potential der logischen Null an dem Eingang B 1 wesentlich höher als das Potential am emitterseitigen Pol VEEder Versorgungsspannungsquelle liegt, werden die Transistoren T5 und T2 leitend gesteuert. Der Signalpegel der logischen Null liegt jedoch tiefer als das Hilfspotential VBB. Der Transistor T9 wird daher gesperrt, während der Transistor T8 den Kollektorstrom des Transistors T2 übernimmt Das Potential am Verbindungspunkt E'ist damit hoch und entspricht der logischen 1.
- Der Übergang des Signals am Eingang B1 auf den Wert Eins ändert an dem Leitzustand der Transistoren T5 und T2 nichts. Jedoch wird nun der Transistor T8 gesperrt und der Transistor T9 leitend. Dadurch sinkt das Potential am Verbindungspunkt E'auf den Wert der logischen Null ab. Allgemein kann festgestellt werden, daß das Ausgangssignal am Verbindungspunkt E'invers zu dem Eingangssignal am Eingang 131 ist, solange der Eingang A 1 nicht beschaltet ist.
- Wird nunmehr der Eingang B1 freigeschaltet, dann führt der Transistor T t Strom, unabhängig vom Signalzustand am Eingang A 1. Die Signale am Ausgang E'entsprechen, abgesehen von einer Potentialverschiebung, den Signalen am Eingang A 1. Wie schon erwähnt wurde, kann diese Potentialverschiebung durch einen Ausgangsemitterfolger beseitigt werden. Grundsätzlich kann die Bewertungseinrichtung wesentlich mehr Teilschaltungen enthalten, als im Ausführungsbeispiel gezeigt sind. Die obere Grenze wird dabei nur durch die Realisierbarkeit der konjunktiven Verknüpfung bestimmt. Tatsächlich werden jedoch in den meisten Anwendungsfällen drei Teilschaltungen genügen, nur in wenigen Fällen werden vier Teilschaltungen erforderlich sein.
Claims (2)
- Patentansprüche: 1. Schaltungsanordnung zur Auswahl eines Bausteins bzw. einer Gruppe von Bausteinen aus 2n gleichartigen, insbesondere integrierten Bausteinen bzw. Gruppen von Bausteinen mit Hilfe einer binär codierten, in Normal-Form vorliegenden Adresse mit n Bit, dadurch gekennzeichnet, daß jeder Baustein n Paare von Anschlußklemmen (A 1, B I bis A n, B n) für den Zweck der Bausteinauswahl aufweist, von denen jedes Paar einer Bitstelle der Adresse zugeordnet ist, daß jede der n Adressenleitungen mit einer Anschlußklemme des zugeordneten Paares in der Weise verbunden ist, daß für das niedrigstwertige Adressenbit der Anschlußpunkt nach jedem Baustein bzw. jeder Gruppe von Bausteinen, für das nächst höherwertige Adressenbit der Anschlußpunkt nach jedem zweiten Baustein bzw. jeder zweiten Gruppe von Bausteinen, für das an dritter Stelle stehende Adressenbit der Anschlußpunkt nach jedem vierten Baustein bzw. jeder vierten Gruppe von Bausteinen wechselt usw. und daß jeder Baustein eine Bewertungseinrichtung enthält, welche die Binärwerte der Adressenbits in Beziehung auf die jeweiligen Anschlußpunkte bewertet und die Einzelbewertungen konjunktiv zu einem Bausteinauswahlsignal verknüpft.
- 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Bewertungseinrichtung mit einem Ausgang (E) für das Bausteinauswahisignal aus n gleichen Teilschaltungen besteht mit je zwei Eingängen (A 1, B 1- A n, Bnl die jeweils mit den beiden Anschlußklemmen eines anderen, einem Adressenbit zugeordneten Paares und über getrennte Widerstände (PR) mit dem emitterseitigen Pol (VEE) einer Versorgungsspannungsquelle verbunden sind, daß die Teilschaltung einen ersten Stromschalter aus zwei emittergekoppelten Transistoren (T1, T2) enthält, deren Emitter über eine Konstantstromquelle (T3, R 1) mit dem emitterseitigen Pol (VEE) der Versorgungsspannungsquelle verbunden sind, daß die Kollektoren der Transistoren (T1, T2) des ersten Stromschalters mit den Emittern von je zwei weiteren Transistoren (T6, T7 bzw. T8, T9), die einen zweiten bzw. dritten Stromschalter aus emittergekoppelten Transistoren bilden, verbunden sind, daß die Basiselektroden der jeweils ersten Transistoren (T6, T8) des zweiten und dritten Stromschalters an einem festen Bezugspotential (VBB) liegen, daß die Basis des zweiten Transistors (T7) des zweiten Stromschalters mit dem ersten Eingang (A 1-An) und mit der Basis eines einen ersten Emitterfolger bildenden Transistors (T4) und die Basis des zweiten Transistors (T9) des dritten Stromschalters mit dem zweiten Eingang (B 1- B n) und mit der Basis eines einen zweiten Emitterfolger bildenden Transistors (T5) verbunden sind, daß die Basiselektroden der Transistoren (T1, T2) des ersten Stromschalters an die Ausgänge des ersten bzw. zweiten Emitterfolgers (T4, T5) angeschlossen sind, daß der Kollektor des ersten Transistors (T6) des zweiten Stromschalters mit dem Kollektor des zweiten Transistors (T9) des dritten Stromschalters, mit den Kollektoren der entsprechenden Transistoren aller n -1 weiteren Teilschaltungen, mit dem Ausgang (E) für das Bausteinauswahlsignal sowie über einen für alle Teilschaltungen gemeinsamen Widerstand (R 4) und eine dazu parallele, in Durchlaßrichtung gepolte Diode (D) mit dem kollektorseitigen Pol (VCC) der Versorgungsspannungsquelle verbunden ist.Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.Es ist häufig notwendig, aus einer Vielzahl von Bausteinen einzelne Bausteine mit Hilfe einer Adresse auszuwählen. Als Beispiel seien Halbleiterspeicher genannt, die aus vielen integrierten Speicherbausteinen zusammengesetzt sind. Solche integrierten Speicherbausteine enthalten neben den eigentlichen Speicherzellen alle für den Betrieb notwendigen Einrichtungen, wie Schreib-Leseverstärker, Steuereinrichtungen für die Daten-Eingabe und -Ausgabe, Adressendecoder, Multiplexer und anderes. Jedoch sind die intern verfügbaren Adreßräume gewöhnlich sehr viel kleiner als der für den Gesamtspeicher vorgesehene Adreßraum. Auch sind die extern verfügbaren Datenbreiten für die Eingabe und Ausgabe von Daten bei den Speicherbausteinen geringer (oft nur ein Bit) als die gewünschte Datenbreite des Gesamtspeichers.Die Erweiterung der Adreßräume gegenüber den Adreßräumen der Speicherbausteine wird durch Aktivierungs-(Enable-)Eingänge an den Speicherbausteinen ermöglicht. Nur wenn das entsprechende Enable- oder Bausteinauswahl-Signal an dem Enable-Eingang eines Bausteins anliegt, nimmt dieser an einer Speicheroperation teil. Die Bausteinauswahlsignale werden in der Regel von den höherwertigen Bits der gesamten, binär codierten Speicheradresse abgeleitet. Von dieser Gruppe der höherwertigen, der Bausteinauswahl dienenden Bits wird im folgenden ausschließlich die Rede sein. Sie wird daher kurz als Auswahladresse bezeichnet.Für die Erweiterung der Datenbreite werden mehrere Speicherbausteine gleichzeitig aufgerufen.Es ist bekannt, zur Erzeugung der Enable-Signale aus der Auswahladresse einen zusätzlichen Adressendecoder einzusetzen. Der außerhalb der Speicherbausteine liegende Decoderbaustein verursacht zusätzliche Signallaufzeit und stellt einen zusätzlichen Bausteintyp dar. Eine Möglichkeit, auf einen externen Adressendecoder zu verzichten, besteht darin, an jeden Baustein sowohl die Auswahladresse in ihrer ursprünglichen, binär codierten Form als auch ein sogenanntes Plazierungssignal anzulegen und die jeweils geltende Auswahladresse mit dem unveränderlichen Plazierungssignal bitweise mit Hilfe einer bausteininternen VergleichseinriLuLung zu vergleichen. Eine solche Lösung hat jedoch den Nachteil, daß besondere Einrichtungen für die Erzeugung der Plazierungssignale mit den richtigen Potentialhöhen notwendig sind.Der Erfindung liegt die Aufgabe zugrunde, Maßnahmen anzugeben, welche eine Bausteinauswahl allein durch die Zuführung der Auswahladresse zu jedem Baustein ermöglicht. Diese Aufgabe wird bei der eingangs bezeichneten Schaltungsanordnung durch die im kennzeichnenden Teil des Patentanspruchs 1 aufgeführten Merkmale gelöst.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752555806 DE2555806B1 (de) | 1975-12-11 | 1975-12-11 | Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von Bausteinen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752555806 DE2555806B1 (de) | 1975-12-11 | 1975-12-11 | Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von Bausteinen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2555806B1 true DE2555806B1 (de) | 1977-05-05 |
Family
ID=5964121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752555806 Withdrawn DE2555806B1 (de) | 1975-12-11 | 1975-12-11 | Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von Bausteinen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2555806B1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3116471A1 (de) * | 1981-04-25 | 1982-11-11 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Adressierbare einrichtung |
EP1139609A2 (de) * | 2000-03-29 | 2001-10-04 | Valeo Schalter und Sensoren GmbH | Bussystem |
-
1975
- 1975-12-11 DE DE19752555806 patent/DE2555806B1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3116471A1 (de) * | 1981-04-25 | 1982-11-11 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Adressierbare einrichtung |
EP1139609A2 (de) * | 2000-03-29 | 2001-10-04 | Valeo Schalter und Sensoren GmbH | Bussystem |
EP1139609A3 (de) * | 2000-03-29 | 2004-04-14 | Valeo Schalter und Sensoren GmbH | Bussystem |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3037130C2 (de) | Adressenbezeichnungsschaltung | |
DE3716518A1 (de) | Halbleiterspeichervorrichtung | |
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE2947764A1 (de) | Speichereinheit | |
DE1275315B (de) | Anpassungsfaehige elektrische Schaltung | |
DE1283572B (de) | Schaltungsanordnung zur Anschaltung einer von mehreren Informationsquellen an einen gemeinsamen Anschlusspunkt | |
DE2828325A1 (de) | Emittergekoppelte logikstufe | |
EP0186051B1 (de) | Integrierter Halbleiterspeicher | |
DE1094497B (de) | Elektronischer Stufenschalter | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE2509732A1 (de) | Programmierbarer schwellenwertindikator | |
DE2752204A1 (de) | Integrierte schaltung | |
DE2555806B1 (de) | Schaltungsanordnung zur Auswahl eines Bausteins aus einer Vielzahl von Bausteinen | |
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE2335824B2 (de) | Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen | |
EP0034712B1 (de) | Integrierte digitale Halbleiterschaltung | |
DE1524001B2 (de) | Prüfschaltung für eine Auswahlschaltung | |
EP0588111B1 (de) | Speicherelement | |
DE2132560C3 (de) | ||
DE2254865B2 (de) | Eingangsschaltung für einen Mehremittertransistor | |
DE2034169A1 (de) | Speicherzelle fur Speicher mit wahl freiem Zugriff | |
DE1178896B (de) | Matrix-Waehlanordnung | |
DE3028778A1 (de) | Decodiereinrichtung | |
DE2052519A1 (de) | Logische Schaltung | |
DE1953309C (de) | Zuordner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |