DE2043284B2 - Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten Gedächtnissystem - Google Patents
Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten GedächtnissystemInfo
- Publication number
- DE2043284B2 DE2043284B2 DE2043284A DE2043284A DE2043284B2 DE 2043284 B2 DE2043284 B2 DE 2043284B2 DE 2043284 A DE2043284 A DE 2043284A DE 2043284 A DE2043284 A DE 2043284A DE 2043284 B2 DE2043284 B2 DE 2043284B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- lines
- components
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Logic Circuits (AREA)
- Bus Control (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dram (AREA)
Description
Die Erfindung betrifft eine Kodierungsübersetzerschaltung mit einer Gruppe von Ausgangsleitungen
sowie mehreren Eingangssignal-Sammelleitungen, wobei ein unterschiedlich sowie in bestimmter Weise
kodiertes Signal an der Gruppe von Ausgangsleitungen
so in Abhängigkeit von einem Signal erzeugt wird, das
jeder der Mehrzahl von Eingangssignal-Sammelleitungen zugeführt wird.
Ein beigeordnetes Gedächtnis ist eine Informationsspeichereinrichtung,
bei welcher alle Gedächtnisstellen mit einer eine Information anzeigenden Kodierung
gleichzeitig zugänglich sind. Jede Gedächtnisstelle, welche die eine Information anzeigende Kodierung
enthält, ergibt ein Anpassungssignal auf einer unterschiedlichen bestimmten Anpassungsleitung. Um die in
•ίο den angepaßten Stellen des Gedächtnisses gespeicherten
Informationen wiederzuerhalten, muß die Adresse entsprechend den aktivierten Anpassungsleitungen
sichergestellt werden. Die dort gespeicherte Information wird dann in üblicher Weise gelesen.
Wenn eine und nur eine Anpassungsleitung zu jeder Zeit aktiviert würde, wenn ein Zugang zu dem
Gedächtnis erfolgte, könnte eine einfache Kodierungsübersetzerschaltung verwendet werden, um festzustellen,
welche der Anpassungsleitungen aktiviert wurde, indem ein kodiertes Signal entsprechend der Adresse
dieser Anpassungsleitung erzeugt wird.
Da jedoch noch keine Sicherheit darüber besteht, daß jede Anpassungsleitung aktiviert ist oder daß mehr als
eine Anpassungsleitung nicht aktiviert ist, können normale Kodierungsübersetzerschaltungen nicht verwendet
werden. Wenn beispielsweise keine Anpassungsleitung aktiviert wurde, würde eine übliche
Kodierungsübersetzerschaltung noch eine besondere Gedächtnisstelle anzeigen, wobei die Stelle üblicherweise
alle binären Nullen umfaßt. Wenn mehr als eine Anpassungsleitung aktiviert wäre, würde bei einer
üblichen Kodierungsübersetzerschaltung in einigen Fällen eine Kodierung erzeugt werden, welche eine
Gedächtnisstelle anzeigt, die nicht angepaßt wurde.
Aus diesem Grund sind bereits Abtastverfahren zur Identifizierung von Ar.passungsleitungen bekannt, welche
aktiviert wurden. Die Abtastung, welche aufeinanderfolgend durchgeführt werden muß, beansprucht
jedoch eine beträchtliche Zeit
Die Aufgabe der Erfindung besteht darin, eine Kodierungsübersetzerschaltung der eingangs erwähnten
Art zu schaffen, weiche einen sicheren, schnellen Betrieb auch dann gewährleistet, wenn ihre Anpassungsleitungen
gleichzeitig aktiviert werden.
Die Erfindung ist gekennzeichnet durch ein Bauelement, welches auf ein Signal anspricht, das an einer aus
der Gruppe von Ausgangsleitungen erscheint, wobei das ansprechende Bauelement zur Sperrung eines
Signals gegenüber einer Übertragung auf eine aus der Mehrzahl von Eingangs-Sammelleitungen vorgesehen
ist
Die Erfindung ist nachstehend anhand der Zeichnung näher erläutert, welche ein Ausführungsbeispiel eines r>
erfindungsgemäßen Kodierungsübersetzersystems in Schaltbilddarstellung zeigt, das aus mehreren Kodierungsübersetzerschaltungen
zusammengesetzt ist.
Das in der Zeichnung veranschaulichte Kodierungsübersetzersystem
umfaßt fünf identische Kodierungs-Übersetzerschaltungen 10, 11, 12, 13, 14 sowie eine
getastete Verbraucherschaltung 16. Jeder Kodierungsübersetzer 10—14 stellt eine identisch aufgebaute
Schaltung zur in binär kodierter Form erfolgenden Anzeige dar, welche von vier Eingangsleitungen ?">
aktiviert wurde. In Abhängigkeit von jeder der Mehrzahl von Eingangsleitungen ist der Kodierungsübersetzerschaltung
10 eine solche Priorität verliehen, daß die Aktivierung einer der Eingangsleitungen
Signale, welche an anderen Eingangsleitungen erschei- se, nen, davon abhält, einen Schaltvorgang zu bewirken.
Die Schaltung 10 erzeugt zusätzlich zu der kodierten Ausgangsgröße ein Signal, um anzuzeigen, wenn
zumindest eine Eingangsleitung aktiviert ist. Dieses Signal wird verwendet, um eine Verbraucherschaltung i.-»
in Betrieb zu setzen und einen Ansprechvorgang auf ein kodiertes Ausgangssignal durchzuführen.
Die Mehrzahl von Kodierungsübersetzerschaltungen 10—13 ist kaskader.förmig geschaltet, indem Eingangsleitungsbetätigungs-Anzeigesignale
von einer Anzahl ·ν.) solcher Schaltungen mit Eingangsleitungen anderer solcher Schaltungen 14 verbunden werden, wobei die
Herstellung einer Standardschaltung ermöglicht wird, welche zur Veränderung der Anzahl von Eingangsleitungen
wartungsfähig verbunden werden kann. Die kodierten Ausgangssignale der Mehrzahl von Schaltungen
liegen parallel, um das Prioritätsmerkmat auf die Kaskadenschaltung auszudehnen.
Insbesondere bei Betrachtung der Kodierungsübersetzerschaltung 10 ergibt sich, daß vier Eingangsleitun- >o
gen 17, 18,19, 21 jeweils eine gemaßte Emitter-Transistorschaltung
22, 23, 24 bzw. 26 treiben. Im normalen Betrieb wird ein gegenüber Masse positives Signal an
die Eingangsleitungen 17, 18, 19, 21 angelegt, um das Nichtvorliegen eines Eingangssignals anzuzeigen. Die ή
Transistorschaltungen 22, 23, 24, 26 ergeben an ihren entsprechenden Kollektoren im wesentlichen Null Volt,
von denen jeder eine Eingangssignal-Sammelleitung 27, 28,29 bzw. 31 treibt.
Wenn ein Eingangssignal (Null Volt) an die t>o
Eingangsleitung 21 gelegt wird, schaltet die Transistorschaltung 26 ab, wobei die Eingangssignal-Sammelleitung
31 über den Kollektorwiderstand der Transistorschaltung 26 auf ein positives Potential gebracht wird.
Die Eingangssignal-Sammelleitung 31 bewirkt die tr>
Anlage der positiven Spannung an ein Paar von Ausgangsleitungen 33,34 über Dioden 36,37. In gleicher
Weise erzeugt die Anlegung eines Eingangssignals an den Eingangsanschluß 19 ein positives Signal an der
Ausgangsleitung 33 über die Diode 38. Kvine positive
Spannung erscheint an der Ausgangsleitung 34, da keine Diode von dort mit der Eingangssignal-Sammelleitung
29 verbunden ist Wenn ein Eingangssignal auf die Eingangileitung 18 gelegt wird, liegt ein positives Signal
an der Ausgangsleitung 34 über die Diode 39, während kein positives Signal an der Ausgangsleitung 33 liegt.
Ein an die Eingangsleitung 17 gelegtes Signal erzeugt keine positiven Signale an den Ausgangsleitungen 33,
34, da die Eingangssignal-Sammelleitungen 27 nicht durch die Dioden hiermit verbunden ist Daher ergibt
sich, daß die individuelle Betätigung jeder der Eingangsleitungen 17, 18, 19, 21 ein besonderes
Zweibit-Binärsignal an den Ausgangsleitungen 33, 34 erzeugt
Bei einem beigeordneten Gedächtnis kann jedoch mehr als eine Eingangsleitung gleichzeitig aktiviert
werden. Da positive Signale über Dioden in ihrem Zustand niedriger Impedanz an den Ausgangsleitungen
33, 34 liegen, überläuft ein positives Signal das Nichtvorliegen eines positiven Signals, wenn mehr als
eine Eingangssignal-Sammelleitung aktiviert ist.
Wenn demgemäß ein Signal an der Eingangsleitung 21 liegt, erscheinen positive Signale an beiden
Ausgangsleitungen 33,34, unbeschadet der Aktivierung irgendeiner oder jeder der anderen Eingangsleitungen
17,18,19. In gleicher Weise ergibt eine Aktivierung der
Eingangsleitung 17 mit irgendeiner anderen der Eingangsleitungen 18, 15 oder 21 kein zweideuditiges
Ausgangssignal, da die andere aktivierte Leitung das Signal erzeugt, welches an den Ausgangsleitungen 33,
34 erscheint.
Wenn jedoch die Eingangsleitungen 18, 19 gleichzeitig aktiviert werden, erzeugt die Diode 38 ein positives
Ausgangssigna! an der Ausgangsleitung 33, während die Diode 39 ein Ausgangssignal an der Ausgangsleitung 34
erzeugt, wobei ein Eingangssignal an der Eingangsleitung 21 angezeigt wird (wo tatsächlich kein Eingangssignal
anliegt). Um diese Doppeldeutigkeit richtigzustellen,
ist ein Transistor 41 als gemaßte Emitterschaltung geschaltet, wobei der Kollektor mit der Eingangssignal-Sammelleitung
28 und die Basis mit der Ausgangsleitung 33 über einen Strombegrenzerwiderstand verbunden
sind. Auf diese Weise bewirkt eine Aktivierung der Ausgangsleitung 33 über die Diode 38 eine Einschaltung
des Transistors 41, wobei die Eingangssignal-Sammelleitung 28 auf Masse zurückgeführt wird, so daß kein
positives Signal durch die Diode 39 zu der Ausgangsleitung 34 geführt wird.
Bei einem beigeordneten Gedächtnis ist es auch möglich, daß keine Signale irgendeiner der Eingangsleitung
17, 18, 19, 21 zugeführt werden. Da die an den Ausgangsleitungen 33, 34 erscheinenden Signale gleich
sind, wenn keine Signale an den Eingangsleitungen 17, 18, 19, 21 liegen, d. h. keine positiven Signale, wie dies
der Fall wäre, wenn an der Eingangsleitung 17 ein Signal
liegt, sind die Signal-Sammelleitungen 27,28,29,31 zum
Antrieb einer Oderstufe einschließlich Dioden 42,43,44,
46 sowie einer Transistorschaltung 47 verbunden, um ein Tast- oder Übertragungssignal an einer Leitung 417
zu erzeugen und anzuzeigen, ob Eingangssignale an die Eingangsleitungen 17,18,19 oder 21 gelegt wurden oder
nicht.
Die oben beschriebene Schaltung wirkt als Kodierungsübersetzerschaltung,
welche in der Lage ist, eine Zweibit-Binärverschlüsselung an den Au^gangsleitungen
33, 34 zu erzeugen, wobei angezeigt wird, welche
der Eingangsleitungen 17,18,19 oder 21 gegebenenfalls
betätigt ist Wenn mehr als eine der Eingangsleitungen 17,18,19 oder 21 betätigt ist, geben die Ausgangsleitungen
33, 34 stets eine Kodierung ab, welche eine der betätigten Eingangsleitungen anzeigt. Die Schaltung 10
weist vermöge entsprechender Anordnung auch eine Priorität auf, so daß die Kodierung für die Eingangsleitung
21 die Priorität gegenüber anderen Leitungen aufweist, während die Kodierung für die Eingangsleitung
19 die Priorität über diejenige der Eingangsleitungen 17, 18 aufweist und die Kodierung für die
Eingangsleitung 18 die Priorität gegenüber der Kodierung für die Eingangsleitung 17 besitzt. Ein Übertragungssignal
wird auch auf die Leitung 417 geführt, um anzuzeigen, ob an irgendwelchen der Signal-Sammelleitungen
27,28,29 oder 31 positive Signale liegen.
Ein Weg zur Schaffung einer Kodierungsübersetzerschaltung mit den gleichen Eigenschaften wie die
Obersetzerschaltung 10 mit einer gesteigerten Anzahl von Ausgangsleitungen ergibt sich aus der Gesamtzeichnung,
wobei die für Elemente in der Kodierungsübersetzerschaltung 10 verwendeten Zahlbezeichnungen
auch auf entsprechende Elemente in den verbleibenden Übersetzerschaltungen 11 — 14 anzuwenden
sind, mit der Maßgabe, daß zu den Bezugsziffern die Zahlen 100,200,300 bzw. 400 addiert sind.
Die Ausgangsleitungen 33, 133, 233, 333 sind miteinander durch eine Leitung 48 der Kodierungsübersetzerschaltungen
10—13 verbunden, während die Ausgangsleitungen 34, 134, 234, 334 der Kodierungsübersetzerschaltungen
10—13 durch eine Leitung 49 miteinander verbunden sind. Das Übertragungssignal
von den Kodierungsübersetzerschaltungen 10—13 liegt als Eingangssignal an Eingangsleitungen 417, 418, 419
bzw. 421 der Kodierungsübersetzerschaltung 14. Ein Vierbit-Digitalwort wird durch Leitungen 48, 49, 433,
434 zu der Verbraucherschaltung 16 geführt, wobei angezeigt wird, an welcher der 16 Eingangsleitungen
17-19,21,117-119,121,217-219,221,317-319OdBr 321 ein Signal vorliegt Das Übertragungssignal von der
Kodierungsübersetzerschaltung 14 wird durch eine Leitung 41 zugeführt, um die Verbraucherschaltung 16
zu tasten.
Nachfolgend sind einige Beispiele gegeben, um zu erläutern, wie die sechzehn Eingangskodierungs-Übersetzerschaltungen
arbeiten. Beim Vorliegen eines Eingangssignals an der Leitung 21 erscheint ein positives Signal an der Eingangssignal-Sammelleitung
31, wobei die Leitungen 48, 49 über die Dioden 36, 37 bzw. die Leitungen 33, 34 auf positives Potential
getrieben werden. Das positive Potential an der Sammelleitung 31 treibt den Transistor 47 über die
Diode 46 in den Einschaltzustand, wobei ein negatives Eingangssignal auf die Eingangsleitung 417 der Kodierungsübersetzerschaltung
14 gelangt. Die Kodierungsübersetzerschaltung 14 ist identisch mit der Kodierungsübersetzerschaltung
10 und erzeugt keine positiven Signale an den Leitungen 433,434, jedoch ein Tastsignal
an der Leitung 51, um die Verbraucherschaltung 16 einzuschalten.
Wenn das Vorliegen positiver Signale an den Leitungen 48, 49, 413, 434 als binäre »Einsen« und das
Nichtvorliegen positiver Signale als binäre »Nullen« betrachtet werden, so läßt sich die Eingangsleitung 21
als der Binärkodierung »Π00« entsprechend betrachten. Die Aktivierung jeder der Eingangsleitungen 17,18,
19, 21 erzeugt »Nullen« an den Leitungen 433, 434, ein Tastsignal an der Leitung 51 sowie eine damit besonders
ίο
zugeordnete Kodierung an den Leitungen 48, 49. Ir gleicher Weise bewirkt eine Betätigung jeder dei
Leitungen 117,118,119 oder 121 eine Tastung oder dis
Abgabe eines Übertragungssignals an die Eingangslei tung 418 der Kodierungsübersetzerschaltung 14, wöbe
ein »01 «-Ausgangssignal an den Leitungen 433, 43' sowie ein Übertragungs- oder Tastsignal an der Leitung
51 erzeugt werden. Die an den Leitungen 48, 4< erscheinenden Signale geben die besondere Eingangs
leitung der betätigten Kodierungsübersetzerschaltung 11 wieder.
Wenn mehr als eine der Eingangsleitungen 17,18, Ii
oder 21 der Kodierungsübersetzerschaltung 10 gleich zeitig betätigt würde, ergeben die in dieser Schaltung
eingebauten Prioritäten eine richtige Ausgangsbezeich nung an den Leitungen 48, 49, 433, 434. Wenr
beispielsweise die Eingangsleitungen 21,17 gleichzeitig betätigt wurden, so erschienen »Einsen« an der
Ausgangsleitungen 48, 49 und »Nullen« an der Ausgangsleitungen 433, 434; ein Übertragungssigna
würde an der Ausgangsleitung 51 erscheinen unc anzeigen, daß der Eingangsanschluß 21 betätigt wurde.
Wenn entsprechende Eingangsleitungen von mehr al; einer Kodierungsübersetzerschaltung aktiviert würden
beispielsweise die Eingangsleitung 19 der Kodierungs Übersetzerschaltung 10 sowie die Eingangsleitung 115
der Kodierungsübersetzerschaltung 11, würde eir richtiges Ausgangssignal an den Leitungen 48, 49, 433
434 erscheinen. Eine Aktivierung jedes der Eingangsan Schlüsse 19, 119 ergibt einen Wert »10« an der
Ausgangsanschlüssen 48, 49. Eingangssignale würder auch durch die Kodierungsübersetzerschaltungen 10,11
den Eingangsanschlüssen 417,418 der Kodierungsübersetzerschaltung
14 zugeführt Die Priorität des Eingangsanschlusses 418 gegenüber 417 ergäbe eine
»01 «-Ausgangsgröße an dem Anschluß 433 und derr Anschluß 434 sowie ein Tastsignal an der Leitung 51
Die gesamte Ausgangsgröße betrüge demgemäO »1001«, was den Eingangsanschluß 119 bezeichnet, dei
tatsächlich betätigt wurde.
Wenn die Eingangsleitungen 21, 118 gleichzeitig betätigt würden, erschiene noch eine richtige Gruppe
von Ausgangssignalen an den Ausgangsleitungen 48,49
433 und 434. Die Betätigung des Eingangsanschlusses 21 ergäbe eins positive Spannung an den Ausgangsleitungen
48, 49. Das Eingangssignal an der Leitung Hi bewirkte eine Abschaltung der Transistorschaltung 123
so daß die Eingangssignal-Sammelleitung 128 positivei würde. Das positive Signal an der Ausgangsleitung 4i
jedoch würde den Transistor 141 über die Ausgangslei tung 133 der Kodierungsübersetzerschaltung 11 in der
Einschaltzustand treiben, wobei die Eingangssignal Sammelleitung 128 auf Massepotential gehalten wird
unbeschadet der Tatsache, daß die Transistorschaltuni 123 abgeschaltet ist.
Auf diese Weise würde kein Signal an de Eingangsleitung 418 der Kodierungsübersetzerschal
tung 14 erscheinen. Ein Eingangssignal würde jedoch ai der Eingangsleitung 417 der Kodierungsübersetzer
schaltung 14 durch die Kodierungsübersetzerschaltuni 10 erzeugt. Auf diese Weise wäre die Gruppe voi
Ausgangssignalen, welche an den Leitungen 48,49,433
434 erscheinen, »1100«, wodurch die vierte Eingangslei
tung der ersten Kodierungsübersetzerschaltung be zeichnet wird, d. h. der Eingangsanschluß 21 de
Kodierungsübersetzcrschaltung 10. Es ist wichtig, dal nach der Weiterleitung eines Signals seitens de
Kodierungsübersct/.crschaltung 10 auf die Eingangslci
tung 418 der Kodierungsübersetzerschaltung 14 eine zweideutige Ausgangsgröße erzeugt würde, weil die
Priorität der Eingangsleitung 418 gegenüber der Leitung 417 vorliegt.
Wenn die Eingangsleitung 21 der Kodierungsübersetzerschaltung 10 sowie die Eingangsleitung 117 der
Kodierungsübersetzerschaltung 11 gleichzeitig betätigt
würden, erhielte man eine fehlerhafte Gruppe von Ausgangssignalen an den Leitungen 48,49,433 und 434.
Die Ausgangssignal-Sammelleitung 31 würde den Leitungen 48,49 positive Spannungen zuführen und ein
Eingangssignal der Leitung 417 der Kodierungsübersetzerschaltung 14 hervorrufen. In gleicher Weise
würde die Eingangssignal-Sammelleitung 127 das Signal an den Leitungen 48,49 nicht beeinflussen, sondern ein
Eingangssignal an der Leitung 418 der Kodierungsübersetzerschaltung 14 hervorrufen. Da der Eingangssignalanschluß
418 die Priorität gegenüber dem Eingangssignalanschluß 417 hat, wäre die Ausgangsgröße an den
Leitungen 433, 434 entsprechend »01«. Die Ausgangsgrößen an den Leitungen 48,49,433,434 zusammengenommen
würden dem Wert »1101« entsprechen, was angibt, daß der Eingangsanschluß 121 (d. h. der vierte
Eingangsanschluß) der Kodierungsübersetzerschaltung 11 (d.h. der zweiten Kodierungsübersetzerschaltung)
betätigt wurde. Dies ist tatsächlich nicht der Fall.
Um diese Zweideutigkeit zu beseitigen, so daß die Betätigung der Leitung 21 angezeigt wird, ist jede
Kodierungsübersetzerschaltung mit drei zusätzlichen Transistoren versehen, beispielsweise Transistoren 52,
53, 54 in der Kodierungsübersetzerschaltung 10 sowie Transistoren 152,153,154 in der Kodierungsübersetzerschaltung
11. Die Transistoren 52,53,54 zusammen mit
dem Transistor 41 sind in einem bestimmten Muster angeordnet, so daß eine und lediglich eine der
Eingangssignal-Sammelleitungen 27, 28, 29, 31 zu irgendeinem Zeitpunkt positiv sein kann. Die Basiskreise
jedes Transistors 41, 52, 53, 54 liegen an einer der Leitungen 33 oder 34, so daß Ausgangssignale, die
dorthin von den Eingangssignal-Sammelleitungen über die entsprechenden Dioden geliefert wurden, diese
auswahlmäßig einschalten. Wenn demgemäß irgendeine der Ausgangsleitungen 33 und 34 ein positives Signal
führt, ist einer der Transistoren 52 oder 53 eingeschaltet, wobei die Eingangssignal-Sammelleitung 27 auf Massepotential
gehalten wird. Dies gibt dem Eingang !7 in
Zuordnung zu der Eingangssignal-Sammelleitung 27 die niedrigste Priorität, da irgendeinem der anderen
Eingänge 18,19 oder 21 zugeführte Signale ein positives Signal an zumindest einer der Ausgangsleitungen 33
oder 34 ergeben.
Nicht einer der Transistoren 41,52,53 oder 54 ist mit
der Eingangssignal-Sammelleitung 31 verbunden. Andererseits ergibt eine Betätigung der Eingangssignal-Sammelleitung
31 positive Signale an den Ausgangsleitungen 33,34. Da zumindest einer der Transistoren 41,
52, 53, 54 mit einem Kollektorkreis an jeder der Eingangssignal-Sammelleitungen 27,28 oder 29 und mit
einem Basiskreis an zumindest einer der Ausgangsleitungen 33 oder 34 liegen, ergibt eine Betätigung des
Eingangsanschlusses 21 ein positives Signal an der Eingangssignal-Sammelleitung 31 und hält alle anderen
Eingangssignal-Sammelleitungen 27, 28 oder 29 auf Massepotential. Dies verleiht den Anschlüssen 21 die
höchste Priorität
Bei Betrachtung der Schaltung, welche die Eingangssignal-Sammelleitungen
28, 29 sowie die Ausgangsleituneen 33,34 verbindet, ergibt sich, daß ein Widerstand
56 zwischen dem Kollektor des Transistors 54 sowie der Anode der Diode 38 liegt. Wenn nicht für diesen
Widerstand, ergäbe sich keine Priorität zwischen an die Eingangsleitungen 18,19 gelegten Signalen. Ein und nur
ein Signal würde an den Eingangssignal-Sammelleitungen 28, 29 in Abhängigkeit von der Betätigung beider
Eingangsleitungen 18, 19 wegen der Sperrwirkungsbeeinflussung der Transistoren 41, 51 erscheinen, jedoch
ergäbe sich keine klare Bevorzugung für den einen oder
ίο anderen.
Daher ist der Widerstand 56 hinzugefügt, so daß ein an der Leitung 34 liegendes Signal während einer
Einschaltung des Transistors 54 die Anode der Diode 34 auf Massepotential bringt und hierbei genügend
Spannung an der Anode der Diode 38 vorliegt, um den Transistor 41 einzuschalten. Wenn daher ein Eingangssignal
an die Anschlüsse 18, 19 gelegt würde, so ginge die Eingangssignal-Sammelleitung 28 auf positives
Potential, wobei die positive Spannung über die Diode 39 sowie die Leitung 34 auf die Basisschaltung des
Transistors 54 übertragen wird und den Transistor 54 einschaltet, wobei die Anode der Diode" 44 im
wesentlichen auf Massepotential gelangt. Die Betätigung der Eingangsleitung 19 nach Abschaltung des
Transistors 24 bringt die Anode der Diode 38 auf positives Potential. Die Spannung an der Anode der
Diode 38 wird durch den Wert des Kollektorwiderstandes oder Transistors 24 sowie des Widerstandes 56
bestimmt, welcher in diesem Fall sogar bei eingeschaltetem Transistor 54 ausreicht, um den Transistor 41 über
die Diode 38 sowie die Ausgangsleitung 33 einzuschalten. Wenn der Transistor 41 im Begriff ist, die
Eingangssignal-Sammelleitung 28 auf Massepotential zurückzuführen, wird der Transistor 54 abgeschaltet.
Auf diese Weise wurde durch die Zufügung der Transistoren 41, 52, 53, 54 eine Priorität in der
Kodierungsübersetzerschaltung 10 aufgebaut, so daß ein auf die Eingangsleitung 21 übertragenes Signal die
höchste Priorität hat. Ein auf den Eingang 19 übertragenes Signal hat die nächste Priorität, gefolgt
von einem auf die Eingangsleitung 18 geführten Signal.
Ein auf die Eingangsleitung 17 gelegtes Signal hat die niedrigste Priorität.
Wie sich aus einem der vorangehenden Beispiele ergab, wird dann, wenn die Eingangsleitungen 21,118
betätigt würden, das Prioritätssystem, gebildet durch die
Transistoren mit ihren Basiskreisen, die an den Ausgangsleitungen liegen, und diesen an den Eingangssignal-Sammelleitungen
liegenden Kollektorkreisen,
so durch die Parallelkombination der Kodierungsübersetzerschaltungen
10, 11, 12, 13 aufrechterhalten. Auf diese Weise liegen Übertragungssignale lediglich an den
Eingangsleitungen 417, 418, 419, 421 der Kodierungsübersetzerschaltungen
14 durch die eine der Übersetzerschaltungen 10, 11, 12 oder 13, die ein
Eingangssignal an einer ihrer Eingangsleitungen aufweist, welche die höchste Priorität irgendeines Eingangssignals
besitzt, das auf irgendeine der vier Kodierungsübersetzerschaltungen IC, 11, 12,13 gelegt
wurde.
Es ist jedoch möglich, für mehr als eine der
Kodierungsübersetzerschaltungen 10—13 ein Übertragungssignal herzustellen. Dies kann der Fall sein, wenn
beide an Anschlüssen mit der gleichen Priorität Eingangssignale vorliegen haben. Wenn beispielsweise
beide Eingangsanschlüsse 19, 119 betätigt werden, liegen Übertragungssignale an den Eingangsleitungen
417,418 der Kodierungsübersetzerschaltung 14. Dieses
Beispiel wurde vorangehend erläutert, und es wurde gezeigt, daß keine doppeldeutigen Ergebnisse hieraus
entstehen.
Obgleich die vorliegende Erfindung vorangehend in Verbindung mit Schaltungen beschrieben wurde, welche
10
bipolare Transistoren und Dioden verwenden, können zahlreiche andere Arten von Bestandteilen, beispielsweise
Feldeffekttransistoren, statt dessen eingesetzt werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentansprüche:1. Kodierungsübersetzerschaltung mit einer Gruppe von Ausgangsleitungen sowie mehreren Eingangssignal-Sammelleitungen, in welcher ein unterschiedlich sowie in bestimmter Weise kondiertes Singal an der Grupe von Ausgangsleitungen in Abhängigkeit von einem Signal erzeugt wird, das jeder der Mehrzahl von Eingangssignal-Sammelleitungen zugeführt wird, gekennzeichnet durch auf ein an einer aus der Gruppe von Ausgangsleitungen (33) erscheinendes Signal ansprechendes Bauelement (41) zur Sperrung eines Signals gegenüber einer Übertragung auf eine aus der Mehrzahl von Eingangssignal-Sammelleitungen (28).2. Schaltung nach Anspruch 1 mit einem Ansprechvermögen für mehrere kodierte Eingangssignale und einer bestimmten Priorität zur Erzeugung kodierter Ausgangssignale, gekennzeichnet durch ein erstes, zweites, drittes und viertes Bauelement (27,, 28, 29, 31) zur Schaffung eines ersten, zweiten, dritten und vierten Signals in Abhängigkeit von einem ersten, zweiten, dritten bzw. vierten Eingangssignal (17, 18, 19, 21), auf das vierte Signal ansprechende Bauelemente (33,37) zur Erzeugung eines Digitalsignals an der Gruppe von Ausgangsleitungen (33, 34) auf das dritte Signal ansprechende Bauelemente (38) zur Erzeugung des Digitalsignals an der ersten Ausgangsleitung (33), auf das zweite Signal ansprechende Bauelemente (39) zur Erzeugung des Digitaisignals an der zweiten Ausgangsleitung (34), auf das Digitalsignal an der ersten Ausgangsleitung (33) ansprechende Bauelemente (41) zur Sperrung des ersten und zweiten Signals sowie auf das Digitalsignal an der zweiten Ausgangsleitung (34) ansprechende Bauelemente zur Sperrung des ersten und dritten Signals.3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Bauelemente zur Erzeugung des ersten, zweiten, dritten und vierten Signals Eingangssignal-Samrnelleitungen (27,28,29,31) sind.4. Schaltung nach Anspruch 2, gekennzeichnet durch entweder auf das erste, zweite, dritte oder vierte Signal ansprechende Bauelemente (42,43,44, 46) zur Erzeugung eines Obertragungsignals (42,43, 44,46,47).5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Bauelemente (41) zur Sperrung des zweiten Signals (28) Bauelemente zur Belastung des zweiten Signals mit einem ersten Impedanzwert umfassen und daß die Bauelemente (54) zur Sperrung des dritten Signals (29) Bauelemente zur Belastung des dritten Signals mit einem zweiten Impedanzwert umfassen, wobei der zweite Impedanzwert höher als der erste Impedanzwert ist, und das dritte Signal eine über dem zweiten Signal liegende Priorität hat.6. Schaltung nach Anspruch 4, gekennzeichnet durch auf das Übertragungssignal ansprechende Bauelemente (16) zur Ausnützung von Signalen an der ersten und zweiten Ausgangsleitung.7. Anordnung einer ersten und zweiten Kodierungsübersetzerschaltung nach einem der Ansprüche 1—6, dadurch gekennzeichnet, daß jede der Schaltungen (10, 11) eine Gruppe von Ausgangsleitungen (33,34; 1.33,134) sowie mehrere Eingangssignal-Sammelleitungen (27, 28, 29, 31, 127, 128, 129,131) zur Erzeugung eines unterschiedlichen bestimmten kodierten Signals an der Gruppe von Ausgangsleitungen in Abhängigkeit von einem Eingangssignal umfaßt, das an jeder aus der Mehrzahl von Eingangssignai-Sammelleitungen liegt, wobei jede Kodierungsübersetzerschaltung Buch ein Übertragungssignal (über 417, 418) in Abhängigkeit von der Betätigung irgendeiner der Eingangssinai-Sammelleitungen erzeugt, daß Bauelemente zur Verbindung jeder aus der Gruppe von Ausgangsleitungen (33, 34) der ersten Kodierungsübersetzerschaltung mit einer entsprechenden der Ausgangsleitungen (133, 134) der zweiten Kodierungsübersetzerschaltung vorgesehen sind, daß eine dritte Kodierungsübersetzerschaltung (14) vorgesehen ist und daß Bauelemente (417, 418) zur Übertragung des Übertragungssignals von der ersten und zweiten Kodierungsübersetzerschaltung zu der dritten Kodierungsübersetzerschaltung vorgesehen sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85487469A | 1969-09-03 | 1969-09-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2043284A1 DE2043284A1 (de) | 1971-03-25 |
DE2043284B2 true DE2043284B2 (de) | 1978-09-07 |
DE2043284C3 DE2043284C3 (de) | 1979-05-03 |
Family
ID=25319751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2043284A Expired DE2043284C3 (de) | 1969-09-03 | 1970-09-01 | Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten Gedächtnissystem |
Country Status (8)
Country | Link |
---|---|
US (1) | US3609688A (de) |
JP (1) | JPS4843055B1 (de) |
BE (1) | BE755444A (de) |
DE (1) | DE2043284C3 (de) |
FR (1) | FR2060375B1 (de) |
GB (1) | GB1320370A (de) |
NL (1) | NL7012977A (de) |
SE (1) | SE364837B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5031094A (en) * | 1984-12-14 | 1991-07-09 | Alcatel Usa Corp. | Switch controller |
-
0
- BE BE755444D patent/BE755444A/xx unknown
-
1969
- 1969-09-03 US US854874A patent/US3609688A/en not_active Expired - Lifetime
-
1970
- 1970-08-26 SE SE11581/70A patent/SE364837B/xx unknown
- 1970-09-01 FR FR7031862A patent/FR2060375B1/fr not_active Expired
- 1970-09-01 DE DE2043284A patent/DE2043284C3/de not_active Expired
- 1970-09-02 JP JP45076404A patent/JPS4843055B1/ja active Pending
- 1970-09-02 NL NL7012977A patent/NL7012977A/xx not_active Application Discontinuation
- 1970-09-03 GB GB4212670A patent/GB1320370A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2043284A1 (de) | 1971-03-25 |
JPS4843055B1 (de) | 1973-12-17 |
FR2060375B1 (de) | 1975-01-10 |
US3609688A (en) | 1971-09-28 |
DE2043284C3 (de) | 1979-05-03 |
GB1320370A (en) | 1973-06-13 |
SE364837B (de) | 1974-03-04 |
BE755444A (fr) | 1971-02-01 |
FR2060375A1 (de) | 1971-06-18 |
NL7012977A (de) | 1971-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0010195B1 (de) | Vorrichtung zur Adressumwandlung in einer Datenverarbeitungsanlage | |
DE3318829C2 (de) | Ausgangsstufe einer Schnittstelle in einem Bussystem | |
DE2230733C3 (de) | Elektronische Digitaluhr | |
DE2252371C3 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE3535436C2 (de) | ||
DE2064264B2 (de) | Elektrische Anordnung für Kraftfahrzeuge | |
DE2832673C3 (de) | Tastenfeldcodiersystem | |
DE1237177B (de) | Asynchrone Zaehleinrichtung | |
EP0048352A1 (de) | Binärer MOS-Switched-Carry-Paralleladdierer | |
DE2043284C3 (de) | Kodierungsübersetzerschaltung zur Anwendung in einem beigeordneten Gedächtnissystem | |
DE2517102A1 (de) | System zum ankoppeln des datenprocessors einer datenverarbeitungsanlage an periphere einheiten | |
DE2042596A1 (de) | Schaltungsanordnung zur Umsetzung eines einzigen kodierten Eingangszeichens in eine Mehrzahl kodierter Ausgangszei chen | |
DE3315683C1 (de) | Schaltungsanordnung zum Abfragen einer Matrix aus Tastenkontakten | |
DE2208649A1 (de) | Tastengesteuertes elektronisches Rechengerät | |
DE1181276B (de) | Datengeber aus matrixfoermig angeordneten Ferrit-Ringkernen | |
DE1774301C3 (de) | Binäres Rechenelement | |
DE1574603A1 (de) | Binaere Addierschaltung | |
DE2904457C3 (de) | Adressdecoder | |
EP0065037B1 (de) | Schaltungsanordnung für eine aus gleichartigen Halbleiterbausteinen aufgebaute logische Verknüpfungsanordnung | |
DE2742512A1 (de) | Informationsuebertragungs-system | |
DE1953309C (de) | Zuordner | |
DE1939266C3 (de) | Verknüpfungsschaltung | |
DE1141673B (de) | Dekodierer mit einer mit Magnetkernen aufgebauten Matrixschaltung, bei der die Kernewenigstens eine Eingangs-windung und eine Anzahl von Ausgangswindungen aufweisen, zur UEbertragung einer Binaerzahl von N Bits | |
DE1120186B (de) | Dezimalregister | |
DE3906238C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |