DE1774301C3 - Binäres Rechenelement - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Hauptanspruchs. Ein., derartige Schaltungsanordnung ist in der älteren deutschen Patentschrift 15 24 197 vorgeschlagen worden und ferner in der Zeitschrift »IEEE Transactions on Electronic Computers«, April 1967, Seiten 165 bis 171, beschrieben. Diese Schaltungsanordnung dient zur binären Addition von zwei Eingangsvariablen sowie einer Übertragsvariablen, wobei die Signale, insbesondere das Übertragssignal, eine möglichst geringe Anzahl von Verknüpfungsschaltungen durchlaufen sollen. Nach der älteren deutschen Patentschrift sind in der Schaltungsanordnung einige Verknüpfungsschaltungen mit zusätzlichen Steuereingiingen versehen, so daß abhängig von den Signalen an diesen Steuereingängen außer der Addition noch andere logische Verknüpfungen der Eingangsvariablen vorgenommen werden können. Eine ähnliche Schaltung ist auch aus der NLOS 65 01 243 bekannt, bei der jedoch einem Eingang der Eingangsgatter ein weiteres Gatter vorgeschaltet ist Außerdem sind keine Steuereingänge vorgesehen mittels denen die Verknüpfungsfunktion geändert werden könnte. Außerdem werden durch das zusätzliche Eingangsgatter die Eingangssignale mehr verzö gert, so daß die ganze Anordnung langsamer arbeitet.

In der DT-AS 12 19 259 wird ein logisches Schaltnet; beschrieben, mit dem zwei binäre Variable durcl zusätzliche Steuersignale nach verschiedenen Funktio nen verknüpft werden können. Dieses bekannti Schaltnetz besitzt jedoch einen anderen als dei eingangs genannten Aufbau und ist nicht dazu geeignei eine binäre Addition unter Berücksichtigung eine Übertrags durchzuführen.

In der Zeitschrift »IEEE Transactions on Electron! Computers«, Volvum EC-15, Nr. 4, August 1966, werde auf Seite 640 bis 646 eine Anzahl nur aus NAND-Scha tungen aufgebaute Schaltungsanordnungen beschrie ben, darunter auch eine zur binären Addition zweie Variabler und eines Übertragssignals. Dabei mu insbesondere das Übertragssignal mehrere Gatte durchlaufen, so daß diese bekannte Schaltungsanon nung ebenfalls nicht sehr schnell arbeitet, und außerde

keine Steuereingänge vorgesehen, durch die die !!"rknüDfungsfunktion verändert werden könnte, ς hließlich ist in der NL-OS 2 92 437 eine Schaltungs-

Hnung r Verknüpfung zweier Eingangsvariablen ,eben, die mit jg

h Eingangsschaltungen werden sämUiche Kombi ^^uf^c je,- beiden Eingangsvari;»blen entschlüsselt, ⁿ³f!°durch Kombinationen von Steuersignalen können

chiedene Verknüpfungen dieser beiden Eingangsva^vers. gebildet werden. Auch diese bekannte 'khal-

sanordnung ist aufgrund ihres anderen Aufbaues "•M dazu geeignet, eine binäre Addition zweier Eingangsvariabler und eines Übertragssignals durchzu-Alle untenstehend erwähnten Signale sind binär, d. h., sie können nur zwei durch die Zeichen O und 1

Qchlieu»¹·'¹¹""" " · °" angegebenen Werte annehmen. Wenn a ein Signal ist,

nrdnung zur Verknüpfung zweier Eingangsvanablen i_{st a}'_das Komplementärsignal.

!"gegeben, die mit Mapritä^sschaltungen arbeitet. 5 Ein binäres Signal kann gegebenenfalls aus zwei oder ■""""" '"" "■ " · mehreren elementaren binären Signalen zusammengesetzt sein. Dies ist u. a. bei den untenstehend durch t\ C_n 1, z_h D₁ und E₁ usw. angegebenen Signalen der Fall. Aus den Werten der Elementarsignale, aus denen beispielsweise das Signa! c, zusammengesetzt ist, muß sich dann eindeutig der Wert des Signals c, herleiten lassen.

Eine NAND-Schaltung ist eine Schaltung, die aus beispielsweise vier binären Signalen ;i, b, c und d das Signal:

^ÜAufgabe der Erfindung ist es, die Schaltungsanord- is ng nach dem Oberbegriff des Hauptanspruchs mit "glichst wenig Aufwand so auszugestalten, daß ^glichst viele verschiedene sinnvolle Verknüpfungen '" η zwei Eingangsvariablen und einem Übertragssignal durchgeführt werden können, wobei da-. Übertragssi-IaI weiterhin eine möglichst geringe Anzahl von MAND-Schaltungen durchlaufen soll. Diese Aufgabe Inst die Erfindung durch die im Kennzeichen des Hauptanspruchs angegebenen Maßnahmen. Mit dieser erfindungsgemäßen Schaltungsanordnung können außer der binären Addition mit Übertragsverarbeitung noch eine durch die Anzahl der möglichen Kombinationen der Steuersignale gegebene Anzahl weiterer Verknüpfungsfunktionen mit den Eingangsvariablen und dem Übertragssignal durchgeführt werden, wobei weiterhin das Übertragssignal von einer vorhergehenden Stufe nur ein Gatter durchlaufen muß. Weitere Ausgestaltungen der Erfindung, nach denen mit zusätzlichen Steuersignalen noch weitere Verknüpfungsfunktionen möglich sind, sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen

Fig. 1 und 2 zwei erfindungsgemäße Schaltungsan-Ordnungen für aufeinanderfolgende Ziffernstellen,

F i g. 3 in Tabellenform die Signale, die beispielsweise bei der Addition zweier Binärziffern und eines Übertragssignals auftreten,

Fig.4 in Form einer Tabelle die Verknupfungsfunktionen, die bei verschiedenen Kombinationen von Steuersignalen durchgeführt werden,

Fig 5 und 6 Schaltungsanordnungen für zwei aufeinanderfolgende Ziffernstellen nach einer Ausgestaltung der Erfindung,

Fig. 7 in Tabellenform die Verknüpfungsfunktionen, die die Schaltungsanordnungen nach Fig. 5 und 6 bei verschiedenen Kombinationen der Steuersignale durchführen,

Fig.8 und 9 Schaltungsanordnungen fur zwei aufeinanderfolgende Ziffernstellen nach einer weiteren Ausgestaltung der Erfindung,

F i g. 10 in Tabellenform die Verknüpfungsfunktionen, die die Schaitungsanordnungen nach Fig.8 und 9 bei verschiedenen Kombinationen der Steuersignale durch-

führen,

Fig. 11 und 12 Schaitungsanordnungen für auleinanderfolgende Ziffernstellen nach einer weiteren Ausgestaltung der Erfindung,

Fig. 13 in Tabellenform die Verknüpfungsfunktionen, < >_?

die die Schaitungsanordnungen nach F i g. 11 und 12 bei verschiedenen Kombinationen der Steuersignale durchführen.

Ui ■ h ■ c ■ d)' :- α t- />' + c·' f d'

(01)

herleitet. In dieser Formel stellt das Zeichen · (das oft auch fortgelassen wird) die UND-Verknüpfung und das Zeichen + die ODKR-Verknüpfung dar.

Hat das Signal dständig den Wert l,so ist d' = O und die NAND-Schaltung liefert das Signal:

Ui ■/)■<·)' = u + b' +

(02)

d. h. ein Eingang einer NAND-Schaltung kann dadurch unwirksam gemacht werden, daß ein Signal mit dem ständigen Wert 1 diesem Eingang zugeführt wird.

Hat das Signal dständig den Wert O, so ist d' = 1 und die NAND-Schaltung liefert unabhängig von den Werten der Signale a, b und c ein Signal mit dem ständigen Wert 1, d.h. eine NAND-Schaltung kann als Ganzes dadurch unwirksam gemacht werden, daß einem seiner Eingänge ein Signal mit dem standigen Wert 0 zugeführt wird.

Dadurch, daß die Gleichung (01) in der Form

geschrieben wird, ergibt sich, daß die Gruppe zweier Eingangssignale cund c/duich ein einziges Signal

= er/

(04)

ersetzbar ist. Eine gleiche Bemerkung gilt natürlich für Gruppen von drei, vier usw. Eingangssignalen. Aus der Gleichung (01) ergibt sich weiter noch

Ui + h' + c' + J'Y = {abcd)" = abcd, (05) was der Gleichung

gleichwertig ist.

Eine Schaltung, die aus vier Eingangssignalen a, b, < und d das Signal (a + b + c + d)' bildet, heißt eint NOR-Schaltung. Aus dem obenstehenden geht hervor daß e'ise NAND-Schaltung in eine NOR-Schaltun; übergchii und umgekehrt, wenn die Zuordnung de Signalzustandes (beispielsweise hohe oder niedrigi Spannung, Strom oder kein Strom) mit dem diese: Signalzustand bezeichnenden Symbol (0 oder vertauscht wird. In technischer Hinsicht sind di NAND- und die NOR-Schaltungen also gleichwertig.

Es passiert oft, daß ein Signal einer Größe zugeordnc ist, die nur zwei Werte annehmen kann, insbesonder

17 74 3Oi

einer Ziffer im binären System. Selbstverständlich wird der Signalwert 1 dann dem Wert 1 dieser Größe und der Signalwert 0 dem Wert 0 dieser GröDe zugeordnet. Es ist in diesem Fall praktisch, Signal und Größe mit demselben Buchstaben zu bezeichnen, beispielsweise Signal a ist zugeordnet der Ziffer a. Das komplementäre Signal a'ist dann ebenfalls der Ziffer a zugeordnet, aber die Zuordnung ist dann derart, daß der Signalwert a' - 0 dem Wert 1 und der Signalwert a' = 1 dem Wert 0 dieser Größe zugeordnet ist.

Schaltungen entsprechend der Erfindung sind besonders wichtig als Teil der Recheneinheit einer elektronischen Rechenmaschine. Alle sich auf die i. Zifferstelle beziehenden Signale und Elemente sind dann mit einem Index / versehen. Aber der in der (/-1). Zifferstelle gebildete Übertrag, der in der i. Zifferstelle verarbeitet werden muß und also Eingangsübertrag für diese Zifferstelle ist, wird durch c, angegeben, während der in der /'. Zifferstelle selber gebildete Übertrag, der also für diese Zifferstelle Ausgangsübertrag ist und in der (/+1). Zifferstelle verarbeitet werden muß, durch C₁₊1 angegeben wird.

Nachstehend sind a, und n?, die Ziffern an der i. Zifferstelle zweier Zahlen A und M, mit denen eine Operation durchgeführt werden muß, und z,ist die Ziffer an der /. Zifferstelle des Ergebnisses Zdieser Operation. Weiter ist oder Eingangsübertrag, c,-+i der Ausgangsübertrag und Dj, Ej, K₁ und L,-sind Hilfssignale.

Die in den Fig. 1 und 2 dargestellten Schaltungen enthalten beide eine aus vier Eingangs-NAND-Schaltungen t, 2, 3 und 4 bestehende Eingangsstufe, eine aus einer weiteren NAND-Schaltung 5 bestehende Zwischenstufe und eine aus zwei Ausgangs-NAND-Schaltungcn 6 und 7 besiehende Ausgangsstufe.

Die vier NAND-Schaltungen der Eingangsstufe empfangen die Signale: a-_h /i?„ P; ;i„ ml, Q; al, ml, R bzw. a,', hi,, 5, von denen P, Q, R und 5 vier Steuersignale sind. Die NAND-Schaltungcn 1 und 2 bilden zusammen ein durch Dl angegebenes Hilfssignal und die NAND-Schaltungen 3 und 4 ein durch E, angegebenes Hilfssignal. Der Eingangsübertrag c, bzw. c,' wird über drei Leitungen empfangen.

In der Schaltung nach Fig. 1 empfangt die aus einer weiteren NAND-Schaltung 5 bestehende Zwischenstufe die Signale Dl, £,und e,und bildet daraus das Hilfssignal K'i, während die aus einer weiteren NAND-Schallung 5 bestehende Zwischenstufe in der Schaltung nach F i g. 2 die Signale D\ E, und C₁ empfängt und daraus das Hilfssignal //,bildet.

In der Schaltung nach Fig. 1 empfängt clic erste Ausgaiigs-NAND-Scliallungficlie Signale D'„ /:',uiul K), in der Schaltung nach F i g. 2 die Signale O'„ /:', und /.',. Weiter empfängt die /weite Ausgiings-NAN D-Schaltung 7 in der Schaltung nach F i g. 1 clic Signale A", und c, und in der Schaltung nach F i μ. 2 clic Signale /.',und r',.

Die Ausgangs-NAND-Schallungen 6 und 7 liefern zwei Signale, die in der Schaltung mich Fig. I zusammen das Signal /', und in der Schaltung mich F i μ. 2 zusammen das Signal /, bilden. In der Schaltung nuoli F i g. I bilden die Signale /?', und Abzustimmen das Signal c¹',, ι, und in der Schaltung nach F i g. 2 bilden die Signale /f,und //,zusiimmendasSignal c,₍ ι.

Die in den Fig. 1 und 2 dargestellten Schaltungen können abhängig von den Werten der Steuersignale /', Q₁ Iiund 5UiItCiScIIiCdIiClIe Operationen mil den Ziffern der Zählen Λ und M durchführen. So ergibt sich beispielsweise aus der Tabelle der F i g. 3, da 1.1 die Schaltungen als binärer Vollaclclicrer wirksam sind, wenn die Steuersignale P, Q, R und 5 die Werte 1, 0, 1 bzw. 0 aufweisen.

In dieser Tabelle bezeichnen die Spalten P, Q, R und S Steuersignale. Die Spalten a,, m,, ca z,und c,+ i geben die Werte der Größen a_h m„ C₁, z,und cy+i an. Die in den Spalten D'„ E₁, K'_h L'_h z*„ z'*, r*,₊ , und c',* + i angegebenen Werte sind weitere auttretende Signalwerte. Die Spalten a'„ m'„ c'„ z', und c',+ \ geben die komplementären Werte der Größen a/, im, c_h z, und c_M ι ίο an.

Etwas Besonderes dieser und weiterer Schaltungen ist, daß die Größe z-, oder das Komplement z', nicht in Form eines einzigen, diesem zugeordneten binären Signals geliefert wird, sondern in Form einer Kombination zweier binärer Signale z\; (F i g. 1) oder z, (F i g. 2), die, wenn sie einer NAND-Schaltung zugeführt werden, am Ausgang derselben mit der Größe z, oder z', äquivalent sind, was sich aus der Tabelle ablesen läßt. (Siehe dazu die Spalten z'* mit z,bzw. z'mit z'i) Ähnliche Bemerkungen gelten für die Kombinationen von jeweils zwei oder mehr Signalen c,und c,₊1, die den Größen c,und und c,₊1 zugeordnet sind.

Eine weitere Besonderheil ist, daß die Schaltung nach Fig. 1 das Signal c,empfangen muß und die Signale z', und c'i+1 liefert, während die Schaltung nach F i g. 2 das Signal c'i empfangen muß und die Signale z, und c_M ι liefert. Die Schaltungen nach F i g. 1 und 2 (die eigentlich mit Ausnahme der Vertauschungen oder Negationen der Eingangs- und Ausgangssignalc identisch sind) τ,ο müssen einander zum aufeinanderfolgenden Durchführen einer Operation mit Signalen, die einer Ziffer einer geradzahligen und einer ungcradzahligen ZifferstcUc zugeordnet sind, also abwechseln.

In der Tabelle der Fig.4 sind die mit der Schaltungsanordnung nach F i g. 1 und 2 möglichen sinnvollen Verknüpfungen angegeben. Dabei sind die verschiedenen Kombinationen von Werten für die Steuersignale P₁ Q, R und 5 aufgereiht. Die dabei gefundenen sinnvollen Vcrknüpfungscrgebnissc Z sind in allgemeiner Form mit Zahlen durch A und Λ-i dargestellt und der Übertrag ist durch C₀ angegeben. In dieser und weiteren Tabellen geben die in dei Rcchcnmaschinentcchnik oft verwendeten Zcieher folgendes an:

+ arithmetische Addition

- arithmetische Subtraktion

Λ konjunktion (»UND«)(pro bit)

V disjunktion (»ODF.R«)(pro bit)

so ' Negation (pro bit)

" Antivalenz (»nioduki-2«) (pro bit)

In den F i g. 5 und (1 ist das Schema einer Fiweiteiuni der erfindiingsgemalkn Schaltungsanordnung bei de

ss ein zusätzliches Steuersignal ,V verwendet win angegeben.

In F i g. Γ) ist die Frweiteriing für den Fall angegebei daß die Schaltungsanordnung zum Durchführen vo Operationen mil binilren Signalen dient, die den Ziffer

<,(, der geradzahligen Zifferstellen (/' ^ 0, 2, 4 .. /ugeordnel sind. Dabei wird ein zusätzliche!. Steuers gnal Λ' der weiteren NAND-Schaltung 5 und de /.weilen Ausgiinps-NAND-Seliiiltiing 7 zugeführt. Du ses zusätzliche Steuersignal .V wird weiter einer erste

ds zusätzlichen NAND-Schaltung 8, mit der zugleich di Ausgang einer /weiten /usät/.lichen NAND-Sehaltiini: verbunden ist, zugeführt. Die F.ingange der zweite /usiil/.lichen NAND-Schaltung 9 sind mit den Ausgiii

gen der Eingangs-NAND-Schaluingen 1 und 2, die das Signal Ω', liefern, verbunden. Das Ausgangsübertragssignal c',+ 1 liegt an den Ausgängen der weiteren NAND-Schaltung 5 und der ersten zusätzlichen NAND-Schaltung8.

In F i g. 6 ist die Schaltungsanordnung zum Durchführen von Operationen mit binären Signalen, die den Ziffern der ungeradzahligen Zifferstellen (/ = 1, 3,5 ...) zugeordnet sind, angegeben. Diese Anordnung entspricht der Anordnung nach F i g. 2 vollkommen, wobei dann nun noch die Leitung für das auftretende zusätzliche Steuersignal Xangegeben ist.

Baut man eine Parallelanordnung zum Durchführen einer Anzahl Operationen aus den oben beschriebenen Anordnungen auf, so muß also abwechselnd eine Anordnung nach Fig.5 und eine Anordnung nach F i g. 6 verwendet werden.

In der Tabelle nach Fig. 7 sind die mit den Schaltungsanordnungen nach F i g. 5 und 6 möglichen sinnvollen Verknüpfungen auf entsprechende Weise wie in der Tabelle nach F i g. 4 angegeben.

Es gibt nun zwei Spalten für die Ergebnisse Z der Verknüpfungen, und zwar für den Fall, wo das Steuersignal X den Signalwert 1 bzw. den Signalwert 0 aufweist.

Es stellt sich heraus, daß für X = 1 kein Unterschied gegenüber der Anordnung nach Fig. 1 und 2 auftritt, weil für X= 1 die betreffende Eingangsklemme unwirksam ist. Für X=O werden die NAND-Schaltungen, die das Signal X an einer Eingangsklemme empfangen, als Ganzes unwirksam.

In den Fig.8 und 9 ist das Schaltbild einer zusätzlichen Erweiterung der Anordnung nach der Erfindung angegeben, wobei zwei zusätzliche Steuersignale X und Χ, verwendet werden, für deren Verarbeitung drei zusätzliche NAND-Schaltungen 8, 9 und 10 vorhanden sind.

In Fig.8 ist die Erweiterung für den Fall angegeben, daß die Anordnung zum Durchführen von Verknüpfungen mit binären Signalen dient, die den Ziffern der geradzahligen Zifferstellcn (/ = 0, 2, 4 ...) zugeordnet sind. Dabei wird das zusätzliche Steuersignal X der ersten zusätzlichen NAND-Schaltung 8, der weiteren NAND-Schaltung 5 und der zweiten Ausgangs-NAND-Schaltung 7 zugeführt. Das zweite zusätzliche Steuersi- .|s gnal Xi wird der zweiten zusätzlichen NAND-Schaltung 9 zugeführt, der zugleich das Signal D'i der Ausgänge der Eingangs-NAND-Schaltungen 1 und 2 zugeführt wird. Die Negation des zweiten zusätzlichen Steuersignals Λ'Ί wird einer drillen zusätzlichen NAND-Sehal- y> lung 10 /iigeführl, der zugleich das Signal /:', der Ausgänge der IUIIgIIiIgS-NANI)-SChIiIItIiIgCIi 3 und 4 zugeführt wird Die Ausgänge el er zusätzlichen NAND-Schaltiingen 9 und 10 sind mil weiteren Einwilligen der zusätzlichen NAND-Schiiltimg B verbunden. Das ss Ausgiingsübeririigssignal erscheint wieder an den Ausgängen der ersten zusiUzlichen NAND-Schaltung 8 und der weileren NAND-Schiiltting ¹V In F i g. 9 ist die Erweiterung für den Fall angegeben, daß die Anordnung zum Durchführen von Operationen mit binären Signalen dient, die den Ziffern der ungeradzahligen Zifferstellen (/= 1. 3, 5 ...) zugeordnet sind. Diese Anordnung entspricht der Anordnung nach F i g. 8 in dem Sinne, daß das zusätzliche Steuersignal X über eine Leitung Draht nur unmittelbar weitergeleitet wird, daß das zweite zusätzliche Steuersignal ΧΊ der zweiten zusätzlichen NAND-Schaltung 9, der zugleich das Signal £,der Ausgänge der Eingangs-N AN D-Schaltungen 3 und 4 angeboten wird, zugeführt wird, und daß die Negation des zweiten Steuersignals X',· der dritten zusätzlichen NAND-Schaltung 10, der zugleich das Signal Ο',-der Ausgänge der Eingangs-NAND-Schaltungen 1 und 2 angeboten wird, zugeführt wird. Die Ausgänge der NAND-Schaltungen 9 und 10 sind wieder mit den Eingängen der ersten zusätzlichen NAND-Schaltung 8 verbunden.

Baut man eine Anordnung zum Verknüpfen mehrstelliger Zahlen nach einer Anzahl Verknüpfungen aus den im obenstehenden anhand der F i g. 8 und 9 beschriebenen Anordnungen auf, so muß also wieder abwechselnd eine Anordnung nach F i g. 8 und eine Anordnung nach F i g. 9 verwendet werden.

In der Tabelle nach Fig. 10 sind die mit der Anordnung nach den F i g. 8 und 9 möglichen sinnvollen Verknüpfungen auf entsprechende Weise wie in der Tabelle nach F i g. 7 angegeben. Es gibt zwei Spalten für die Ergebnisse Zder Operationen, und zwar für den Fall daß das Steuersignal X = 1 ist, und für X = 0. Es stell! sich heraus, daß insgesamt 47 sinnvolle Verknüpfunger stattfinden können. Die Spalte, in der X = 1 ist, zeigi noch neue Möglichkeiten.

In den Fig. 11 und 12 ist ein viertes Beispiel zweiei Schaltungsanordnungen für aufeinanderfolgende Zifferstellen angegeben. Diese Anordnungen entsprechen der Anordnungen nach den K i g. 1 und 2 in dem Sinne, dal: nun statt vier Eingangs-NAND-Sehaltungen ach Eingangs-NAND-Schaluingcn, die zwei Gruppen vor vier (1, 2, 3, 4 und la, 2a, 3a, 4a) NAND-Schaltungci bilden, vorhanden sind. Die Signale a» m» a',-und m'_h di( diesen NAND-Schaltungen (1, la bzw. 2, 2a usw. zugeführt werden, sind dieselben wie in den F i g. 1 unc 2. Als Steuersignale dienen nun P, Q. R. S. W, V, L/und 7 Der Ausgangsübertrag r',-,i der Fig. II wird wicde durch das Signal K',aus der weiteren NAND-Schaltunj 5 und das Signal D', nun aus den NAND-Schaltungen 1 2, la und 2.Ί gebildet. Der Ausgangsübertrag c,-+1 de I·" ig. 12 wird durch das Signal /..', aus der weitere' NAND-Schaltung S und cias Signal /:, nun aus del N A N D-Schaltungen 3,4, \;i und 4;/ gebildet.

In der Tabelle nach Ι'ίμ. I.) sind die sinnvolle Verknüpfungen, welche die Anordnungen nach Fig. 1 und 12 abhängig von den Werten der nein Steuersignal an den l'.ingangs NANDSchaltungen durchführe können, angegeben.

Aus der Tabelle nach l-'ig. 13 ist ersichtlich, daß 7 sinnvolle Verknüpfungen stalliiiuleii können.

I lieivii IO HIaII 709 040/1

Claims (4)

Patentansprüche:

1. Schaltungsanordnung aus NAND-Schaltungen zum Verknüpfen von zwei Eingangswerten und einem Übertragswe^rt, die je als binäre Eingangssignale und Eingangsübertragssignale auf mehreren parallelen Leitungen vorhanden sind, wobei die Eingangssignale normal und invertiert gleichzeitig vorliegen, zu einem Ausgangswett und einem Ausgangsübertragswert, die je als binäre Ausgangssignale und Ausgangsübertragssignale auf mehreren parallelen Leitungen in codierter Form abgegeben werden, mit Eingangs-NAND-Schaltungen, die untereinander unterschiedliche Kombinationen von Eingangssignalen beider Eingangswerte erhalten, mit einer weiteren NAND-Schaltung, die die Eingangsübertragssignale und die Ausgangssignale der Eingangs-NAND-Schaltungen erhält, mit einer ersten Ausgangs-NAND-Schaltung, die die Ausgangssignale der Eingangs-NAND-Schaltungen und das Ausgangssignal der weiteren NAND-Schaltung erhält, und mit einer zweiten Ausgangs-NAND-Schaltung, die die Eingangsübertragssignale und das Ausgangssignal der weiteren NAND-Schaltung erhält, wobei die Ausgänge der ersten und der zweiten Aiusgangs-NAND-Schaltung die Ausgangssignale der Schaltungsanordnung und der Ausgang der weiteren NAND-Schaltung und der Ausgang wenigstens einer Eingangs-N AN D-Schaltung die Ausgangsübertragssignale in codierter Form liefern, dadurch gekennzeichnet, daß wenigstens vier Eingangs-NAND-Schaltungen (1, 2, 3, 4) vorgesehen sind, die die vier möglichen verschiedenen Kombinationen der normal und invertiert vorliegenden Eingangssignale (c/,, nn a„ m,) beider Eingangswerte so empfangen, daß jede Kombination wenigstens von einer Eingangs-N AN D-Schaltung empfangen wird, und jede Eingangs-NAND-Schaltung zusätzlich ein eigenes Steuersignal (P, Q, R, S) empfängt, wobei die Kombination der Steuersignale die mit den Eingangssignalen und den Eingangsübertragssignalen (c,) durchzuführende Verknüpfung bestimmt, und daß die Ausgänge aller Eingangs-NAND-Schaltungen mit Eingängen der weiteren NAND-Schaltung (5) verbunden sind und die Ausgänge wenigstens zweier Eingangs-NAND-Schaltungen zusammen mit dem Ausgang der weiteren NAND-Schaltung den Code für den Ausgangsübertrag liefern.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zum Durchführen von Operationen mit binären Signalen, die den Ziffern der geradzahligen Zifferstellen zugeordnet sind, ein zusätzliches Steuersignal (X) der weiteren NAND-Schaltung (5), der zweiten Ausgangs-NAND-Schaltung (7) und einer ersten zusätzlichen NAND-Schaltung (8) zugeführt ist. mit der außerdem der Ausgang einer zweiten zusätzlichen NAND-Schaltung (9) verbunden ist, deren Eingänge mit dem Ausgang einiger der Eingangs-NAND-Schaltungen (1, 2) verbunden sind, wobei der Code für den Ausgangsübertrag von der weiteren NAND-Schaltung (5) und von der ersten zusätzlichen NAND-Schaltung (8) geliefert wird (F i g. 5).

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zwei zusätzliche Steuersignale (X, Xi) und drei zusätzliche NAND-Scha'.tungen (8,9 und 10) vorhanden sind, daß das zweite zusatzliche Steuersignal (X;) der zweiten b/.w. der dritten zusätzlichen NAND-Schaltung (9 und 10) zugeführt wird, mit deren Eingängen auch der Ausgang von zwei Eingangs-NAND-Schaltungen (1, 2, 3, 4) verbunden ist, daß der Ausgang der zweiten und dritten zusätzlichen NAND-Schaltung (9 und 10) mit Eingängen der ersten zusätzlichen NAND-Schaltung (8) verbunden ist, und daß zum Durchführen von Operationen mit binären Signalen, die den Ziffern der geradzahligen Zifferstellen zugeordnet sind, das zusätzliche Steuersignal (X) der weiteren NAND-Schaltung (5), der zweiten Ausgangs-NAND-Schaltung (7) und der ersten zusätzlichen N AN D-Schaltung (8) zugeführt ist (F i g. 8 und 9).

4. Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß zwei Gruppen von je vier Eingangs-NAND-Schaltungen (1, 2, 3, 4; la, 2a, ia, 4a) vorgesehen sind, die je die gleichen binä.en Eingangssignale empfangen, und daß jede der acht Eingangs-NAND-Schaltungen ein eigenes Steuersignal (P, Q, R. S; T, U, V, W) empfängt (F ig. 11 und 12).