DE1524143C - Arithmetisch logische Einheit - Google Patents

Description

Die Erfindung bezieht sich auf eine mehrstellige arithmetisch-logische Einheit zur wahlweisen, schnellen Bildung der Binärsumme oder einer der logischen Verknüpfungen »UND«, »ODER«, »EXKLUSIVODER« sowie zur Stellenverschiebung einzelner Binärzahlen bzw. des Ergebnisses logischer Verknüpfungen, mit einem binären Paralleladdierwerk, das zur vorausschauenden Übertragsverarbeitung aus gleichstelligen Operandenbitpaaren wenigstens zwei unterschiedliche Bitfunktionen erzeugt, die den übertragsverarbeitenden Schaltungen zugeführt werden, und das parallel zur Übertragsverarbeitung aus den Bitfunktionen eine in die betreffende Stelle einlaufende Überträge nicht berücksichtigende Rohsumme bildet.

Die arithmetisch-logische Einheit eines Datenverarbeitungssystems hat im allgemeinen verschiedene Operationen auszuführen. Eine ihrer Hauptaufgaben besteht in der Ausführung der arithmetischen Grundoperationen Addition und Subtraktion; weitere Aufgaben sind die Bildung logischer Verknüpfungen aus den Operanden und die Ausführung von Stellenverschiebungen. Die Instrumentierung einer Einheit, die diese Operationen realisieren kann, bereitet verschiedene Probleme. Den einzelnen Operationen können Teilschaltungen zugeordnet werden, die entweder zueinander parallel oder in Serie geschaltet sind. Bei einer bekannten Anordnung der erstgenannten Art ist jede der Teilschaltungen über Torschaltungen an eine gemeinsame Sammelleitung angeschlossen. Durch eine Steuereinrichtung werden jeweils diejenigen Torschaltungen durchlässig gemacht, die zu der der auszuführenden Operation zugeordneten Teilschaltung führen. Für parallel verarbeitende Maschinen erfordert eine solche Einrichtung einen erheblichen Aufwand an Steuer- und Schaltmitteln. Im Falle der Serienschaltung sind die Eingangssignale jeweils durch alle Teilschal tungen hindurchzuführeh, obwohl nur eine davon mit diesen Eingangssignalen Operationen ausführt. Die Folge hiervon ist, daß eine relativ lange Zeit notwendig ist, bis die Resultate am Ausgang zur Verfügung stehen.

Es ist auch bereits vorgeschlagen worden, eine komplexe Schaltung zur Realisierung eines Teils der vorgenannten Operationen, nämlich der arithmetisehen Addition und Subtraktion und verschiedener logischer Operationen, wie der Verknüpfungen »UND«, »ODER« und »EXKLUSIVES ODER«, vorzusehen. In Abhängigkeit von verschiedenen Steuersignalen liefert der Ausgang einer solchen Schaltung jeweils das für die eingestellte Operation zutreffende Resultat. Auch diese Anordnung hat den Nachteil, daß an jeder Resultatbildung eine verhältnismäßig große Anzahl Schaltelemente beteiligt ist, wodurch die Zeit, die zur Ermittlung des Resultats notwendig ist, verhältnismäßig lang wird.

Es ist ferner bekannt, eine komplexe Schaltung zur Realisierung eines Teils der vorgenannten Ope- ' rationen zweistufig auszubilden, indem eine erste Stufe der Schaltung parallel und stereotyp eine Vielzahl Hilfsgrößen erzeugt, aus,denen sich unter dem Einfluß einer Steuerschaltung sämtliche von der zweiten Stufe ausführbaren Funktionen ableiten lassen (deutsches Patent 1184125). Diese Schaltung, die der obengenannten Parallelanordnung von Teilschaltungen nahe kommt, erfordert bei Verwendung in einem parallelarbeitenden Datenverarbeitungssystem eine große Anzahl Schaltelemente für jede Wertstelle. Der vorerwähnte Nachteil, daß an der Resultatbildung jeweils eine verhältnismäßig große Anzahl Schaltelemente beteiligt ist, trifft auch bei dieser Einrichtung zu.

Es ist außerdem bereits vorgeschlagen worden, ein rein arithmetisches Rechenwerk zur schnellen Parallel-Addition binärer Operanden dadurch zu verwirklichen, daß durch UND- und ODER-Verknüpfung der Operandenbits Ubertragsbildungs- und Übertragsausbreitungsfunktionen gewonnen werden, aus denen durch UND-Verknüpfung der Übertragsbildungsfunktionen mit den. Ausbreitungsfunktionen übergeordneter Bitstellen Ubertragssignale für die jeweiligen Bitstellen gebildet werden und die durch stellengleiche separate UND-Verknüpfung mit den Übertragssignalen zu Endsummensignalen vereinigt werden. Eine derartige Einrichtung ist zur Ausführung logischer Verknüpfungen nicht geeignet.

Es wurde aber auch vorgeschlagen, bei einem binären Volladdierwerk Maßnahmen vorzusehen, bestimmte logische Verknüpfungen, nämlich die »UND«-Funktion und die »EXKLUSIV-ODER«- Funktion, als selbständige Ergebnisse dadurch zu erzeugen, daß eine zusätzliche logische Schaltung zur Sperrung bzw. Voreinstellung der Eingangs- und Ausgangsleitungen für den Übertrag vorgesehen wird (vgl. deutsches Patent 1193 278). Zur Bildung der »EXKLUSrV-ODER«-Funktion wird der Übertragseingang und der Übertragsausgang des Volladdierers für eine normale Uberträgsweiterleitung gesperrt und auf Null voreingestellt. Die »EXKLUSIV-ODER«- Funktion ist danach vom Summenausgang des Volladdierwerkes abgreifbar. Bei Bildung der »UND«- Funktion wird der Übertragseingang gesperrt und auf den Binärwert »Eins« voreingestellt, während eine Zwischenfunktion, die normalerweise zur Ableitung der Summe dient, ebenfalls gesperrt wird. Die »UND«-Funktion kann nach dieser Voreinstellung, die durch geeignete Steuersignale bewirkt wird, vom Ubertragsausgang des Volladdierers abgenommen werden. Die Einrichtung hat den Nachteil, daß die Eingangssignale auch bei der Bildung der logischen Funktionen alle Logikstufen des Volladdierwerkes zu durchlaufen haben, obwohl an der Erzeugung der logischen Verknüpfungen nur eine bzw. ein Teil dieser Stufen beteiligt ist. Ein weiterer Nachteil besteht darin, daß die Sperrung und Voreinstellung der Übertragsverbindungen des Addierwerkes einen hohen Aufwand annimmt, wenn das Addierwerk eine Schaltung zur Übertragsvorausschau aufweist, da eine solche Schaltung im Interesse einer schnellen Übertragsausbreitung zwischen den einzelnen Stellen bzw.* Stellengruppen jeweils mehrere Übertragstransportwege verwendet. Außerdem ist bei dieser Einrichtung der Umstand nachteilig, daß nur ein Teil der üblicherweise notwendigen logischen Operationen in dieser Form realisiert werden kann. Für die logische Operation »ODER« und auch für mit einzelnen Operanden oder den Ergebnissen von logischen Operationen auszuführende Stellenverschiebungen sind dagegen zusätzliche Schaltungen notwendig, die einen separaten Arbeitstakt erfordern.

Aufgabe der Erfindung ist es, eine arithmetisch-. logische Einheit anzugeben, welche die vorerwähnten Nachteile vermeidet. Die erfindungsgemäße Anordnung stellt einen günstigen Kompromiß zwischen Parallel- und Serienanordnung der einzelnen Teilschaltungen dar. Trotzdem sie in vorteilhafter Weise

für die Bildung der logischen Resultate Schaltelemente des arithmetischen Teils ausnutzt, vermeidet sie, daß jeweils eine Vielzahl Schaltelemente des arithmetischen Teils an der Bildung der verhältnismäßig einfachen logischen Verknüpfungen teilnimmt. Erfindungsgemäß wird dies dadurch erreicht, daß die Ausgänge von Bitfunktionsgeneratorschaltungen und eines Halbsummengenerators durch Umgehungsleitungen an den übertragsverarbeitenden Schaltungen vorbei über Selektionstore mit einer wahlweise io. steuerbaren Stellenverschiebeschaltung verbunden sind, daß die Selektionstore einen ersten Satz Tore für Bitfunktionen zur Anzeige einer Übertragserzeugung in der betreffenden Stelle, einen zweiten Satz Tore für-Bitfunktionen zur Anzeige einer Übertragsweiterleitung durch die betreffende Stelle und einen dritten Satz Tore für den Ausgang des Halbsummengenerators umfassen, von denen der erste und der zweite Satz durch »UND«- bzw. »ODER«-Operationssteuersigiiale und der dritte Satz durch ein »EXKLUSIV - ODER« - Operationssteuersignal für eine Signalübertragung geöffnet werden, und daß ein gemeinsamer Ausgang der Einheit durch wahlweise Steuerung der Selektionstore und einer Auswahltorschaltung Ausgangssignale entweder von der Stellen-Verschiebeschaltung oder vom Ausgang des Paralleladdierwerkes zugeführt erhält.

Eine Weiterbildung der Erfindung ist im Unteranspruch gekennzeichnet.

Ein Vorteil der erfindungsgemäßen Einrichtung besteht darin, daß der Zeittakt für arithmetische und logische Operationen in beiden Fällen einheitlich lang und insgesamt relativ kurz sein kann. Da in die logischen Operationen wahlweise Stellenverschiebungen einbezogen werden können, ergibt sich auch bei den logischen Operationen eine gute Ausnutzung der vom Volladdierer bestimmten Taktzeit, während sich eine zusätzliche Taktzeit für Stellenverschiebungen erübrigt.

Nachfolgend wird ein Aüsführungsbeispiel der Erfindung an Hand von Zeichnungen erläutert.

Es zeigt

F i g. 1 ein Blockschaltbild einer vorteilhaften Ausführungsform der arithmetisch-logischen Einheit gemäß der Erfindung und

F i g. 2 bis 8 vereinfachte Darstellungen von verschiedenen Teilen der Anordnung nach Fig. 1.

Die arithmetisch-logische Einheit nach Fig. 1 ist in der Lage, von zwei Operanden OP1 und OP 2 die arithmetische Summe sowie die logischen Beziehungen »UND«, »ODER«, »EXKLUSIVES ODER« zu bilden und mit diesen Operanden oder den gebildeten Resultaten verschiedene Stellenverschiebungen vorzunehmen. Die arithmetische Summe wird unter Verwendung des für sich bekannten Prinzips der vorausschauenden Übertragsbildung berechnet, welches darin besteht, daß die Addierwerksstellen zu einer Anzahl Gruppen zusammengefaßt werden, von denen jeder eine Schaltung zugeordnet ist zur Ermittlung des Vorüegens einer Übertragsbildungs- und Übertragsausbreitungsbedingung für alle Stellen dieser Gruppe. Ein für eine Gruppe bestimmter Übertrag kann bei Vorliegen einer solchen Bedingung diese Gruppe überspringen und bereits der nächsten Gruppe zugeführt werden. Ebenso kann ein VOQ der Gruppe gebildeter Übertrag verwendet werden, noch bevor diese Gruppe Überträge von einer Gruppe niedrigerer Bitstellenordnung empfängt.. ,

Arithmetische Operationen

Der arithmetisch-logischen Einheit nach F i g. 1 werden binäre Operanden OPl, OP 2 in Parallelform über Leitungen 21, 22 zugeführt. Diese Leitungen sind an logische Verknüpfungsschaltungen 23 und 24 angeschlossen, die von den Operandenbits Bitfunktionen erzeugen. Die Schaltung 23 erzeugt Ubertragsbildungsfunktionen G durch UND-Verknüpfung der Bits gleicher Stellenordnung aus beiden Operanden. Die Schaltung 24 erzeugt Übertragsausbreitungsfunktionen T durch ODER-Verknüpfung der Bits gleicher Stellenordnung aus den beiden Operanden.

Die Funktionen G und Γ werden in einer Schaltung 25 zu Gruppenfunktionen GGR und TGR zusammengefaßt. Hierzu werden Gruppen von je vier Bitstellen gebildet. Eine Übertragsausbreitungs-Gruppenfunktion TGR entsteht durch UND-Zusammenfassung aller Übertragsausbreitungs-Bitfunktionen T der betreffenden Gruppe, wie aus dem Block 25 in F i g. 2 zu ersehen ist. Diese Gruppenfunktionen TGR geben Auskunft darüber, daß für die zugeordnete ,Gruppe eine Übertragsausbreitungsbedingung vorliegt, so daß ein für diese Gruppe bestimmter Übertrag die Gruppe überspringen und der nächsten Gruppe zugeleitet werden kann. Wie weiterhin aus F i g. 2 zu ersehen ist, werden Übertragsbildungs- * Gruppenfunktionen GGR dadurch erzeugt, daß die Ubertragsbildungs-Bitfunktionen G einer jeden Bitstelle der. Gruppe mit allen Ubertragsausbreitungs-Bitfunktiorien T der übergeordneten Bitstellen innerhalb der Gruppe durch »UND« verbunden werden. Die Ergebnisse dieser Verknüpfung werden in Form einer ODER-Verknüpfung zusammengefaßt. Zur Darstellung in F i g. 2 ist zu bemerken, daß π die niedrigste Wertstelle des Addierwerkes bedeutet und daß ein Übertrag in Richtung der höchsten Wertstelle h fortschreitet.

Die Gruppenfunktionen GGR und TGR werden zu einer Gruppenübertrags-Generatorschaltung 26 (F i g. 1 und 2) geleitet, die aus den Gruppenfunktionen Gruppenüberträge CGR in die einzelnen Gruppen bildet. Hierzu wird die Ubertragsbildungs-Gruppenfunktion GGR der wertstellenmäßig niedrigsten Gruppe mit den Übertragsausbreitungs-Gruppenfunktionen TGR aller bis zur betreffenden Gruppe in der Wertstellenordnung folgenden Gruppen durch »UND« verknüpft, und das Ergebnis dieser Verknüpfung und der entsprechenden Verknüpfungen der höheren Gruppenfunktionen GGR ist zur betreffenden Gruppe durch »ODER« zusammengefaßt. Ein Beispiel zeigt der Block 26 von F i g. 2.

Aus den Gruppenübertragssignalen CGR und den Bitfunktionen G, T werden durch eine Schaltung 27 Übertragssignale C' in die einzelnen Bitstellen abgeleitet. Der Übertrag in die erste Stelle einer Gruppe wird durch das Gruppenübertragssignal der wertstellenmäßig vorausgehenden Gruppe gebildet, wie die Fig. 2 z.B. für die Bitstelle«+4*zeigt. Die Übertragssignale ' innerhalb einer Gruppe werden durch UND-Verknüpfung des .in diese Gruppe einlaufenden Gruppenübertrages CGR und der bis. zu der betreffenden Bitstelle in der Stellenordnung folgenden Bitfunktioneh T oder durch eine Bitfunktion G einer niedrigeren Stelle innerhalb der Gruppe in UND-Verbindung mit den bis zur betreffenden Stelle folgenden T-Funktionen gebildet. Dies ist im einzelnen in F i g. 3 dargestellt.

Die Bitfunktionen G, Γ werden von den Schaltun- h-6 vorliegt, davon ausgegangen, daß ein Übertragsgen 23, 24 des weiteren zu einer UND-Schaltung 28 signal CINAC in die Wertstelle h-6 durch eine geleitet, die aus den G-Funktionen und den r-Funk- G-Funktion in Wertstelle A-7 ausgelöst wird, wie tionen gleicher Stellenordnung eine Operanden- F i g. 6 zeigt.

Halbsumme HS nach der Beziehung HS = G & Γ 5 pas CINAC-Signal für Wertstelle h-5 wird durch bildet. gleichzeitiges Vorliegen einer G-Funktion für Wert-Die Operanden-Halbsumme und die Übertrags- stelle ή-7 und einer Γ-Funktion für Wertstelle h-6 signale C aus der Schaltung 27 werden im linken oder durch das Vorliegen einer G-Funktion für Teil einer Summen-ODER-Schaltung 29 stellenge- Wertstelle h-6 gebildet. Das C/AMC-Signal für Wertrecht nach der Funktion »EXKLUSIVES ODER« io stelle Λ-4 wird ebenfalls durch eine G-Funktion von zur Endsumme verknüpft. Wertstelle Λ-7 in Verbindung mit den Γ-Funktionen _o · · · . für die Wertstellen h-6 und h-5 oder durch ein Summenvorausschau CWJ-Signal gebildet. Das CINA C-Signal von Wert-Für die sieben höchsten Bitstellen h-6 bis A der stelle A-3 entspricht einer GGH-Funktion der Gruppe Endsumme werden vorläufige Summenziffern gebil- 15 Λ-7 bis A-4. Die Bildung der übrigen C/AL4C-Signale det, die bereits vor dem Vorliegen der endgültigen wird jeweils mit Hilfe dieser Gruppenfunktion in der Summe zur Weiterverwendung in anderen Einheiten aus F i g. 6 ersichtlichen Weise vorgenommen,
eines Datenverarbeitungssystems zur Verfügung Aus den Halbsummensignalen HS von Schaltung stehen. Hierzu werden die G-Funktionen und die 28 und den C/^C-Übertragssignalen von Schaltung Γ-Funktionen dieser Bitstellen in Schaltung 30 zu ao 31 wird nun in Schaltung 35 eine vorläufige End-Übertragssignalen CINT umgewandelt. Es handelt summe SA C gebildet. Da für den Weg 33 angenomsich dabei um gruppeninterne Überträge innerhalb men wurde, daß ein Übertrag in die Wertstelle Λ-7 der beiden höchststelligen Bitstellengruppen, Die vorliegt, ist das Summensignal SAC dieser Stelle Umwandlung erfolgt in einer Weise, wie es unter gleich der Negation des entsprechenden HS-Signals Hinweis auf Fig. 3 für die Bildung der Übertrags- 35 (Fig. 7). Die übrigen &4C-Signale entstehen durch signale C, soweit es sich dort um gruppeninterne . EXKLUSIVE-ODER-Verknüpfungen der HSSi-Überträge handelt, beschrieben wurde. Die Art der gnale von Schaltung 28 mit den CMC-Signalen glei-Zusammenfassung ist auch aus Block 30 von Fig. 4 eher Stellenordnung von Schaltung31.
zu ersehen. Es ist zu bemerken, daß für die Stelle Ebenso wird in Schaltung 36 aus den CINAC-A-3 kein C/iVT-Signal nötwendig ist, da die Funk- 30 Ubertragssignalen von Schaltung 32 und den HaIbtion dieses Signals durch ein TGR-Signal der Gruppe Summensignalen HS eine vorläufige Endsumme ft-7 bis A-4 ersetzt werden kann, wie aus der folgen- SNAC gebildet. Da für den Weg 34 angenommen den Beschreibung deutlich wird. wurde, daß kein Übertrag in die Wertstelle A-7 vof-Die weitere Ermittlung der hochstelligen Endsum- liegt, ist das Halbsummensignal HS dieser Wertstelle menziffern erfolgt auf zwei getrennten Wegen, wobei 35 gleich dem Summensignal SNAC. Das Summenfür den einen Weg (Verbindung 33) angenommen signal SNAC für die Wertstelle h-6 wird nach der in wird, daß ein Übertrag in die Wertstelle Λ-7 (dies ist Fi g. 8 angegebenen Beziehung aus den Signalen HS, die niedrigste Wertstelle der beiden höchststelligen CINAC und CIAC dieser Wertstelle abgeleitet. Die Bitstellengruppen) vorliegt, und für den anderen übrigen SM4C-Signale entstehen durch EXKLU-Weg (Verbindung 34) angenommen wird, daß kein 40 SIVE-ODER-Verknüpfungen von HS-Signalen der Übertrag in die Wertstelle A-7 vorliegt. In der Schal- Schaltung 28 mit den C/iWiC-Signalen gleicher Stellung 31 wird die erstgenannte Annahme dadurch in- lenordnung von der Schaltung 32.
strumentiert, daß für die Wertstelle h-6 das Vorliegen Es sind auf diese Weise bereits vor der Ermitteiner Übertragsausbreitungs-Bitfunktion Γ dem Vor- lung der Überträge in den niedrigeren Wertstellen handensein eines Übertrages CIAC in die Stelle h-6 45 zwei vorläufige Endsummensignale SNAC, SAC vergleichgesetzt wird. Daraus folgt, daß bei Vorliegen*" fügbar, die über Leitungen 37, 38 zur Ableitung von Übertragsausbreitungs-Bitfunktionen T für- die weiterer Funktionen, die jedoch nicht in den Rah-Wertstellen Λ-7 und h-6 auch ein Übertrag CIAC men der vorliegenden Erfindung gehören, verwendet nach der Stelle Λ-5 zu übertragen ist. Ein Übertrag werden können, noch bevor die übrigen Endsumin diese Stelle kann aber auch durch eine G-Funk- 50 menstellen errechnet worden sind,
tion in StelleΛ-6 entstehen (Fig. 5). Hierbei würde Zur Bildung der endgültigen Endsumme dienen es sich nicht um einen angenommenen, sondern um die beiden UND-Schaltungen 39, 40. Die vorläufige einen echten Übertrag handeln..Ein Ubertragssignal Summe SAC wird von der UND-Schaltung 39 als CIAC in A-4-erfolgt, bei gleichzeitigem Vorhanden- Endsumme dem linken Teil der Summen-ODER-sein von Γ-Funktionen in den Wertstellen Λ-7, h-6 55 Schaltung 29 zugeführt, wenn von Schaltung 26 über und Λ-5 oder bei Vorliegen eines internen Übertra- Leitung 42 der UND-Schaltung 39 als zweites Einges CINT in Wertstelle h-4 von Schaltung 30. Ein gangssignal ein Gruppenübertragssignal CGR in die Übertrag CIAC in Stelle Λ-3 wird durch eine Über- Bitstellengruppe A-7 bis Λ-4 zugeführt wird. Andetragsausbreitungs-GruppenfunktionrGT? der Wert- rerseits wird die vorläufige Summe SNAC als endstellen /i-7 bis h-4 gebildet. Die Überträge CIAC für 60 gültige Summe der Summen-ODER-Schaltung 29 die weiteren Stellen /i-2 bis A werden jeweils durch zugeführt, wenn die UND-Schaltung 40 ein Signal eine UND-Verknüpfung dieser TG/i-Funktion mit CGR empfängt, das über die Negierungsschaltung 43 den in dieser Gruppe bis zur jeweiligen Bitstelle aus dem Gruppenübertragssignal CGR in die Bitwertstellenmäßig folgenden Γ-Funktionen oder durch Stellengruppe Λ-7 bis A-4. gewonnen wird.
Vorliegen eines C/iVT-Signals in der betreffenden 65 An dieser Stelle ist zu bemerken, daß über Leitun-Wertstelle gewonnen. . gen 60, 61 das CG/?-Signal von Leitung 42 und des-Analog hierzu wird in Schaltung32 (Fig. 1) bei¹ sen Negation den nachgeschalteten, die vorläufigen der Annahme, daß kein Übertrag in die Wcrtstelle hochstelligen Summenbits auswertenden Schaltungen

zugeführt werden kann, um als Auswahlkriterium dafür zu dienen, welche der von diesen Schaltungen inzwischen gebildeten weiteren Funktionen die richtige ist.

Die ausgewählte Endsumme gelangt von der ODER-Schaltung 29 über die UND-Schaltung 44 und eine weitere ODER-Schaltung 45 zu einem Resultatregister 46, wo sie zur Weiterverwendung bereitgehalten wird. Die Entnahme der Resultate aus eine UND-Schaltung 53, die Stellenverschiebungsschaltung 54 und die ODER-Schaltung 45 dem Resultatregister 46 zugeführt, wobei durch Abwesenheit des Steuersignals 53 und die UND-Schaltung 44 des die arithmetische Summe bildenden Teils gesperrt wird.

Bei der Stellenverschiebeschaltung 54 handelt es sich um eine für sich bekannte Schaltung, die auf das Vorliegen von Steuersignalen VSR oder VSL die

dem Register 46 erfolgt über eine Leitung 47. Das io durch die hindurch laufenden Werte um eine einRegister 46 liefert außerdem ein Vorzeichen-Anzeige- stellbare Anzahl Bitstellen nach rechts oder nach signal V 2, das Auskunft über das Vorzeichen des links verschiebt. So bewirkt beispielsweise das Steuer-Resultates gibt. Es ist noch zu bemerken, daß die signal VSL 1 eine Verschiebung um eine Stelle nach vorausgehend beschriebene Additionsschaltung auch links. Auf diese Weise können die von der aritheine Einrichtung zur Ausführung eines Endübertra- 15 metisch-logischen Einheit gebildeten, am Ausgang ges von der höchsten Wertstelle in die niedrigste der ODER-Schaltung 53 erscheinenden logischen Wertstelle aufweist für Rechnungen im negativen
Bereich. Die detaillierte Erläuterung dieser Einrichtung erschien jedoch nicht notwendig, da ein Übertrag in die niedrigste Bitstellengruppe einem Grup- »o
penübe rtrag von einer vorausgehenden Bitstellen-

Operandenverknüpfungen im gleichen Maschinenzyklus um eine wählbare Stellenzahl nach rechts oder links verschoben werden.

Die Stellenverschiebung eines einzelnen Operanden geschieht durch Anlegen des Steuersignals 53 und des gewünschten Verschiebesteuersignals VSL bzw. VSR. Hierdurch wird die UND-Schaltung 57 geöffnet, so daß die Ausgangssignale der Halbsummenschaltung 28 über Leitung 56, UND-Schaltung und ODER-Schaltung 53 zur Stellenverschiebeschaltung 54 gelangen können. Bei Eingabe eines einzelnen Operanden OPl oder OP 2 stellen die Ausgangssignale der Halbsummenschaltung 28 den be-

G verwendet. Unter Umgehung der vorausgehend er- 30 treffenden Operanden unverändert dar, da die Ausläuterten Schaltungen zur Ausführung der' arith- gangssignale dieser Schaltung mit der EXKLUSI-metischen Operationen werden diese Bitfunktionen VEN ODER-Verknüpfung identisch sind. Der Opedirekt dem Ausgang der arithmetischen-logischen rand kann somit durch die Schaltung 54 stellenver-Einheit zugeführt. Dies geschieht über Leitun- schoben über ODER-Schaltung 45 dem Resultatgen 50, 51. Da eine Übertragsbildungsfunktion G die 35 register 46 zugeführt werden.

gruppe entspricht, die in diesem Falle jedoch die höchste Bitstellengruppe der Anordnung ist.

Logische Operationen

Um die logischen Beziehungen »UND«, »ODER« und »EXKLUSIVES ODER« zu erzeugen, werden gemäß der Erfindung die zur Ausführung der arithmetischen Operationen benötigten Bitfunktion T und

UND-Verknüpfung der gleichstelligen Operandenbits ist, ist sie als logische UND-Verknüpfung verwendbar. Ein Steuersignal 51, das die arithmetischelogische Einheit auf die Ausführung der logischen Operanden-Verknüpfung »UND« einstellt, öffnet eine UND-Schaltung 52, so daß die G-Funktion über eine ODER-Schaltung 53, eine Stellenverschiebeschaltung 54 und die ODER-Schaltung 45 zum Resultatregister gelangt. Hierbei wird durch das Fehlen des Signals 31 am zweiten Eingang der UND-Schaltung 44 der Endsummenausgang der ODER-Schaltung 29 gesperrt. Ebenso kann durch ein Steuersignal 52 mit Hilfe einer UND-Schaltung 55 die Γ-Funktion von Schaltung 24 über die ODER-Schaltung 53, die Stellenverschiebeschaltung 54 und die ODER-Schaltung 45 als ODER-Verknüpfung der Operanden OPl und OP 2 zum Resultatregister 46 geleitet werden. Durch die mit dem Auftreten des ODER-Steuersignals 52 verbundene Abwesenheit des Steuersignals 52 wird wiederum die UND-Schaltung 44 gesperrt und damit die Überführung der gleichzeitig aus den am Eingang anliegenden Operanden gebildeten arithmetischen Summe in das Resultatregister 46 verhindert.

Als EXKLUSIVE-ODER-Verknüpfung wird gemaß der Erfindung die bei den arithmetischen Operationen mehrfach benötigte Halbsumme HS verwendet. Hierzu ist der Ausgang der Schaltung 28 über eine Leitung 56 mit einer UND-Schaltung 57 verbunden, die als zweites Eingangssignal ein Steuersignal 53 empfängt, das die arithmetisch-logische Einheit auf die Erzeugung der EXKLUSIV-ODER-Verknüpfung einstellt. Die Halbsumme HS wird über

Claims (2)

Patentansprüche:

1. Mehrstellige arithmetisch-logische Einheit zur wahlweisen, schnellen Bildung der Binärsumme oder einer der logischen Verknüpfungen »UND«, »ODER«, »EXKLUSIV-ÖDER« sowie zur Stellenverschiebung einzelner Binärzahlen bzw. des Ergebnisses logischer Verknüpfungen, mit einem binären Paralleladdierwerk, das zur vorausschauenden Übertragsverarbeitung aus gleichstelligen Operandenbitpaaren wenigstens zwei unterschiedliche Bitfunktionen erzeugt, die den übertragsverarbeitenden Schaltungen zugeführt werden, und das parallel zur Übertragsverarbeitung aus den Bitfunktionen eine in die betreffende Stelle einlaufende Überträge nicht berücksichtigende Rohsumme bildet, dadurch gekennzeichnet, daß die Ausgänge von Bitfunktionsgeneratorschaltungen (23, 24) und eines Halbsummengenerators (28) durch Umgehungsleitungen (50, 51, 56) an den übertragsverarbeitenden Schaltungen vorbei über Selektionstore (52, 55, 57) mit einer wahlweise steuerbaren Stellenverschiebeschaltung (54) verbunden sind, daß die Selektionstbre einen ersten Satz Tore (52) für Bitfunktionen zur Anzeige einer Übertragserzeugung in der betreffenden Stelle, einen zweiten Satz Tore (55) für Bitfunktionen zur Anzeige einer Übertragsweiterleitung durch die betreffende Stelle und einen dritten Satz Tore (57) für den Ausgang des Halbsummengenerators umfassen, von denen der erste und der zweite Satz durch »UND«- bzw. »ODERe-Operations-

¹ 109 637/132

Steuersignale und der dritte Satz durch ein »EX-KLUSIV-ODETt«-Oi>erationssteuer signal für eine Signalübertragung geöfinet werden, tind daß ein gemeinsamer Ausgang (45) der Einheit durch wahlweise Steuerung der SelektrcmstOre und einer Auswahltorschaltung (44) Ausgangssignale entweder von der SteHihversclriebeschallang oder vom Ausgang des frarafteläddierwerkes zugeführt erhält.

10

2. Arithmetisch-logische Einheit nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der Stellenverschiebeschaltung (54) direkt und der Ausgang des Paralleladdierwerkes über die Auswahltorschaltung (44) mit dem gemeinsamen Ausgang (45) der Einheit verbunden ist and daß die Auswahltorschaltung synchron und im Gegentakt zu den Selektionstoren (52, 55, 57) geöffnet wird.

Hierzu 2 Statt Zeichnungen