DE1774301B2

DE1774301B2 - Binaeres rechenelement

Info

Publication number: DE1774301B2
Application number: DE19681774301
Authority: DE
Inventors: Jan Leonardus van Beekbergen Weelden (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1967-06-01
Filing date: 1968-05-18
Publication date: 1977-02-24
Also published as: FR1582518A; BE715997A; GB1203730A; NL6707613A; NL150243B; DE1774301A1; US3596075A

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Hauptanspruchs. Eine derartige Schaltungsanordnpng ist in der älteren deutschen Patentschrift 15 24 197 vorgeschlagen worden und ferner in der Zeitschrift »IEEE Transactions on Electronic Computers«, April 1967, Seiten 165 bis 171, beschrieben. Diese Schaltungsanordnung dient zur binären Addition von zwei Eingangsvariablen sowie einer Übertragsvariablen, wobei die Signale, insbesondere das Übertragssignal, eine möglichst geringe Anzahl von Verknüpfungsschaltungen durchlaufen sollen. Nach der älteren deutschen Patentschrift sind in der Schaltungsanordnung einige Verknüpfungsschaltungen mit zusätzlichen Steuereingängen versehen, so daß abhängig von den Signalen an diesen Steuereingängen außer der Addition noch andere logische Verknüpfungen der Eingangsvariablen vorgenommen werden können. Eine ähnliche Schaltung ist auch aus der NL-OS 65 01 243 bekannt, bei der jedoch einem Eingang der Eingangsgatter ein weiteres Gatter vorgeschaltet ist Außerdem sind keine Steuereingänge vorgesehen mittels denen die Verknüpfungsfunktion geänden werden könnte. Außerdem werden durch das zusätzliche Eingangsgatter die Eingangssignale mehr verzö gen, so daß die ganze Anordnung langsamer arbeitet.

In der DT-AS 12 19 259 wird ein logisches Schaltneu beschrieben, mit dem zwei binäre Variable durcr zusätzliche Steuersignale nach verschiedenen Funktio nen verknüpft werden können. Dieses bekannt« Schaltnetz besitzt jedoch einen anderen als der eingangs genannten Aufbau und ist nicht dazu geeignet eine binäre Addition unter Berücksichtigung eine; Übertrags durchzuführen.

In der Zeitschrift »IEEE Transactions on electron 1 Computers«, Volvum EC-15, Nr. 4, August 1966, weidei auf Seite 640 bis 646 eine Anzahl nur aus NAND-Schal Hingen aufgebaute Schaltungsanordnungen benenne ben, darunter auch eine zur binären Addition zweie Variabler und eines Übertragssignals. Dabei mul insbesondere das Übertragssignal mehrere Gatte durchlaufen, so daß diese bekannte Schaltungsanord nung ebenfalls nicht sehr schnell arbeitet, und außerder

iind keine Steuereingänge vorgesehen, durch die die yerknüpfungsfunktion verändert werden könnte.

Schließlich ist in der NL-OS 2 92 437 eine Schaltungsanordnung zur Verknüpfung zweier Eingangsvariablen angegeben, die mit Majoritätsschaltuvigen arbeitet Durch Eingangsschaltungen werden sämtliche Kombinationen der beiden Eingangsvariablen entschlüsselt, und durch Kombinationen von Steuersignalen können verschiedene Verknüpfungen dieser beiden Eingangsvariablen gebildet werden. Auch diese bekannte Schaltungsanordnung ist aufgrund ihres anderen Aufbaues nicht dazu geeignet, eine binäre Addition zweier Eingangsvariabler und eines Übertragssignals durchzuführea

Aufgabe der Erfindung ist es, die Schaltungsanordnung nach dem Oberbegriff des Hauptanspruchs mit möglichst wenig Aufwand so auszugestalten, daß möglichst viele verschiedene sinnvolle Verknüpfungen von zwei Eingangsvariablen und einem Gbertragssignal durchgeführt werden können, wobei das Übertragssi- gnal weiterhin eine möglichst geringe Anzahl von NAND-Schaltungen durchlaufen soll. Diese Aufgabe löst die Erfindung durch die im Kennzeichen des Hauptanspruchs angegebenen Maßnahmen. Mit dieser erfindungsgemäßen Schaltungsanordnung können außer der binären Addition mit Übertragsverarbeitung noch eine durch die Anzahl der möglichen Kombinationen der Steuersignale gegebene Anzahl weiterer Verknüpfungsfunktionen mit den Eingangsvariablen und dem Übertragssignal durchgeführt werden, wobei weiterhin das Übertragssignal von einer vorhergehenden Stufe nur ein Gatter durchlaufen muß. Weitere Ausgestaltungen der Erfindung, nach denen mit zusätzlichen Steuersignalen noch weitere Verknüpfungsfunktionen möglich sind, sind in den Unteransprüchen gekennzeichnet

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen

F i g. 1 und 2 zwei erfindungsgemäße Schaltungsanordnungen für aufeinanderfolgende Ziffernstellen,

F i g. 3 in Tabellenform die Signale, die beispielsweise bei der Addition zweier Binärziffern und eines Übertragssignals auftreten,

F i g. 4 in Form einer Tabelle die Verknüpfungsfunktionen, die bei verschiedenen Kombinationen von Steuersignalen durchgeführt werden,

F i g. 5 und 6 Schaltungsanordnungen für zwei aufeinanderfolgende Ziffernstellen nach einer Ausgestaltung der Erfindung,

F i g. 7 in Tabellenform die Verknüpfungsfunktionen, die die Schaltungsanordnungen nach F i g. 5 und 6 bei verschiedenen Kombinationen der Steuersignale durchführen,

Fig.8 und 9 Schaltungsanordnungen für zwei aufeinanderfolgende Ziffernstellen nach einer weiteren Ausgestaltung der Erfindung,

F i g. 10 in Tabellenform die Verknüpfungsfunktionen, die die Schaltungsanordnungen nach F i g. 8 und 9 bei verschiedenen Kombinationen der Steuersignale durchführen,

Fig. 11 und 12 Schaltungsanordnungen für aufeinanderfolgende Ziffernstellen nach einer weiteren Ausgestaltung der Erfindung,

Fig. 13 in Tabellenform die Verknüpfungsfunktionen, die die Schaltungsanordnungen nach Fig. 11 und 12 bei verschiedenen Kombinationen der Steuersignale durch-AlIe untenstehend erwähnten Signale sind binär, d. h, sie können nur zwei durch die Zeichen 0 und 1 angegebenen Werte annehmen. Wenn a ein Signal ist, ist a'das KomplernentärsignaL

Ein binäres Signal kann gegebenenfalls aus zwei oder mehreren elementaren binären Signalen zusammengesetzt sein. Dies ist u. a. bei den untenstehend durch c* d+u z„ Di und Ei usw. angegebenen Signalen der Fall. Aus den Werten der Elementarsignale, aus denen

ίο beispielsweise das Signal c, zusammengesetzt ist, muß sich dann eindeutig der Wert des Signals c, herleiten lassen.

Eine NAND-Schaltung ist eine Schaltung, die aus beispielsweise vier binären Signalen a, b, c und ο das

i.s Signal:

(α ■ b ■ c ■ d)' = α' + b' + c' + d"

(01)

herleitet In dieser Formel stellt das Zeichen · (das oft auch fortgelassen wird) die UND-Verknüpfung und das Zeichen + die ODER-Verknüpfung dar.

Hat das Signal d ständig den Wert 1, so ist d' = 0 und die NAND-Schaltung liefert das Signal:

(α · b ■ c Y = α' + b' + c\

(02)

d. h. ein Eingang einer NAND-Schaltung kann dadurch unwirksam gemacht werden, daß ein Signal mit dem ständigen Wert 1 diesem Eingang zugeführt wird.

Hat das Signal c/ständig den Wert 0, so ist d' = 1 und die NAND-Schaltung Hefen unabhängig von den Werten der Signale a, b und c ein Signal mit dem ständigen Wert 1, d. h. eine NAND-Schaltung kann als Ganzes dadurch unwirksam gemacht werden, daß einem seiner Eingänge ein Signal mit dem ständigen Wert 0 zugeführt wird.
Dadurch, daß die Gleichung (01) in der Form

[α-b- (c · d) Y = ά + b' + (c · d)'

geschrieben wird, ergibt sich, daß die Gruppe zweier Eingangssignale cund c/durch ein einziges Signa!

c = cd

(04)

ersetzbar ist. Eine gleiche Bemerkung gilt natürlich für Gruppen von drei, vier usw. Eingangssignalen.
Aus der Gleichung (01) ergibt sich weiter noch

(α' + b' + c' + d'Y = (abcd'" = abcd, (05)

was der Gleichung

(α + b f c + </)' = a ■ b' ■ c' ■ d'.

(06)

gleichwertig ist.

Eine Schaltung, die aus vier Eingangssignalen a, b, c und d das Signal (a + b + c + d)' bildet, heißt eine NOR-Schaltung. Aus dem obenstehenden geht hervor daß eine NAND-Schaltung in eine NOR-Schaltung übergeht und umgekehrt, wenn die Zuordnung de; Signalzustandes (beispielsweise hohe oder niedrige Spannung, Strom oder kein Strom) mit dem dieser Signalzustand bezeichnenden Symbol (0 exier 1

f>5 vertauscht wird. In technischer Hinsicht sind dii NAND- und die NORSchallungen also gleichwertig.

Es passiert oft, daß ein Signal einer Größe zugeordne ist, die nur zwei Werte annehmen kann, insbesonden

einer Ziffer im binären System. Selbstverständlich wird der Signalwert 1 dann dem Wert 1 dieser Größe und der Signalwert 0 dem Wert 0 dieser Größe zugeordnet. Es ist in diesem Fall praktisch, Signal und Größe mit demselben Buchstaben zu bezeichnen, beispielsweise Signal a ist zugeordnet der Ziffer a. Das komplementäre Signal a'ist dann ebenfalls der Ziffer a zugeordnet, aber die Zuordnung ist dann derart, daß der Signalwert a' = 0 dem Wert 1 und der Signalwert a' ·* 1 dem Wert 0 dieser Größe zugeordnet ist

Schaltungen entsprechend der Erfindung sind besonders wichtig als Teil der Recheneinheit einer elektronischen Rechenmaschine. Alle sich auf die i. Zifferstelle beziehenden Signale und Elemente sind dann mit einem Index / versehen. Aber der in der (/— 1). Zifferstelle gebildete Übertrag, der in der i. Zifferstelle verarbeitet werden muß und also Eingangsübertrag für diese Zifferstelle ist, wird durch c, angegeben, während der in der i. Zifferstelle selber gebildete Übertrag, der also für diese Zifferstelle Ausgangsübertrag ist und in der (/+1). Zifferstelle verarbeitet werden muß, durch c,₊1 angegeben wird.

Nachstehend sind a/ und /n, die Ziffern an der L Zifferstelle zweier Zahlen A und Ai, mit denen eine Operation durchgeführt werden muß, und z, ist die Ziffer an der /. Zifferstelle des Ergebnisses Zdieser Operation. Weiter ist cyder Eingangsübertrag, c,₊i der Ausgangsübertrag und D_h £"» K/und L, sind Hilfssignale.

Die in den F i g. 1 und 2 dargestellten Schaltungen enthalten beide eine aus vier Eingangs-N AN D-Schaltungen 1, 2,3 und 4 bestehende Eingangsstufe, eine aus einer weiteren NAND-Schaltung 5 bestehende Zwischenstufe und eine aus zwei Ausgangs-NAND-Schaltungen 6 und 7 bestehende Ausgangsstufe.

Die vier NAND-Schaltungen der Eingangsstufe empfangen die Signale a» m/, P; a_h m,', Q; al, ml, R bzw. a/, m„ S. von denen P, Q, R und 5 vier Steuersignale sind. Die NAND-Schaltungen 1 und 2 bilden zusammen ein durch D₁' angegebenes Hilfssignal und die NAND-Schaltungen 3 und 4 ein durch £/ angegebenes Hilfssignal. Der Eingangsübertrag c, bzw. el wird über drei Leitungen empfangen.

In der Schaltung nach F i g. 1 empfängt die aus einer weiteren NAND-Schaltung 5 bestehende Zwischenstufe die Signale D₁'. £,und cyund bildet daraus das Hilfssignal K'_h während die aus einer weiteren NAND-Schaltung 5 bestehende Zwischenstufe in der Schaltung nach F i g. 2 die Signale D\ E, und C₁ empfängt und daraus das Hilfssignal /.',bildet.

In der Schaltung nach F i g. 1 empfängt die erste Ausgangs-NAND-Schaltung6 die Signale D\ £,und K'_h in der Schaltung nach Fig.2 die Signale D'_h E₁ und L; Weiter empfingt die zweite Ausgangs-NAND-Schaltung 7 in der Schaltung nach F i g. 1 die Signale K) und c, und in der Schaltung nach F i g. 2 die Signale L /und cV

Die Ausgangs-NAND-Schaltungen 6 und 7 liefern zwei Signale, die in der Schaltung nach F i g. 1 zusammen das Signal z'> und in der Schaltung nach F i g. 2 zusammen das Signal z, bilden. In der Schaltung nach Fig.] bilden die Signale D',ι und K', zusammen das Signal c',₊ 1, und in der Schaltung nach F i g. 2 bilden die Signale £,und L ',zusammen das Signal C₁₊ ,.

Die in den F i g. 1 und 2 dargestellten Schaltungen können abhängig von den Werten der Steuersignale P, Q, R und Sunterschiedliche Operationen mit den Ziffern der Zahlen A und M durchführen. So ergibt sich beispielsweise aus der Tabelle der F i g. 3. daß die Schaltungen als binärer Volladdierer wirksam sind.

wenn die Steuersignale P, Q, R und 5 die Werte 1, O, 1 bzw. 0 aufweisen.

In dieser Tabelle bezeichnen die Spalten P, Q, R und S Steuersignale. Die Spalten a* m» c* z,und c,+ i geben die Werte der Größen a_h m* c* z-, und cy+i an. Die in den Spalten £>'„ £* K'_h L'i, z\ ζ'Λ c',_{+ 1} und cv%, angegebenen Werte sind weitere auftretende Signalwerte. Die Spalten aΆ m\ c'a z', und c',+ i geben die komplementären Werte der Größen a_h m_h α z, und c,₊1

ίο an.

Etwas Besonderes dieser und weiterer Schaltungen ist, daß die Größe z, oder das Komplement z', nicht in Form eines einzigen, diesem zugeordneten binären Signals geliefert wird, sondern in Form einer Kombina-

tion zweier binärer Signale ζΊ (F i g. I) oder z, (F i g. 2) die, wenn sie einer NAND-Schaltung zugeführt werden am Ausgang derselben mit der Größe z,- oder z' äquivalent sind, was sich aus der Tabelle ablesen läßt (Siehe dazu die Spalten z',* mit z,bzw. z*mit zfi)

Ähnliche Bemerkungen gelten für die Kombinationen von jeweils zwei oder mehr Signalen c, und Ci₊1, die den Größen ο und und c,+1 zugeordnet sind.

Eine weitere Besonderheit ist daß die Schaltung nach F i g. 1 das Signal c, empfangen muß und die Signale z' und ο',+1 liefert, während die Schaltung nach F i g. 2 das Signal c' empfangen muß und die Signale z, und c,₊1 liefert. Die Schaltungen nach F i g. 1 und 2 (die eigentlich mit Ausnahme der Vertauschungen oder Negationen der Eingangs- und Ausgangssignale identisch sind) müssen einander zum aufeinanderfolgenden Durchführen einer Operation mit Signalen, die einer Ziffer einer geradzahligen und einer ungeradzahligen Zifferstelle zugeordnet sind, also abwechseln.
In der Tabelle der Fig.4 sind die mit der Schaltungsanordnung nach Fig. 1 und 2 möglichen sinnvollen Verknüpfungen angegeben. Dabei, sind die verschiedenen Kombinationen von Werten für die Steuersignale P, Q, R und 5 aufgereiht Die dabei gefundenen sinnvollen Verknüpfungsergebnisse Z sind in allgemeiner Form mit Zahlen durch A und M dargestellt und der Übertrag ist durch q> angegeben. In dieser und weiteren Tabellen geben die in der Rechenmaschinentechnik oft verwendeten Zeichen folgendes an:

+ arithmetische Addition

- arithmetische Subtraktion

Λ konjunktion (»UND«) (pro bit)

V disjunktion (»ODER«) (pro bit)

' Negation (pro bit)

• Antivalenz (»modulo-2«) (pro bit)

In den F i g. 5 und 6 ist das Schema einer Erweiterung der erfindungsgemäßen Schaltungsanordnung bei der ein zusätzliches Steuersignal X verwendet wird, angegebea

In F i g. 5 ist die Erweiterung für den Fall angegeben, daß die Schaltungsanordnung zum Durchführen von Operationen mit binären Signalen dient, die den Ziffern der geradzahligen Zifferstellen (1 - 0, 2, 4 ...) zugeordnet sind. Dabei wird ein zusatzliches Steuersignal X der weiteren NAND-Schaltung 5 und der zweiten Ausgangs-NAND-Schaltung 7 zugeführt Dieses zusatzliche Steuersignal X wird weiter einer ersten zusätzlichen NAND-Schaltung 8, mit der zugleich der Ausgang einer zweiten zusatzlichen NAND-Schalttmg 9 verbunden ist zugeführt Die Einginge der zweiten zusätzlichen NAND-Schaltung 9 sind mit den Ausgän-

gen der Eingangs-N AN D-Schaltungen 1 und 2, die das Signal D', liefern, verbunden. Das Ausgangsübertragssignal c'_/+i liegt an den Ausgängen der weiteren NAND-Schaltung 5 und der ersten zusätzlichen NAND-Schaltung 8. s

In F i g. 6 ist die Schaltungsanordnung zum Durchführen von Operationen mit binären Signalen, die den Ziffern der ungeradzahligen Zifferstellen (/' = 1, 3, 5 ...) zugeordnet sind, angegeben. Diese Anordnung entspricht der Anordnung nach F i g. 2 vollkommen, wobei ι ο dann nun noch die Leitung für das auftretende zusätzliche Steuersignal -Yangegeben ist.

Baut man eine Parallelanordnung zum Durchführen einer Anzahl Operationen aus den oben beschriebenen Anordnungen auf, so muß also abwechselnd eine Anordnung nach Fig. 5 und eine Anordnung nach F i g. 6 verwendet werden.

In der Tabelle nach F i g. 7 sind die mit den Schaltungsanordnungen nach F i g. 5 und 6 möglichen sinnvollen Verknüpfungen auf entsprechende Weise wie in der Tabelle nach F i g. 4 angegeben.
- Es gibt nun zwei Spalten für die Ergebnisse Z der Verknüpfungen, und zwar für den Fall, wo das Steuersignal X den Signalwert 1 bzw. den Signalwert 0 aufweist.

Es stellt sich heraus, daß für X = 1 kein Unterschied gegenüber der Anordnung nach Fig. 1 und 2 auftritt, weil für X= 1 die betreffende Eingangsklemme unwii ksam ist. Für X=O werden die NAND-Schaltungen, die das Signal X an einer Eingangsklemme empfangen, als Ganzes unwirksam.

In den Fig. 8 und 9 ist das Schaltbild einer zusätzlichen Erweiterung der Anordnung nach der Erfindung angegeben, wobei zwei zusätzliche Steuersignale X und X, verwendet werden, für deren Verarbeitung drei zusätzliche NAND-Schaltungen 8, 9 und 10 vorhanden sind.

In Fig 8 ist die Erweiterung für den FaI! angegeben, daß die Anordnung zum Durchführen von Verknüpfungen mit binären Signalen dient, die den Ziffern der geradzahligen Zifferstellen (/ = 0, 2, 4 ...) zugeordnet sind. Dabei wird das zusätzliche Steuersignal X der ersten zusätzlichen NAND-Schaltung 8, der weiteren NAND-Schaltung 5 und der zweiten Ausgangs-NAND-Schaltung 7 zugeführt. Das zweite zusätzliche Steuersi- 4s gnal .Y₁ wird der zweiten zusätzlichen NAND-Schaltung 9 zugeführt, der zugleich das Signal D', der Ausgänge der F.inyangs-NAND-Schaltungen 1 und 2 zugeführt wird. Die Negation des zweiten zusätzlichen Steuersignals X\ wird einer dritten zusätzlichen NAND-Schaltung 10 zugeführt der zugleich das Signal £, der Ausgänge der Eingangs-NAND-Schaltungen 3 und 4 zugeführt wird. Die Ausgänge der zusätzlichen NAND-Schaltungen 9 und 10 sind mit weiteren Eingängen der zusätzlichen NAND-Schaltung 8 verbunden. Das Ausgangsübertragssignal erscheint wieder an den Ausgängen der ersten zusätzlichen NAND-Schaltung 8 und der weiteren NAND-Schaltung 5.

In F i g. 9 ist die Erweiterung für den Fall angegeber daf3 die Anordnung zum Durchführen von Operationei mit binären Signalen dient, die den Ziffern dei ungeradzahligen Zifferstellen (/ = 1,3.5 ...) zugeordne sind. Diese Anordnung entspricht der Anordnung nacr F i g. 8 in dem Sinne, daß das zusätzliche Steuersigna! Λ über eine Leitung Draht nur unmittelbar weitergeleitei wird, daß das zweite zusätzliche Steuersignal ΛΊ dei zweiten zusätzlichen NAND-Schaltung 9, der zugleich das Signal E₁ der Ausgänge der Eingangs-NAND-Schaltungen 3 und 4 angeboten wird, zugeführt wird, und daß die Negation des zweiten Steuersignals Λ", der dritten zusätzlichen NAND-Schaltung 10, der zugleich das Signal D', der Ausgänge der Eingangs-NAND-Schaltungen 1 und 2 angeboten wird, zugeführt wird. Die Ausgänge der NAND-Schaltungen 9 und 10 sind wieder mit den Eingängen der ersten zusätzlichen NAND-Schaltung 8 verbunden.

Baut man eine Anordnung zum Verknüpfen mehrstelliger Zahlen nach einer Anzahl Verknüpfungen aus den im obenstehenden anhand der F i g. 8 und 9 beschriebenen Anordnungen auf. so muß also wieder abwechselnd eine Anordnung nach Fig.8 und eine Anordnung nach F i g. 9 verwendet werden.

In der Tabelle nach Fig. 10 sind die mit der Anordnung nach den F i g. 8 und 9 möglichen sinnvollen Verknüpfungen auf entsprechende Weise wie in der Tabelle nach F i g. 7 angegeben. Es gibt zwei Spalten für die Ergebnisse Zder Operationen, und zwar für den Fall, daß das Steuersignal A" = 1 ist und für X = 0. Es stellt sich heraus, daß insgesamt 47 sinnvolle Verknüpfungen stattfinden können. Die Spalte, in der „Υ = 1 ist zeigt noch neue Möglichkeiten.

In den Fig. 11 und 12 ist ein viertes Beispiel zweier Schaltungsanordnungen für aufeinanderfolgende Zifferstellen angegeben. Diese Anordnungen entsprechen den Anordnungen nach den F i g. 1 und 2 in dem Sinne, daß nun statt vier Eingangs-NAND-Schaltungen acht Eingangs-NAND-Schaltungen. die zwei Gruppen von vier (1, 2, 3, 4 und la. 2a, 3a. 4a) NAND-Schaltungen bilden, vorhanden sind. Die Signale a_h m_h a', und m'_ft die diesen NAND-Schaltungen (1, la bzw. 2, 2a usw.) zugeführt werden, sind dieselben wie in den Fig. 1 und 2. Als Steuersignale dienen nun P. Q, R, S, W. V. Uxmd T. Der Alisgangsübertrag c',_{+ 1} der Fig. 11 wird wieder durch das Signal ΚΊ aus der weiteren NAND-Schaltung 5 und das Signal D] nun aus den NAND-Schaltungen 1, 2, la und 2a gebildet. Der Ausgangsübertrag c,+ \ der Fig. 12 wird durch das Signal L', aus der weiteren NAND-Schaltung 5 und das Signal £/ nun aus den NAND-Schaltungen 3,4,3a und 4a gebildet.

In der Tabelle nach Fig. 13 sind die sinnvollen Verknüpfungen, weiche die Anordnungen nach F i g. 11 und 12 abhängig von den Werten der acht Steuersignale an den Eingangs-NAND-Schaltungen durchführen können, angegeben.

Aus der Tabelle nach Fig. 13 is» ersichtlich, daß 73 sinnvolle Verknüpfungen stattfinden können.

Hierzu 10 Blatt Zeichnungen

709 508/395

Claims

Patentansprüche:

1. Schaltungsanordnung aus NAN D-Schaltungen zum Verknüpfen von zwei Eingangswerten und einem Übertragswert, die je als binäre Eingangssignale und Eingangsübertragssignale auf mehreren parallelen Leitungen vorhanden sind, wobei die Eingangssignale normal und invertiert gleichzeitig vorliegen, zu einem Ausgangswert und einem Ausgangsübertragswert, die je als binäre Ausgangssignale und Ausgangsübertragssignale aut mehreren parallelen Leitungen in codierter Form abgegeben werden, mit Eingangs-NAND-Schaltungen, die untereinander unterschiedliche Kombinationen von Eingangssignalen beider Eingangswerte erhalten, mit einer weiteren NAND-Schalturtg, die die Eingangsübertragssignale und die Ausgangssignale der Eingangs-NAND-Schaltungen erhält, mit einer ersten Ausgangs-NAND-Schaltung, die die Ausgangssignale der Eingangs-NAND-Schaitungen und das Ausgangssignal der weiteren NAND-Schaltung erhält, und mit einer zweiten Ausgangs-NAND-Schaltung, die die Eingangsübertragssignale und das Ausgangssignal der weiteren NAND-Schaltung erhält, wobei die Ausgänge der ersten und der zweiten Ausgangs-NAND-Schaltung die Ausgangssignale der Schaltungsanordnung und der Ausgang der weiteren NAND-Schaltung und der Ausgang wenigstens einer Eingangs-N AN D-Schaltung die Ausgangsübertragssignale in codierter Form liefern, dadurch gekennzeichnet, daß wenigstens vier Eingangs-N AN D-Schaliungen (1, 2, 3, 4) vorgesehen sind, die die vier möglichen verschiedenen Kombinationen der normal und invertiert vorliegenden Eingangssignale (c//, m_t a,, /n,) beider Eingangswerte so empfangen, daß jede Kombination wenigstens von einer Eingangs-NAND-Schal tung empfangen wird, und jede Eingangs-N AN D-Schaltung zusätzlich ein eigenes Steuersignal (P, Q, R, S) empfängt, wobei die Kombination der Steuersignale die mit den Eingangssignalen und den Eingangsübertragssignalen (c,) durchzuführende Verknüpfung bestimmt, und daß die Ausgänge aller Eingangs-NAND-Schaltungen mit Eingängen der weiteren NAND-Schaltung (5) verbunden sind und die Ausgänge wenigstens zweier Eingangs-NAND-Schaltungen zusammen mit dem Ausgang der weiteren NAND-Schaltung den Code für den Ausgangsübertrag liefern.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zum Durchführen von Operationen mit binären Signalen, die den Ziffern der geradzahligen Zifferstellen zugeordnet sind, ein zusätzliches Steuersignal (X) der weiteren NAND-Schaltung (5), der zweiten Ausgangs-NAND-Schaltung (7) und einer ersten zusätzlichen NAND-Schaltung (8) zugeführt ist, mit der außerdem der Ausgang einer zweiten zusätzlichen NAND-Schaltung (9) verbunden ist, deren Eingänge mit dem Ausgang einiger der Eingangs-NAND-Schaltungen (1, 2) verbunden sind, wobei der Code für den Ausgangsübertrag von der weiteren NAND-Schaltung (5) und von der ersten zusätzlichen NAND-Schaltung (8) geliefert wird (F ig. 5). 6s

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dall zwei zusätzliche Steuersignale (X. Xi) und drei zusätzliche NAND-Schaluingen(8,9 und 10) vorhanden sind, daß das zweite zusätzliche Steuersignal (Xt) der zweiten bzw. der dritten zusätzlichen NAND-Schaltung (9 und 10) zugeführt wird, mit deren Eingängen auch der Ausgang von zwei Eingangs-NAND-Schaitungen (1, 2, 3, 4) verbunden ist, daß der Ausgang der zweiten und dritten zusätzlichen NAND-Schaltung (9 und JO) mit Eingängen der ersten zusätzlichen NAND-Schaltung (8) verbunden ist, und daß zum Durchführen von Operationen mit binären Signalen, die den Ziffern der geradzahligen Zifferstellen zugeordnet sind, das zusätzliche Steuersignal (X) der weiteren NAND-Schaltung (5), der zweiten Ausgangs- NAND-Schaltung (7) und der ersten zusätzlichen NAND-Schaltung (8) zugeführt ist (F i g. 8 und 9).

4. Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß zwei Gruppen von je vier Eingangs-NAND-Schaltungen (1,2,3,4; la, 2a, 3a, 4a) vorgesehen sind, die je die gleichen binären Eingangssignale empfangen, und daß jede der acht Eingangs-NAND-Schaltungen ein eigenes Steuersignal (P, Q, R, S; T, U. V. W) empfängt (F i g. 11 und 12).