DE2654950A1

DE2654950A1 - Integrierter festwertspeicher

Info

Publication number: DE2654950A1
Application number: DE19762654950
Authority: DE
Inventors: Jean-Claude Duval; Ruchela Marie Duval; Francis Joseph Mottini; Jean-Jacques Rennard; Serge Auguste Touron
Original assignee: CII HONEYWELL BULL
Current assignee: CII HONEYWELL BULL
Priority date: 1975-12-05
Filing date: 1976-12-03
Publication date: 1977-06-23
Also published as: GB1560749A; NL7613470A; FR2334170A1; IT1064203B; FR2334170B1; JPS5271183A; US4112505A

Description

Integrierter Festwertspeicher

Die Erfindung betrifft integrierte Festwertspeicher, deren Matrixnetz leitende Drähte und halbleitende Streifen aufweist. Diese Festwertspeicher werden in Rechnern mit aufgezeichneten Mikroprogrammen benutzt.

Ein Festwertspeicher ist ein Matrixnetz, das ein Gitter bildet, dessen Zeilen die ausgewählten Wörter übertragen und dessen Spalten die den Wörtern entsprechenden Bits festlegen. Die Entsprechung der Bits zu dem bezeichneten Wort wird mittels Speicherelementen hergestellt, die die Wortzeile mit der Bitspalte koppeln. Die Speicherelemente sind an den Knoten des den Speicher bildenden Gitters derart angeordnet, daß diese Anordnung endgültig ist.

Bei der Herstellung der Festwertspeicher versieht man nämlich manchmal alle Knoten mit zerstörbaren Kopplungselementen,

7 098?. 5/06 7 2

damit der Anwender später die Möglichkeit hat, die zweckmäßige Anordnung der Kopplungselemente in dem Matrixnetz des Speichers durch Zerstörung von bestimmten Elementen des Netzes zu erzeugen. Auf diese Weise wird eine Programmierung vorgenommen und der Speicher wird infolgedessen als programmierbarer Speicher bezeichnet.

Die zerstörbaren Speicherelemente werden in zwei Kategorien unterteilt: nämlich in diejenigen Speicherelemente, die am •Anfang eine leitende Verbindung zwischen den Zeilen und den Spalten bilden und durch einen Überstrom zerstörbar sind, wie etwa die aus einem schmelzbaren Material gebildeten Elemente, so daß nach Zerstörung ein offener Stromkreis vorhanden ist; und diejenigen Speicherelemente, die sich am Anfang der Kopplung widersetzen, wie etwa in Sperrrichtung betriebene Dioden, die durch einen Durchschlag mit Hilfe eines Überstroms oder einer Überspannung zerstörbar sind, woran anschließend sie bei der normalen Verwendung der Speicher Kurzschlüsse bilden. Demzufolge besteht die Programmierung, allgemein ausgedrückt, darin, auf der Höhe des zu zerstörenden Elements durch Auswählen der Wortzeile und der Bitspalte, mit denen das Element verbunden ist, eine elektrische Überlastung hervorzurufen. Die Leiter des Matrixnetzes müssen folglich diese Überlastung ohne Verlust übertragen, um zu vermeiden, daß in dem Fall, in welchem die Überlastung zu gering wäre, nicht die vollständige Zerstörung des gewählten Speicherelementes hervorgerufen wird. Das kann bei gewissen, in Halbleitersubstraten integrierten Speichern der Fall sein, in welchen beispielsweise die Zeilen durch Dotierung von Streifen im Innern des Substrats gebildet sind. Diese Strei fen sind linear und zueinander parallel und weisen einen relativ höheren ohmschen Widerstand auf als die sie kreuzenden Metalldrähte, welche mittels einer Isolierschicht auf das Substrat aufgebracht sind und die Spalten des Matrixnetzes des Speichers bilden. Diese Spalten sind mit

709825/0672

Streifen durch zerstörbare Kopplungselemente verbunden.

Eine Lösung zur Vermeidung der Verluste in den ohmischen Streifen bei der Programmierung von integrierten Festwertspeichern besteht darin, den programmierbaren Festwertspeicher mit gut leitenden Ableitungswegen zu versehen, die die Programmierungsströme ableiten, welche in den in dem Halbleitersubstrat gebildeten ohmischen Streifen fließen. Die Ableitungswege sind mit den Streifen durch Halbleiterstrukturen verbunden, deren Leiten durch das Anlegen eines Steuerpotentials an den Streifen, dem das zu zerstörende Speicherelement entspricht, gesteuert wird.

Auf diese Weise fließt der Programmierungsstrom durch den bezeichneten Draht, durchquert die Halbleiterstruktur mit gesteuerter Leitung und kehrt über den entsprechenden Ableitungsweg zurück, der selbst ein metallischer Draht sein kann, wie die Metalldrähte, die die Spalten des Festwertspeichers bilden. Die vorgenannte Struktur besteht aus vier Schichten mit abwechselnden Leitungstypen, die im Innern der die Zeilen des Speichers bildenden Halbleiterstreifen gebildet sind.

Das Halbleitermaterial dieser Streifen kann auch als Material einer Schicht der Struktur benutzt werden, welches diejenige Schicht ist, die als Steuergitter oder Steuerelektrode zum Zünden der Struktur dient. Wenn das zerstörbare Element eine Diode ist, die aus zwei Halbleiterschichten mit entgegengesetzten Leitungstypen gebildet ist, von denen die eine mit einem Bitdraht verbunden ist, kann die andere Schicht eine der vier Schichten der Struktur mit gesteuerter Leitung ersetzen.

In einer solchen Struktur gibt es, wenn der Speicher P Spalten enthält, wenigstens P/2 Ableitungswege für die Programmierungsströme.

70^825/0672

Das Vorhandensein einer großen Anzahl von Ableitungswegen kompliziert die Struktur des Speichers und verhindert darüberhinaus, daß bei einem gegebenen Speicherplatz eine hohe Anzahl von Zeilen und Spalten vorgesehen werden kann. Ein Beispiel dieser Struktur ist in der DT-OS 2 421 513 beschrieben.

Die Erfindung gestattet eine Vereinfachung der Struktur der integrierten Festwertspeicher dadurch, daß die Programmierungsströme von N benachbarten Speicherelementen, die der Zeile des Speichers entsprechen, auf einem einzigen Weg abgeleitet werden. Die erreichte Vereinfachung der Struktur gestattet so, eine größere Dichte zu erzielen und infolgedessen den Flächeninhalt des für die Herstellung des Speichers erforderlichen Siliciurasubstrats zu verringern. Auf diese Weise werden die Herstellungskosten dieses Speichers gesenkt.

Die Erfindung schafft einen programmierbaren Festwertspeicher, der aus integrierteiSchaltungen auf einem Halbleitersubstrat hergestellt ist. Dieser Speicher ist vor allem dadurch gekennzeichnet, daß er einen einzigen Ableitungsweg für die Programmierungsströme von N Speicherelementen enthält, die eine Speicherzeile mit N benachbarten Spalten unter den P Spalten dieses Speichers verbinden.

Die Merkmale und Vorteile der Erfindung ergeben sich deutlicher aus den folgenden Schaltungen, die lediglich als Beispiel beschrieben und in den beigefügten Zeichnungen dargestellt sind. Es zeigen:

Fig. 1 eine Schaltung, die einen Festwert

speicher enthält, der für einen besonderen Fall programmiert ist,

709825/0672

H ■

Fig. 2 Beispiele von Kopplungselementen,

die gewöhnlich in programmierbaren Speichern verwendet werden,

die Fig. 3 und 4 verschiedene bekannte integrierte

Festwertspeicher,

Fig. 5 eine Ausführungsform eines auf einem

Halbleitersubstrat integrierten Festwertspeichers, beispielsweise des Speichers von Fig. 4, wobei die Anzahl von Ableitungswegen wenigstens gleich der Hälfte der Spaltenzahl des Speichers ist,

Fig. 6 ein Schaltbild einer Ausführungsform

eines integrierten Festwertspeichers nach der Erfindung, bei welchem die Speicherelemente Schmelzsicherungen sind,

Fig. 7 ein Schaltbild einer weiteren Ausfüh

rungsform eines integrierten Festwertspeichers nach der Erfindung, bei welchem die Speicherelemente Dioden sind, und

die Fig. 8 und 9 die auf einem Halbleitersubstrat integrierten Strukturen der Speicher der Fig. 6 bzw. 7.

Fig. 1 zeigt insbesondere einen bereits programmierten Festwertspeicher 10. Dieser Speicher enthält ein Netz von Wortzeilen M^, M₂ ..., M_n und von Bitspalten B₁, B₂ .«.,B . Jede Zeile steht mit den Spalten über Speicher- oder Kopplungs-

709825/0672

•J-

elemente in Verbindung, die mit C₁ und C_o bezeichnet sind, je nach dem, ob sie die Verbindung zwischen Zeilen und Spalten herstellen oder nicht. Sämtliche Wortzeilen sind mit einem Wähler 12 für N Wörter verbunden, während sämtliche Spalten mit einer Leseeinrichtung 14 aus ρ Bitlesern gekoppelt sind.

Am Anfang war der Festwertspeicher 10 programmierbar, weil jeder Knoten ein zerstörbares Kopplungselement C aufwies. Wenn am Anfang sämtliche Kopplungselemente eine leitende Verbindung bilden, die in Fig. 1 mit C₁ bezeichnet ist, dann besteht die Programmierung aus der Zerstörung von gewissen Elementen C_n des Speichers, damit zum Schluß nur die gewünschte Anordnung der leitenden Elemente vorhanden ist, die im Verlauf der Programmierung intakt gelassen worden sind.

In diesem Fall besteht das zerstörbare Kopplungselement gewöhnlich aus einem schmelzbaren Material F, welches, wie etwa das in Fig. 2 dargestellte, den Strom i der Bitspalte B. führt, wenn eine Spannung -u an die entsprechende Wortzeile M angelegt ist, und welches, nachdem es zerstört ist, wie etwa das mit dem Bezugszeichen F¹ bezeichnete, die Wortleitung M von der entsprechenden Bitspalte B, trennt.

Sämtliche Kopplungselemente C des programmierbaren Festspeichers können am Anfang auch Elemente sein, die im Endzustand der Matrizenherstellung isolierend sind. Demzufolge besteht die Programmierung dieses Mal darin, in der Gesamtanordnung der Elemente, die am Anfang von dem Typ C-. waren, Elemente C₁ leitend zu machen. So kann das Kopplungselement C_Q, von dem ausgegangen wird, eine in Sperrichtung betriebene Diode sein, wie beispielsweise die Diode D von Fig. 2, die die Wortzeile M mit der Spalte B, verbindet. Man wird später sehen, wie die Operation ausgeführt wird, die darin besteht, aus der Diode D eine leitende Verbindung zu machen, wie etwa die mit D¹ bezeichnete Diode, die die Wortzeile M mit der

709825/0672

Bitspalte B verbindet. Allgemein ist das zerstörbare Kopplungselement einer Diode C zugeordnet/ die den Durchgang des Stroms i nur in einer einzigen Richtung gestattet und auf diese Weise jede parasitäre Ableitung der Programmierungsströme und der normalen Betriebsströme verhindert. Diese Diode C ist nicht zur Zerstörung vorgesehen.

Fig. 3 zeigt, wie die Programmierung in der herkömmlichen Technik gewöhnlich ausgeführt wird. In Fig.3 sind die beiden Wortzeilen M- und M₂ ebenso wie die vier Bitspalten B₁, B₂, B- und B. jeweils mit einer Schaltvorrichtung 20 verbunden, mittels welchen sie an ein Bezugspotential oder an eine Spannung + V in bezug auf das Bezugspotential gelegt werden können. Andererseits ist die Wortzeile M.. mit den Spalten B₁ und B₂ über Schmelzsicherungen F.. und F₂ und mit den Spalten B^ und B₄ über Dioden P₁ und D~ verbunden. Ebenso ist die Wortzeile M₂ mit den Spalten B₁ und B₂ durch Schmelzsicherungen F-, und F₄ sowie mit den Bitspalten B-, und B. mittels Dioden D₃ und D. verbunden.

Wenn die Wortzeile M₁ auf dem Bezugspotential liegt und wenn die Spalte B₁ auf dem Potential + V ist, so wird die Schmelzsicherung F₁ von einem Strom durchflossen, dessen Stromstärke so eingestellt ist, daß das schmelzbare Material schmilzt und auf diese Weise die elektrische Verbindung unterbricht. Da hingegen die Bitspalte B₂ auf dem Bezugspotential liegt, liegt an den Klemmen der Schmelzsicherung F„ eine Spannung an, die gleich dem Bezugspotential ist, und die Schmelzsicherung bleibt somit intakt. Dasselbe gilt für die Schmelzsicherung F₃, deren Enden beide auf dem Potential + V liegen. Außerdem sperrt die Diode C, jeglichen Strom in der Schmelzsicherung F₄, von welcher bei Nichtvorhandensein einer Diode C eines der Enden über die Leitung M₂ auf dem Potential + V liegen würde, während das andere Ende über die Bitspalte B₂ auf dem Bezugspotential liegen würde.

Wenn die Bitspalten &., S^ aas potential + V bzw. das Be-

709825/0672

_ QS _

zugspotential haben, wird die Diode D₁ in Sperrichtung betrieben und kann entsprechend ihrer Art und dem Wert des Potentials +V beschädigt werden. Die Diode D„ bleibt intakt, da ihre Elektroden auf demselben Potential liegen. Dasselbe gilt für die Diode D₃. Dagegen würde die Diode D- in Durchlaßrichtung betrieben, wenn nicht die Diode C_ß vorhanden wäre, die dafür vorgesehen ist, die betreffende Potentialdifferenz aufzunehmen. Die Diode D₄ ist so geschützt und bleibt intakt.

Es wird jetzt angenommen, daß die Spalten vollkommen leitend sind, daß aber die Zeilen M₁ und M₃ ohmisch sind und einen Widerstandsbelag haben, der in Fig. 3 durch die Widerstände 22-28 schematisch dargestellt ist. In dem Fall, in welchem allein die Schmelzsicherung F₁ der Zeile M₁ zur Zerstörung bestimmt ist, wird der sie durchfließende Programmierungsstrom einen Spannungsabfall +v an den Klemmen des Widerstands 22 hervorrufen. Wenn ebenso die Bitspalte B_ an die Spannung +V gelegt worden wäre, hätte der die Diode D₁ durchfließende Strom einen Spannungsabfall +v¹ an den Klemmen des Widerstands 24 und einen Spannungsabfall +v" an den Anschlüssen des Widerstands 22 hervorgerufen. Demzufolge kann entsprechend dem ohmschen Widerstand der Zeilen und der Stärke der sie durchfließenden Ströme die den zu zerstörenden Kopplungselementen zugeführte Leistung unter dem Zerstörungsschwellenwert dieser Elemente liegen. Diese Effekte ergeben sich insbesondere im Verlauf der Programmierung von integrierten Festwertspeichern gleichzeitig auf und in einem Halbleitersubstrat. Wie im folgenden in bezug auf Fig. 5 noch deutlicher hervortreten wird, sind nämlich die Zeilen (oder die Spalten) mit ohmschem Widerstand behaftete halbleitende Streifen, die durch Dotierung des Halbleitersubstrats gebildet sind, und die Spalten (oder die Zeilen) sind im allgemeinen auf das Substrat aufgebrachte metallische Drähte, die gute elektrische Leiter sind. Wegen des ohmschen

709825/0672

Widerstandes der halbleitenden Streifen können die integrierten Festwertspeicher schwierig programmierbar sein.

Der in Fig. 4 dargestellte integrierte Festwertspeicher gestattet zwar, die vorgenannten Nachteile zu beseitigen, dieser Speicher enthält jedoch eine große Anzahl von Ableitungswegen für die Programmierungsströme.

Fig. 4 zeigt zwei Wortzeilen M_, M. und vier Bitspalten Br, B_ß, B_ und Bg, die jeweils mit einer Schaltvorrichtung 30 verbunden sind, welche den gleichen Aufbau wie die Schaltvorrichtungen 20 von Fig. 3 haben. Die Zeile. M_ und die Spalten B_ß und B_ß liegen auf dem Potential +V und die Zeile M. sowie die Spalten B₅ und B_ liegen auf dem Bezugspotential. In diesem Beispiel sind die Spalten B(--Bq vollständig leitend, während die Zeilen einen Widerstandsbelag aufweisen, der symbolisch durch die Widerstände 32-38 dargestellt ist.

Wie in Fig. 3 haben die Bitspalten B₅ und B_fi als Kopplungselemente die Schmelzsicherungen F₅-F₈, während die Bitspalten B₇ und Bg als Kopplungselemente Π öden D₅ und D_Q haben.

Der Speicher enthält Ableitungswege S₁ und S₀, die aus einem Leitermaterial, wie etwa dem die Spalten B des Speichers bildenden Material, gebildet und zu denselben parallel sind. Gemäß der Darstellung in Fig. 4 werden die Ableitungswege bei der Programmierung auf das Bezugspotential gebracht. Es gibt einen Ableitungsweg, beispielsweise den Weg S₁, für zwei benachbarte Spalten, wie beispielsweise die Spalten B₁-

und B₄..
0

Der Speicher enthält außerdem halbleitende Strukturen T-T₀

ι ο

mit gesteuerter Leitung, wie etwa die Strukturen mit vier übereinander angeordneten Schichten mit abwechselndem Leitungstyp, die eine Steuerschicht haben, welche die Steuer-

709825/0672

ORlGiHAL IHSPECTEO

elektrode der Struktur bildet. Eine solche Struktur arbeitet somit wie ein Thyristor. Jede der Strukturen T₁-T. verbindet die Schmelzsicherungen F₅ bzw. F, bzw. F_ bzw. Fg mit dem Ableitungsweg S.., wobei die Steuerelektrode, die hier die das Anodengitter bildende innere Schicht ist, mit der dem Kopplungselement entsprechenden Wortzeile verbunden ist. Dasselbe gilt für die Strukturen T₅-T₈ in bezug auf die Dioden D,--D_o in Beziehung zu dem Ableitungsweg S-·

Es wird nun die Programmierung eines solchen Festwertspeichers erläutert. Für die Sicherung F₅ wie für die Diode D_g liegt die Steuerelektrode des entsprechenden Thyristors T₁-Tj- an der Spannung +V, während die Anode-Katode-Spannung Null ist. Deshalb kann kein Strom durch ihn hindurchfließen und die Kopplungselemente F(--D_r bleiben im Verlauf der Programmierung intakt.

Die Steuerelektrode der Thyristoren T~, T_fi, die der Sicherung F₆ bzw.der Diode D, entsprechen, liegt auf demselben Potential +V wie ihre Anode. Diese Thyristoren werden nicht gezündet und deshalb bleiben die Elemente F,, D-. intakt.

ο b

Bei den Thyristoren T_, T_, die den Kopplungselementen F₇ bzw. D_ entsprechen, sind alle ihre Elektroden auf dem Bezugspotential. Infolgedessen fließt durch sie kein Strom und die Elemente F₇, D₇ bleiben im Verlauf der Programmierung intakt.

Die Steuerelektrode der Thyristoren T₄, T_g ist auf Bezugspotential, während die Anode mit Bezug auf die Katode auf das Potential +V gebracht ist. Die Thyristoren T₄, T_R werden folglich gezündet und ein aus den Spalten B_rl B₀ stammender

D O

Strom kann die Kopplungselemente F₀ und D₀ durchfließen

O O

und sie zerstören, bevor er über die Ableitungswege S₁ und S nach Masse abfließt. Der Programmierungsstrom benutzt also die elektrisch gut leitenden Ableitungswege S₁, S₃ und

709825/0672

bewirkt die Zerstörung der Kopplungselemente/ durch die er hindurchfließt. In diesem Fall haben die Zeilen nur die Aufgabe/ das Zünden des ausgewählten Thyristors zu steuern, indem ihnen ein Steuerstrom zugeführt wird.

Wenn die Programmierung beendet ist, ist der PN-übergang zwischen der Steuerelektrode und der Anode des Thyristors vorhanden und deshalb kann die Verbindung über die nicht zerstörten Sicherungen oder über zerstörtenDioden hergestellt werden, um Kurzschlüsse zu bilden. Unter diesen Bedingungen kann man so vorgehen, daß kein Strom die anderen PN-Übergänge der Thyristoren durchfließt, was immer der Fall ist, wenn die Ableitungswege S. und S₂ isoliert oder auf demselben Potential wie die Bitspalten gehalten sind. Eine Ausführungsform eines zum Stand der Technik gehörenden integrierten Festwertspeichers ist in Fig. 5 dargestellt. In Fig. 5 ist der Speicher von Fig. 4 für den Fall dargestellt, in welchem das Kopplungselement eine Schmelzsicherung ist.

Der Teil des Festwertspeichers 40, der in Fig. 5 dargestellt ist, ist auf einem Substrat 42 gebildet, welches aus einem Halbleibermaterial, wie etwa Silicium, besteht. Durch epitaxiales Aufwachsen eines Materials 46, welches mit N-LeL-tenden Verunreinigungen dotiert ist, auf dem Substrat 42 und durch Isolation von linearen Streifen in diesem MaterLa L sind zueinander parallele Streifen, die WortzeiLen M , Mj darstellen, gebildet worden, d.h. Wortzeilen, die in den Fig. 3 und 4 dargestellt sind. Senkrecht zu diesen Streifen sind gut leitende metallische Drähte, beispieisweise aus Aluminium, auf das Substrat aufgebracht worden, die von ihm durch eine Isolierschicht 48, beispielsweise aus Siliciumoxid, getrennt sind. In Fig. 5 int nur der Leiter B sichtbar, der die Spalte der Steile m des Speichern bildet. An dem Knoten der BitspaLte B und der Wortzeile M ist ein zerstörbares KoppLurujseLement daryesteLLt, v/eLches Ln diesem Fall die Schmelzsicherung F ist. Diese SchrneLzsicherung ist mit der Wortzeile M^ durch eine Kontaktklemme P ver-

- 7098 25/0672

ORIGINAL INSPECTED

bunden, welche die Isolierschicht 48 durch ein Fenster 50 durchquert, auf dessen Höhe ein P-leitendes Gebiet 52 geschaffen worden ist, welches in das die Wortzeile M bildende Material 46 eingeschlossen ist.

Wenigstens einer Bitspalte entspricht ein Ableitungsweg des Programmierungsstroms, wie in Fig. 4 dargestellt. In Fig. 5 entspricht der Bitspalte B der Ableitungsweg S , der auf dem Substrat parallel zu den benachbarten Bitspalten aus einem gut leitenden Material gebildet ist und der deshalb dieselbe Geometrie und dieselbe Zusammensetzung wie die Spalten des Speichers haben kann. Diese Ableitungswege stehen mit den Knoten der Zeilen M , M₁ mittels Fenstern 54 in Verbindung, die in einer Isolierschicht 48 gebildet sind. Auf der Höhe der Fenster 54 im Innern des N-leitenden Materials 46, welches die Wortzeilen M des Speichers bildet, sind zwei Gebiete 56, 58 gebildet worden, wobei sich das Gebiet 56 in das Gebiet 58 erstreckt und mit dem Ableitungsweg S in Kontakt ist. Das Gebiet 58 ist ein P-leitendes Gebiet und das Gebiet 56 ist ein N-leitendes Gebiet. In Fig. 5 bilden das Gebiet 52, der Zwischenraum zwischen den Gebieten 52 und 58, das Gebiet 58 und das Gebiet 56 eine halbLeitende Struktur aus vier überlagerten Schichten mit abwechselndem Leitungstyp und mit gesteuerter Leitung. Diese Struktur ist somit mit einem Thyristor vergleichbar, dessen das Steuergitter oder die Steuerelektrode bildende Schicht zwischen den Gebieten 52 und 58 !Legt und durch das N-leitende: Material 46 der entsprechenden Wortzeile gebildet ist. Wenn der Speicher 40 für eine Programmierung mit den in Fig. 4 benutzten Potentialen vorgesehen ist, bildet dcis Gebiet 52, dein mit der Schmelzsicherung F in Verbindung ist, die Anode de:i Thy r is torf-, und das Gebiet 56 bildet die Katode in der gleichen Weise, wie in Fig. 4 schematisch dargesto111.

709 82 B/067 2

265A950

• /Γ-

Zwei Ausführungsformen von Festwertspeichern nach der Erfindung sind in den Fig. 6 und 7 dargestellt, wobei Fig.6 den Fall zeigt, in welchem das Kopplungselement eine Schmelzsicherung ist, und wobei Fig. 7 den Fall zeigt, in welchem das Kopplungselement eine Diode ist.

Fig. 6 zeigt als Beispiel zwei Wortzeilen M₅, M, und drei

Bitspalten B_n, B_1n und B... Die Spalte B₁. liegt auf dem y ι υ μ 11

Potential +V, während die Zeile M₅ mit dem Bezugspotential verbunden ist. Für die Spalten B_n und B_{1 n} sowie für die Zeile M_ß wird angenommen, daß sie nicht mit dem Potential +V oder mit dem Bezugspotential verbunden sind.

In diesem Beispiel sind die Spalten B_n, B₁₀, B₁₁ vollkommen leitend, während die Zeilen einen Widerstandsbelag aufweisen, der symbolisch durch die Widerstände 71-78 dargestellt ist. Die Spalten B_n, B₁₀, B₁₁ und die Zeilen M^, M, haben als Kopplungselemente Schmelzsicherungen F_n-F₁₄ sowie PNP-Transistoren 85-90. Der Ableitungsweg für die Gesamtanordnung der N-Spalten besteht beispielsweise für die Zeile M₅ aus einem NPN-Transistor 91, der mit einem metallischen Rückleiter S. verbunden ist. Der Kollektor 92 des Transistors 91 ist mit der Zeile IYL verbunden, während der Emitter 93 des Transistors 91 durch die Spalte S. auf das Bezugspotential gebracht wird und die Basis 94 dieses Ableitungstransistors mit dem Kollektor 95 des ersten Kopplungstransistors 85 verbunden ist, der der ersten Spalte B_n des Speichers entspricht.

Der Emitter jedes Kopplungstransistors, beispielsweise der Emitter 96 des Transistors 85, ist einerseits mit der entsprechenden Schmelzsicherung F_n und andererseits mit dem Kollektor 97 des nächsten Kopplungstransistirs 86 von Fig.6 verbunden. Die Basis 98 jedes Kopplungstransistors ist mit der entsprechenden Zeile verbunden, beispielsweise mit der

709825/0672

Zeile M₅ in Fig. 6.

Die halbleitenden Strukturen, die in dieser Ausführungsform eines integrierten Festwertspeichers nach der Erfindung auftreten, sind somit Transistorstrukturen, die drei überlagerte Schichten abwechselnden Leitungstyps aufweisen, und zwar PNP-Schichten für die Kopplungstransistoren und NPN-Schichten für den Ableitungstransistor.

Die Programmierung dieses Festwertspeichers wird nun erläutert. Die Schalter 70 und 79 werden geschlossen; die Schmelzsicherung F₁₁ wird auf das Potential +V gebracht, während die Basen der Kopplungstransistoren jeweils mit dem Bezugspotential über die Widerstandsbeläge 71, 74 verbunden werden.

Wenn man mit X₁ den durch die Basis des Transistors 87 fließenden Strom und mit ß die dynamische Stromverstärkung des Transistors 87 bezeichnet, dann gilt für den Strom in dem Kollektor dieses Transistors: B₁ . I₁. Ebenso, wenn i_ und i₃ die Ströme in den Basen der Transistoren 86 und 85 sind und wenn B₀ und B- die dynamischen Stromverstärkungen dieser Transistoren sind, gilt für die Ströme in den Kollektoren dieser Transistoren: B₃ . i₂ bzw. B- . i_. Wenn B. dann die dynamische Stromverstärkung des Ableitungstransistors 91 bezeichnet, hat der Strom in dem Kollektor dieses Transistors die Form ß. . ß_ . i_. Wenn i den Strom in der Schmelzsicherung F₁₁ bezeichnet, dann hat der Strom in dem Widerstandsbelag 71 die Form: I-ß..ß_.i-. Es ist somit zu erkennen, daß der Strom in dem letzten Widerstandsbelag sowie in allen anderen sehr klein ist und daß deshalb die Überspannungen an den Anschlüssen der Widerstände sehr gering sind. Der Kurzschluß an den Anschlüssen der Schmelzsicherung F₁₁ wird somit unter richtigen Bedingungen für die Zerstörung dieser Schmelzsicherung beeinflußt. Wenn die Schmelzsicherung F₁₁ zerstört ist, ist die Program-

709825/0672

mierung für diese Zeile und diese Spalte beendet und man kann dann in derselben Weise bei einem Speicherelement vorgehen, das zu einer anderen Zeile und zu einer anderen Spalte gehört, oder bei einem Element, das zu derselben Zeile und zu einer anderen Spalte gehört, oder aber bei einem Element, das zu einer anderen Zeile und zu derselben Spalte gehört, da alle diese Elemente intakt geblieben sind.

Fig. 7 zeigt einen integrierten Festwertspeicher nach der Erfindung, in welchem die Speicherelemente in Sperrichtung betriebene Diode D_g-D.. . sind. Da die Programmierung dieses Speichers in derselben Weise wie in dem Fall erfolgt, in welchem die Speicherelemente Schmelzsicherungen sind, werden dieser Speicher und seine Programmierung nicht ausführlicher beschrieben. Gleiche Elemente tragen in den Fig. 6 und 7 gleiche Bezugszeichen.

Es wird jetzt unter Bezugnahme auf Fig. 8 die Struktur des Speichers von Fig. 6 beschrieben, der auf einem Halbleitersubstrat integriert ist.

Der Speicherteil, der dargestellt ist, ist aus einem Substrat 62 gebildet, das aus einem Halbleitermaterial, wie etwa Silicium, besteht. Durch epitaxiales Aufwachsen eines Materials 63, welches mit N-leitenden Verunreinigungen dotiert ist, auf dem Substrat 62 und durch Isolation von linearen Streifen in diesem Material sind zueinander parallele Streifen M , M .. gebildet worden, welche die bereits in Fig. 5 dargestellten Wortzeilen bilden. Rechtwinkelig zu diesen Streifen sind elektrisch gut leitende metallische Drähte auf das Substrat aufgebracht worden, die von demselben durch eine Isolierschicht 64, beispielsweise aus Siliciumoxid, getrennt sind. In Fig. 8 sind lediglich die Leiter B-B.. _Λ gezeigt, welche Spalten

η η— ι

70982B/0672

der Stelle η und n-1 des Speichers darstellen. Außerdem sind an den Knoten der Bitspalten B und B- und der Wortzeile M zerstörbare Kopplungselemente dargestellt, die in diesem Fall Schmelzsicherungen F , F _₁ sind. Die Schmelzsicherungen sind mit der Wortzeile M durch Kontaktklemmen P und P . in Verbindung, welche die Isoliern n-1

schicht 64 durch Fenster 65-66 durchqueren, auf deren Höhe P-leitende Gebiete 67-68 geschaffen worden sind, welche in das die Wortzeile M bildende Material 63 eingeschlossen sind Diesen Bitspalten entspricht ein Ableitungsweg S des Programmierungsstroms, der beispielsweise dem Emitter 93 des Transistors 91 von Fig. 6 entspricht. Da dieser Ableitungsweg auf dem Substrat gebildet ist, ist er mit den Zeilen M und M ₊₁ durch Fenster 69 in Verbindung, die in der Isolierschicht 64 gebildet sind. Auf der Höhe der Fenster 69 und im Innern des N-leitenden Materials 64, das die Wortzeilen M und M ₊₁ des Speichers darstellt, sind zwei Gebiete 41, 42 gebildet worden, wobei das Gebiet 42 sich in das Gebiet 41 erstreckt und mit dem Ableitungsweg S in Kontakt ist. Das Gebiet 41 ist ein P-leitendes Gebiet, während das Gebiet 42 ein N-leitendes Gebiet ist.

In Fig. 8 bilden das Gebiet 67, der Zwischenraum zwischen den Gebieten 67 und 68 und das Gebiet 68 die Struktur aus drei Halbleiterschichten von abwechselndem Leitungstyp, die mit einem PNP-Transistor vergleichbar ist, dessen Emitter durch die P-leitende Schicht 67, dessen Basis durch den Zwischenraum zwischen den N-leitenden Schichten 67 und 68 und dessen Kollektor durch die P-leitende Schicht 68 gebildet wird. Die letztgenannte Schicht bildet auch den Emitter des PNP-Transistors, der der Spalte B ._.. entspricht, während die Basis und der Emitter dieses Transistors durch den Zwischenraum zwischen den Schichten 41 und 68 bzw. durch die Schicht 41 gebildet werden. Auf dieser Höhe erscheint eine Struktur,

709825/0672

die von den soeben beschriebenen Strukturen verschieden ist. Es ist die Struktur, die aus den Schichten 42, 41 und 63 des NPN-Leitungstyps gebildet ist, welche den Emitter, die Basis und den Kollektor des Ableitungstransistors 91 von Fig. 6 bilden.

Es wird nun anhand von Fig. 9 der auf einem Halbleitersubstrat integrierte Speicher beschrieben, dessen Schaltung in Fig. 7 angegeben ist. In Fig. 9 ist in perspektivischer Darstellung ein Teil eines auf einem Halbleitersubstrat 100, beispielsweise einem Siliciumsubstrat, integrierten Festwertspeichers dargestellt. Wie in Fig. 8 sind lediglich die Wortzeilen M und M * des Speichers dargestellt. Diese Zeilen sind Streifen 101, welche durch epitaxiales Aufwachsen auf dem Substrat 100 und durch anschließende Isolation mit linearen Streifen 102 gebildet worden sind. Die Streifen 101 sind so dotiert worden, daß sie N-leitend sind. Von den Bitspalten sind lediglich die Spalten B und B₅₊₁ dargestellt, die den Stellen s'und s+1 entsprechen. Diese Spalten sind aus einem elektrisch gut leitenden metallischen Material gebildet.und von dem Substrat durch eine Isolierschicht 102, beispielsweise aus Siliciumoxid, isoliert. An den Knoten des Netzes des Speichers sind in der Isolierschicht 102 Fenster 103, 104 gebildet, um die Zeilen und die Spalten in Kontakt zu bringen. Außerdem ist in Fig. der Ableitungsweg S dargestellt, der dem Transistor 91 von Fig. 7 entspricht. Die Dioden D_g und D₁₄ von Fig. 7 werden durch Dotierung der Gebiete 105-106 geschaffen, die in das N-leitende Material eingeschlossen sind, welches die die Wortzeilen des Speichers darstellenden Streifen und die in die Gebiete 105 und 106 eingebetteten Gebiete 107, 108 bildet. Da das Material der Streifen 101 N-leitend ist, sind die Gebiete 105 und 106 P-leitend und die Gebiete 107 und 108, die sie enthalten, sind N-leitend und mit den Bitspalten B und B₊₁ in Kontakt.

709825/0.672

- Vf-

Gemäß der Erfindung enthält der Festwertspeicher außerdem den einzigen Ableitungsweg S . Dieser Ableitungsweg ist mit N-Bitspalten korreliert. Der Ableitungsweg S hat denselben Aufbau wie die Spalten und steht mit den Wortzeilen, die er kreuzt, mittels Gebieten 110 und 111, wobei das Gebiet 111 in das Gebiet 110 eingebettet ist, durch Fenster 109 hindurch in Verbindung, die in der Isolierschicht 102 gebildet sind. Die Halblexterstruktur, die vorstehend beschrieben ist, ist eine Struktur aus drei Schichten entgegengesetzten Leitungstyps, welche mit einer Struktur mit zwei entgegengesetzten Leitungstypen verbunden ist.

Die Dreischichtstruktur besteht aus den Gebieten 105, dem zwischen den Gebieten 105 und 106 liegenden Gebiet und dem Gebiet 106 des Leitungstyps P bzw. N bzw. P, welche Transistoren darstellen, wie beispielsweise den Transistor 86 in Fig. 7. Dasselbe gilt für die Struktur, die aus dem Gebiet 106, dem zwischen den Gebieten 106 und 110 liegenden Gebiet und dem Gebiet 110 besteht, welche beispielsweise den Transistor 85 von Fig. 7 darstellen.

Die Gebiete 107 und 108, die in die Gebiete 105 und 106 eingeschlossen sind, bilden mit letzteren die Dioden, die als Speicherelemente benutzt werden. Es handelt sich beispielsweise um die Dioden D_g und D₁₀ von Fig. 7.

Schließlich stellen die letzten Strukturen, die mit dem Ableitungsweg S in Kontakt sind und die aus den Gebieten 101, 110 und 111 gebildet sind, welche N- bzw. P- bzw. N-leitend sind, den Ableitungstransistor 91 von Fig. 7 dar.

Die Strukturen der integrierten Festwertspeicher nach der Erfindung sind somit einfacher als die Strukturen der bekannten Speicher, was für die Herstellung ein großer Vorteil ist. Außerdem gestattet die Tatsache, daß nur ein ein-

709825/0672

ziger Ableitungsweg der Programmierungsströme für eine Gesamtanordnung von N Spalten des Speichers vorhanden ist, daß bei einem gegebenen Platz des Speichers über eine grössere Anzahl von nutzbaren Spalten und somit für diesen Platz über eine viel größere Speicherkapazität verfügt wird

Es ist klar, daß die Einrichtungen, die oben in den Ausführungsformen von integrierten Festwertspeichern nach der Erfindung beschrieben worden sind, im Rahmen der Erfindung durch äquivalente Einrichtungen ersetzt werden könnten, welche die gleichen technischen Funktionen erfüllen.

709825/0672

Leerseite

Claims

Patentansprüche

1. Integrierter Festwertspeicher auf einem Halbleitersubstrat,

a) mit Wortzeilen, die aus mit ohmschem Widerstand behafteten, linearen, zueinander parallelen und in dem Substrat gebildeten Halbleiterstreifen bestehen,

b) mit Bitspalten, die aus einer Anordnung von leitenden Drähten bestehen, welche auf das Substrat mittels einer Isolierschicht aufgebracht sind, zu einander parallel sind und die Streifen in Knoten kreuzen, und

c) mit zerstörbaren Speicherelementen, welche an jedem Knoten einen Streifen mit einem Draht verbinden, gekennzeichnet durch einen einzigen Ableitungsweg für die Programmxerungsströme jeder Gruppe von N Speicherelementen, die eine Wortzeile mit sämtlichen N Drähten verbinden.

2. Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der einzige Ableitungsweg für jeden Draht der Gesamtanordnung von N Drähten, die einer Wortzeile entspricht, einen Transistor enthält, dessen Basis mit der betreffenden Zeile, dessen Emitter einerseits mit dem betreffenden Draht über ein Speicherelement und andererseits mit dem Transistor verbunden ist, der dem erstgenannten Transistor folgt und der dem Draht entspricht, welcher dem betreffenden Draht in dem Speicher folgt, und für jeden Draht einen einzigen Ableitungstransistor, dessen Basis mit dem Kollektor des ersten Transistors verbunden ist, der dem ersten Draht des Speichers entspricht, wobei der Emitter dieses Ableitungstransistors auf einem festen Bezugspotential liegt, während sein Kollektor mit dem Streifen verbunden ist.

3. Festwertspeicher nach Anspruch 1, dadurch gekennzeich-

709825/0672

• Ar'

net, daß jeder Ableitungsweg mit den Wortzeilen durch eine Halbleiterstruktur mit gesteuerter Leitung durch das Anliegen eines Potentials an dem Streifen, dem das zu zerstörende Speicherelement entspricht, verbunden ist.

4. Festwertspeicher nach Anspruch 3, dadurch gekennzeichnet/ daß die Halbleiterstrukturen mit gesteuerter Leitung im Innern der Streifen gebildet sind.

5. Festwertspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die Strukturen mit gesteuerter Leitung Strukturen aus drei überlagerten Schichten abwechselnden Leitungstyps sind.

6. Festwertspeicher nach Anspruch 5, dadurch gekennzeichnet/ daß eine der Schichten der Struktur mit gesteuerter Leitung aus dem dotierten Material besteht, das die Streifen bildet.

7. Festwertspeicher nach Anspruch 6, dadurch gekennzeichnet, daß das zerstörbare Speicherelement eine Schmelzsicherung ist, die mit dem Material des entsprechenden Streifens über eine Schicht verbunden ist, deren Leitungstyp dem des dotierten Materials des Streifens entgegengesetzt ist.

8. Festwertspeicher nach Anspruch 6, dadurch gekennzeichnet, daß das zerstörbare Speicherelement eine Diode ist, die einerseits aus dem die Streifen bildenden dotierten Material und andererseits aus einer der drei Schichten der Struktur mit gesteuerter Leitung gebildet ist.

709825/0672