DE2421513C2 - Programmierbarer Festwertspeicher - Google Patents
Programmierbarer FestwertspeicherInfo
- Publication number
- DE2421513C2 DE2421513C2 DE2421513A DE2421513A DE2421513C2 DE 2421513 C2 DE2421513 C2 DE 2421513C2 DE 2421513 A DE2421513 A DE 2421513A DE 2421513 A DE2421513 A DE 2421513A DE 2421513 C2 DE2421513 C2 DE 2421513C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- strips
- memory according
- columns
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 60
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000008878 coupling Effects 0.000 description 29
- 238000010168 coupling process Methods 0.000 description 29
- 238000005859 coupling reaction Methods 0.000 description 29
- 230000000875 corresponding effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 238000009795 derivation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft einen programmierbaren Festwertspeicher nach dem Oberbegriff des Patentanspruchs 1.
Ein Festwertspeicher ist ein Matrixnetz, dessen Zeilen die ausgewählten Wörter übertragen und dessen
Spalten die den Wörtern entsprechenden Bits festlegen. Die Entsprechung der Bits zu dem bezeichneten Wort
wird mittels Speicherelementen hergestellt, die die
Wortzeile mit den Spalten koppeln, welche für das Wort
die entsprechenden Bits bestimmen. Die Speicherelemente sind folglich zweckmäßig an den Kreuzungspunkten der den Speicher bildenden Matrix angeordnet
Bei einem Festwertspeicher ist die Anordnung der Spei
cherelemente endgültig.
Bei einem programmierbaren Festwertspeicher, wie er z. B. aus der DE-OS 20 17 642 bekannt ist sind die
Zeilen und Spalten der Matrix durch zerstörbare oder umwandelbare Kopplungselemente miteinander ver«
bunden. Die Zerstörung oder Umwandlung dieser Kopplungselemente kann selektiv durch Stromstöße erfolgen.
Während der Herstellung der programmierbaren Festwertspeicher werden alle Kreuzungspunkte mit
zerstörbaren Kopplungselementen versehen, um dem Anwender dadurch die Möglitfckeit zu geben, die
zweckmäßige Anordnung der Kopplungselemente in der Speichermatrix durch Zerstörung von bestimmten
Kopplungselementen zu schaffen. Dabei handelt es sich
folglich um eine Programmierung, durch die der anfänglich universelle Speicher zu einem programmierten
Speicher wird.
Nun können die zerstörbaren Kopplungselemente in zwei Kategorien unterteilt werden: nämlich in Elemen
te, die am Anfang eine leitende Verbindung zwischen
den Zeilen und den Spalten der Matrix bilden und durch einen Überstrom zerstörbar jind, wie etwa die aus einem schmelzbaren Material gebildeten Elemente, die
nach der Zerstörung einen offenen Stromkreis bilden.
und solche Elemente, die sich am Anfang der Kopplung entgegenstellen, wie etwa Dioden, die in Sperrichtung
polarisiert werden und die durch einen Durchschlag mit Hilfe eines Überstroms oder einer Überspannung zerstörbar sind und danach anschließend bei der normalen
Verwendung der Speicher Kurzschlüsse bilden. Demzufolge besteht die Programmierung, allgemein ausgedrückt, darin, auf der Ebene des zu zerstörenden Elements durch Auswählen der Wortzeile und der Spalte
von Bits, mit denen das Element verbunden ist, eine elektrische Überbelastung zuzuführen. Die Leiter des
Matrixnetzes müssen folglich diese Überbelastung ohne Verlust übertragen. In dem gegenteiligen Fall wäre die
Überbeiastung auf der Ebene des ausgewählten EIe-
ments zu gering, um den gewünschten Effekt zu erzeugen. Das kann bei bestimmten integrierten Speichern in
Halbleitersubstraten der Fall sein, in welchen beispielsweise die Zeilen durch Dotierung von Streifen im Inneren
des Substrats gebildet sind, die linear und untereinander parallel sind und einen verhältnismäßig höheren
ohmschen Widerstand aufweisen als die sich kreuzenden Metalldrähte, welche mittels einer Isolierschicht auf
das Substrat aufgebracht sii.d und die Spalten des Matrixnetzes des Speichers bilden und mit den entsprechenden
Streifen durch zerstörbare Kopplungselemente verbunden sind.
Um auszuschließen, daß sich solche Nachteile während der Programmierung von integrierten Festwertspeichern
ergeben, bestünde eine theoretisch einleuchtende Lösung darin, zum Bilden sowohl der Zeilen als
auch der Spalten des Speichernetzes metallische Leiter zu verwenden. Es erweist sich jedoch, daß diese Lösung
materiell sehr schwierig ausführbar ist und demzufolge sehr hohe Kosten verursacht
Aufgabe der Erfindung ist daher die Schaffung eines programmierbaren Festwertspeichers, dessen halbleitende
Streifen von dem Programmierstrorn entlastet sind. Diese Aufgabe wird durch die Lehre des Patentanspruchs
1 gelöst
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Bei dem erfindungsgemäßen programmierbaren Speicher fließt der Programmierstrom jeweils durch
den betreffenden Draht, durchquert die steuerbare Halbleiterstruktur und kehrt über den zugehörigen Ableitungsweg
zurück, der selbst als metallischer Draht ausgebildet sein kann, welcher ebenso wie die metallischen
Drähte, die in dem als Beispiel angenommenen Fall die Spalten des Festwertspeichers bilden, zusätzlich
auf dem Halbleitersubstrat aufgebracht ist. Andererseits könnten die vorgenannten Strukturen, die aus vier
Schichten mit abwechselndem Leitfähigkeitstyp bestehen, im Inneren der halbleitenden Streifen, die die Zeilen
des Speichers bilden, angeordnet sein. Das Halbleitermaterial dieser Streifen kann auch als das Material
derjenigen Schicht der Struktur verwendet werden, die als Steuergitter oder Steuerschicht zum Zünden der
Struktur dient. Andererseits, wenn das zerstörbare Element eine Diode ist, die in dem die Streifen bildenden
Material aus zwei halbleitenden Schichten mit entgegengesetztem Leitfähigkeitstyp gebildet ist, von welchen
eine mit einem Bitdraht verbunden ist, so kann die andere Schicht die Stelle einer der vier Schichten der
Struktur mit gesteuerter Leitung einnehmen.
Die Erfindung wird nun unter Bezugnahme auf die Zeichnung anhand von mehreren Ausführungsformen
näher erläutert. In der Zeichnung zeigt
F i g. 1 eine Schaltung eines programmierten Festwertspeichers,
F i g. 2 Beispiele von Kopplungselementen, die gewöhnlich in den programmierbaren Speichern verwendet
werden,
F i g. 3 verschiedene Verfahren, die gewöhnlich in der herkömmlichen Technik zum Ausführen der Programmierung
von Festwertspeichern verwendet werden,
F i g. 4 ein Schema zur Erläuterung der Programmierung von Festwertspeichern, die mit Hilfe einer Vorrichtung
nach der Erfindung ausgeführt wird, die
F i g. 5 und 6 zwei Ausführungsformen der Vorrichtung nach der Erfindung, die zur Programmierung eines
integrierten Festwertspeichers auf einem Halbleitersubstrat dient,
F i g. 7 das Ersatzschaltbild der in F i g. 5 dargestellten Vorrichtung, und
F i g. 8 das Ersatzschaltbild der in F i g. 6 dargestellten Ausführungsform der Vorrichtung nach der Erfindung
zur Programmierung des Festwertspeichers.
In F i g. 1 ist ein bereits programmierter Festwertspeicher 10 dargestellt. Dieser Speicher besteht aus einem
Netz von Wortzeilen Μι, Λί>,. .., Mn, und Bitspalten
B\, Bz, .... Bp. Jede Zeile steht mit dem Spalten
to mittels Kopplungselementen in Verbindung, die mit Ci
bzw. C0 bezeichnet sind, je nachdem ob sie die Verbindung
zwischen Zeilen und Spalten herstellen oder nicht Sämtliche Wortzeilen sind mit einem Wortwähler 12
verbunden, während sämtliche Spalten mit einer Anordnung 14 aus ρ Bitlesern verbunden sind.
Am Anfang war der Festwertspeicher 10 programmierbar, weil jeder Knoten ein zerstörbares Kopplungselement C aufwies. Wenn am Anfang sämtliche Kopplungselemente
eine leitende Verbindung bilden, die in F i g. 1 mit C\ bezeichnet ist, besteht die Programmierung
folglich aus der Zerstörung von bestimmten Elementen C1 des Speichers, damit zürn- Schluß nur die gewünschte
Anordnung der leitenden Elemente vorhanden ist, die im Verlauf der Programmierung intakt gelassen
worden sind. In diesem Fall ist das zerstörbare Kopplungselement gewöhnlich ein schmelzbares Material
F, welches, wie etwa das in F i g. 2 dargestellte, den Strom /der Bitspalte Bjführt, wenn eine Spannung — u
an die entsprechende Wortzeile M angelegt ist, und welches,
wenn es zerstört ist, wie es mit dem Bezugszeichen F'bezeichnet ist, die Wortzeile M von der entsprechenden
Bitspalte Bk trennt.
Alle Kopplungselemente C des programmierbaren Festwertspeichers 10 können am Anfang auch Elemente
sein, die im Endzustand der Matrizenhersteliung isolierend sind. Demzufolge besteht die Programmierung dieses
Mal darin, in der Gesamtheit von Elementen, die am Anfang von dem Typ Co waren. Elemente C\ leitend zu
machen. Deshalb kann das Ausgangskopplungselement Ca eine in Sperrichtung polarisierte Diode sein, wie etwa
die Diode D in F i g. 2, die die Wortzeile M mit der Spalte B1 verbindet. Man wird später sehen, wie die
Operation ausgeführt wird, die darin besteht, aus der Diode D eine leitende Verbindung zu machen, wie etwa
die mit D' bezeichnet, die die Wortzeile M mit der Bitspalte Bm verbindet. Allgemein ist das zerstörbare
Kopplungselement einer Diode C zugeordnet, die den Durchgang des Stroms / nur in einer einzigen Richtung
zuläßt und auf diese Weise den Störungen für den Programmierungsstrom in dem Matrixnetz jeglichen Weg
sperrt Diese Diode C ist nicht zur Zerstörung vorgesehen.
F i g. 3 zeigt, wie die Programmierung in der herkömnüchen
Technik gewöhnlich ausgeführt wird. In dieser Figur sind die zwei Wort2eilen Mi und M2 ebenso
wie die vier Bitsp.iiten B1, B2, B3 und B4 jeweils mil einer
Schaltvorrichtung 20 verbunden, mittels weichen sie an ein Bezugspotential oder an eine Spannung + V in bezug
auf das Be?.ugspoiential gelegt werden können. Andererseits ist die tVortzeile M\ mit den Spalten B\ und Bz
mittels Schmelzsicherungen F\ und F2 und mit den Spalten
B] und Bt, durch Dioden Dx und D2 verbunden. Ebenso
ist die Wortzeile Mt mit den Spalten 3\ und B2 durch
Schmelzsicherungen Fa und F4 sowie mit den Bitspalten
B) und B4 mittels Dioden Di und D4 verbunden.
Wenn die Wortztiile Mi an die Bezugsspannung gelegt
ist und wenn die Spalte Si die Spannung + V hat. so
wird die Schmelzsicherung Fi von einem Strom durch-
flössen, dessen Stromstärke so eingestellt ist, daß das
schmelzbare Material schmilzt und auf diese Weise die elektrische Verbindung unterbrochen wird. Da dagegen
die Bitspalte B2 die Bezugsspannung hat, liegt dieselbe
Spannung an den Klemmen der Schmelzsicherung Fi an,
die folglich intakt bleibt. Dasselbe gilt für die Schmelzsicherung F), deren Enden an der Spannung + V liegen.
Außerdem sperrt die Diode G jeglichen Strom in der Schmelzsicherung F«. die bei Nichtvorhandenscin der
Diode Ci durch die Zeile Mi an der Spannung + V und
durch die Bitspalte B2 auf dem Bezugspotential liegen
würde.
Wenn die Bitspalten B*. ßj das Bezugspotential bzw.
die Spannung + V haben, ist die Diode Di in Sperrichtung
polarisiert und kann entsprechend ihrer Art und dem Wert der Spannung + V beschädigt werden. Die
Diode Di bleibt intakt, da ihre Elektroden auf demselben
Potential liegen. Dasselbe gilt für die Diode Dj. Dagegen wäre die Diode D4 in Durchlaßrichtung polarisiert,
wenn nicht die Diode C» vorhanden wäre, die dafür
vorgesehen ist, die betreffende Potentialdiffercnz aufzunehmen. Die Diode Di ist deshalb geschlitzt und bleibt
intakt.
Es wird nun angenommen, daß die Spalten vollständig leitend sind, daß aber die Zeilen Mi und M3 mit ohmschem
Widerstand behaftet sind, d. h. einen Widerstandsbelag haben, der in F i g. 3 schematisch durch die
Widerstände 22—28 dargestellt ist. In dem Fall, in welchem allein die Schmelzsicherung F\ der Zeile Mi zur
Zerstörung bestimmt ist. wird der Programmierungsstrom, der durch sie hindurchfließt, einen Spannungsabfall
+ ν an den Anschlüssen des Widerstandes 22 hervorrufen. Wenn ebenso die Bitspalte Bj an die Spannung
+ V gelegt worden wäre, hätte der die Diode Di durchquerende
Strom einen Spannungsabfall + v'an den Anschlüssen des Widerstands 24 und einen Spannungsabfall
+ v" an den Anschlüssen des Widerstands 22 hervorgerufen. Demzufolge kann gemäß dem ohmschen
Widerstand der Zeilen und der Stärke der sie durchfließenden Ströme die den zu zerstörenden Kupplungselementen
zugeführte Leistung unter dem Zerstörungsschwellenwert dieser Elemente liegen. Diese Effekte ergeben
sich insbesondere im Verlauf der Programmierung der Festwertspeicher, die zugleich auf und in ein
Halbleitersubstrat integriert sind. Wie im folgenden mit Bezug auf die F i g. 5 und 6 noch deutlicher hervortreten
wird, sind nämlich die Zeilen (oder die Spalten) mit ohmschen Widerstand behaftete halbleitendc Streifen, die
durch Dotierung des Halbleitersubstrats gebildet sind, und die Spalten (oder die Zeilen) sind im allgemeinen
auf das Substrat aufgebrachte metallische Drähte, die gute elektrisch? Leiter sind. Wenn der ohmsche Widerstand
der halbleitenden Streifen gegeben ist. könnten die integrierten Festwertspeicher schwierig programmierbar
sein.
Die Vorrichtung, die gemäß der Erfindung zur Vermeidung der vorgenannten Nachteile vorgesehen ist. ist
in F i g. 4 schematisch dargestellt. F i g. 4 zeigt nämlich das Schema zur Erläuterung der Betriebsweise der Vorrichtung
nach der Erfindung, das dem Schema von F i g. 3 gleicht, welches die herkömmliche Vorrichtung
betrifft, um die Vorteile der Erfindung deutlicher hervortreten zu lassen, in F i g. 4 findet man deshalb wieder
die beiden Wortzeilen Mj, M4 und die vier Bitspalten S^,
Bb, B] und Bt, die jeweils mit einer Schaltvorrichtung 30
verbunden sind, welche mit den Schaltvorrichtungen 20 von F i g. 3 identisch sind. Die Zeile Mi und die Spalten
Bf, und Bg liegen an der Spannung + V, und die Zeile Mt
sowie die Spalten Bi und B1 sind an das Bezugspotential
angeschlossen. In diesem Beispiel sind die Spalten Β-,— β« vollständig leitend, während die Zeilen einen Widerstandsbclag
aufweisen, der durch die Widerstände 32—38 symbolisiert ist.
Wie in Fig.3 haben die Bitspalten Ss und Bt als
Kopplungselemcnte die Schmelzsicherungen Fi-Fe,
während die Bitspalten Bi und Bn Dioden Dj-D8 als
Kopplungselemcnte haben.
ίο Die Vorrichtung nach der Erfindung enthält Ableitungswege
Si und Si, die aus einem Leitermaterial, wie
etwa dem die Spalten Sdes Speichers bildenden Material,
gebildet und zu denselben parallel sind. Wie in F i g. 4 dargestellt, werden die Ableitungswege während der
Programmierung auf das Bezugspotential gebracht.
Die Vorrichtung nach der Erfindung enthält außerdem halbleitcnde Strukturen Ti —T« mit gesteuerter
Leitfähigkeit, wie etwa Strukturen mit vier überlagerten Schichten mit abwechselndem Leitfähigkeitstyp die eine
Steuerschicht haben, welche die »Steuerelektrode« der Struktur bildet. Eine Struktur arbeitet folglich wie ein
Thyristor. |ede der Strukturen Ti — Ti verbindet die
Schmelzsicherungen Fs bzw. F6 bzw. Fi bzw. Fb mit dem
Ableitungsweg Si, wobei die Steuerelektrode, die hier die das Anodengitter bildende innere Schicht ist, mit der
dem Kopplungselement entsprechenden Wortzeile verbunden ist. Dasselbe gilt für die Strukturen Ts- Ts in
bezug auf die Dioden Ds— Dh in Beziehung zu dem Ableitunjsweg
Si.
Es wird nun die Programmierung eines Festwertspeichers nach der Erfindung erläutert. Für die Sicherung Fs
wie für die Diode Ds liegt die Steuerelektrode des entsprechenden Thyristors Ti bzw. Ts an der Spannung
+ V, während die Spannung Anode-Kathode Null ist.
Deshalb kann kein Strom durch sie hindurchfließen und die Kopplungselemente Fs. Ds bleiben im Verlauf der
Programmierung intakt.
Die Steuerelektrode der Thyristoren Ti und T* die
der Sicherung F6 bzw. der Diode D6 entsprechen, iicgi
auf demselben Potential + ν wie ihre Anode. Die Thyristoren Ti, T6 werden folglich nicht gezündet und deshalb
bleiben die Elemente Fb und Dt intakt.
Bei den Thyristoren Tj und Ti. die den Kopplungselementen
Fi bzw. D; entsprechen, sind alle ihre Elektroden
auf Bezugspotential. Infolge dessen fließt durch sie kein Strom und die Elemente F? und D7 bleiben im Verlauf
der Programmierung intakt.
Die Steuerelektrode der Thyristoren T4 und T8 ist auf
Bezugspotential, während die Anode mit Bezug auf die
Vt Kathode an der Spannung + Vliegt Die Thyristoren Ti
und Τ« werden folglich gezündet und ein aus den Spalten Bt bzw. B8 stammender Strom kann durch d" ί Kopplungselemente
F8 und D8 hindurchfließen und sie zerstören,
bevor er über die Ableitungswege Si bzw. Sj nach
Masse abfließt Der Programmierungsstrom benutzt also die Ableitungswege Si und S2, die gute elektrische
Leiter sind, und stellt die Zerstörung der von ihm durchquerten Kopplungselemente sicher. In diesem Fall haben
die Zeilen nur die Aufgabe, das Zünden des gewählten Thyristors zu steuern, indem ihnen ein Steuerstrom
zugeführt wird.
Wenn die Programmierung beendigt ist ist der PN-Übergang zwischen der Steuerelektrode und der Anode
des Thyristors entsperrt und deshalb könnte die Verbindung durch die nicht zerstörten Sicherungen oder durch
die zerstörten Dioden hergestellt werden, um die Kurzschlüsse zu bilden. Unter diesen Bedingungen könnte
man so vorgehen, daß kein Strom die anderen PN-
Übergänge der Thyristoren durchfließt, was immer der
Fall ist, wenn die Ableitungswege Si und S? isoliert oder
auf dem selben Potential wie die Bilspallcn gehalten sind.
Zwei Ausführungsformen nach der Erfindung einer Vorrichtung zum Programmieren der auf und in einem
Halbleitersubstrat integrierten Festwertspeieher sind in Fig.5 und Fig.6 für den Fall, daß das Kopplungsclement eise Schmelzsicherung ist bzw. für den Fall, daß
das Kopplungsclement eine Diode ist, dargestellt.
Zunächst wird auf F i g. 5 Bezug genommen. Der Teil des Festwertspeichers 40, der darin dargestellt ist, ist aus
einem Substrat 42 gebildet, welches aus einem Halbleitermaterial, wie etwa Silizium, besteht. Durch epitaxiales Aufwachsen eines Materials 46, welches mit N-Icitenden Verunreinigungen dotiert ist, auf dem Substrat
42 und durch Isolation von linearen Streifen in diesem Material sind untereinander parallele Streifen, die Wörter Mp, Mp + 1 darstellen, gebildet worden, d. h. Wortzeilen, die mit Bezug auf die F i g. 3 und 4 beschrieben
worden sind. Rechtwinkelig zu diesen Streifen sind gut leitende metallische Drähte, beispielsweise aus Aluminium, auf das Substrat aufgebracht worden, die von denselben durch eine Isolierschicht 48, beispielsweise aus
Siliziumoxid, getrennt sind. In Fig.5 ist nur der Leiter
Bm sichtbar, der die Spalte der Stelle m des Speichers bildet. An dem Knoten der Bitspalte Bm und der Wortzeile Mp ist ein zerstörbares Kopplungselement dargestellt, welches in diesem Fall die Schmelzsicherung Fm
ist. Diese Schmelzsicherung ist mit der Wortzeile Mp durch eine Kontaktklemme Pm verbunden, welche die
Isolierschicht 48 durch ein Fenster 50 durchquert, auf dessen Höhe ein P-leitendes Gebiet 52 geschaffen worden ist, welches in das die Wortzeile Mp bildende Material 46 eingeschlossen ist.
Gemäß der Erfindung entspricht mindestens einer Bitspalte ein Programmierungsstromableitungsweg,
wie in Fig.4 dargestellt. In Fig.5 entspricht der Bitspalte Bm der Ableitungsweg 5m, der auf dem Substrat
parallel zu den benachbarten Bitspalten aus einem gut leitenden Material gebildet ist und der deshalb dieselbe
Geometrie und dieselbe Zusammensetzung wie die Spalten des Speichers haben kann. Diese Ableitungswege stehen mit den Knoten der Zeilen Mp. Mp + 1 mittels Fenstern 54 in Verbindung, die in der Isolierschicht
48 gebildet sind. Auf der Höhe der Fenster 54 und im Inneren des N-leitenden Materials 46, welches die
Wortzeilen M des Speichers bildet, sind zwei Gebiete 56,58 gebildet worden. Das Gebiet 56 erstreckt sich in
das Gebiet 58 hinein und ist mit dem Ableitungsweg Sm in Kontakt. Das Gebiet 58 ist ein P-Ieitendcs Gebiet und
das Gebiet 56 ist ein N-leitendes Gebiet. In F i g. 5 bilden das Gebiet 52, der Zwischenraum, der die Gebiete
52 und 58 trennt, das Gebiet 58 und das Gebiet 56 eine halbleitende Struktur aus vier überlagerten Schichten
mit abwechselndem Leitfähigkeitstyp und mit gesteuerter Leitung. Diese Struktur ist folglich mit einem Thyristor vergleichbar, dessen Schicht, die das Steuergitter
oder die Steuerelektrode bildet, zwischen den Gebieten 52 und 58 liegt und durch das N-ieitende Material 46 der
entsprechenden Wortzeile gebildet ist Wenn der Speicher 40 für eine Programmierung mit den in F i g. 4
verwendeten Potentialen vorgesehen ist, bildet der Bereich 52, der mit der Schmelzsicherung Fm in Verbindung ist, die Anode des Thyristors und das Gebiet 56
bildet die Kathode in der gleichen Weise, wie es schematisch in F i g. 4 dargestellt ist.
Es wird nun ein integrierter programmierbarer Festwertspeicher aus einem Halbleitersubstrat betrachtet,
dessen Zeilen halbleitende Streifen sind, dessen Spalten gut leitende metallische Drähte sind und dessen zerstörbare Kopplungselemente Dioden sind. Das ist der in
Fig.6dargestellte Fall.
In F i g. 6 ist in einer perspektivischen Ansicht ein Teil
60 eines integrierten Festwertspeichers aus einem Halbleitersubstrat 62, wie etwa Silizium dargestellt. Wie in
F i g. 5 sind die Wortzeilen des Speichers, von welchen ίο allein die Zeilen Mq und Mq + 1 dargestellt sind. Streifen 66, die durch epitatxiales Aufwachsen von dem Substrat 62 aus und durch anschließendes Isolieren gebildet
sind. Die Streifen 66 sind N-dotiert. Die Bitspalten, von denen lediglich die Spalten der Stelle η und η + 1 dargestellt sind, sind vorzugsweise aus einem gutleitenden
metallischen Material, wie etwa Aluminium, gebildet
und im allgemeinen von dem Subsirat durch eine Isolierschicht 68, beispielsweise aus Siliziumoxid, isoliert.
An den Knoten des Netzes des Festwertspeichers 60 sind Fenster 70 in die Isolierschicht 68 eingelassen, um
die Zeilen und die Spalten miteinander in Kontakt zu bringen. Gemäß der dargestellten Ausführungsform
sind die Dioden, die in Fig.4 durch die Diode D^-D»
dargestellt sind, durch Dotierung von Bereichen 72, 74 hergestellt, die in das N-Icitende Material eingeschlossen sind, welches die die Wortzeilen des Speichers darstellenden Streifen 66 bildet. Wenn das Material der
Streifen 66 vom N-Typ ist, wird das Gebiet 74 vom P-Typ sein, und das Gebiet 72. das es enthält und welches mit der entsprechenden Bitspalte in Kontakt ist,
wird vom N-Tyρ sein.
Gemäß der Erfindung enthält die Vorrichtung für die Programmierung des Speichers 60 Ableitungswege Sn,
von denen jeder mit mindestens einer der Bitspalten, die J5 ihm benachbart sind, in Korrelation ist. In dem Fall von
F i g. 6 ist darin eine Ausführungsform eines Ableitungsweges für zwei Bitspaltcn dargestellt, die demzufolge
dem Faii äquivalent ist, der in F i g. 4 in Verbindung mit den Bitspalten B1, B» und dem Ableitungsweg S2 dargestellt ist.
Wie aus F i g. 6 hervorgeht, haben die Ableitungswege Sn dieselbe Konfiguration sowie dieselbe Zusammensetzung wie die ihnen entsprechenden benachbarten Spalten und sie stehen ebenfalls mit den Wortzeilen
in Verbindung, die sie durch die in der Isolierschicht 68 gebildeten Fenster 76 kreuzen.
Die halbleitende Struktur mit gesteuerter Leitung ist, wie in dem Fall von Fig.5. eine Struktur mit vier
Schichten entgegengesetzten Leitfähigkeitstyps, d. h. eine P-N-P-N-Struktur. Die erste Schicht umfaßt das Ge
biet 74 der Diode, die auf der Höhe der Bitspalten gebildet ist. Die beiden letzten Schichten sind im Inneren der
Streifen 66 angeordnet und bestehen aus Gebieten 78 und 80 des Leitfähigkeitstyps N bzw. P im Wechsel mit
dem Material vom N-Typ der Wortzeilen, was wie in dem vorhergehendem Fall bedeutet, daß die Steuerschicht, die die Steuerelektrode des auf diese Weise gebildeten Thyristors darstellt, diejenige Schicht ist, die
zwischen den Gebieten 74 und 80 vom P-Typ liegt.
Die F i g. 7 und 8 zeigen die Ersatzschaltbilder der in den F i g. 5 bzw. 6 dargestellten Anordnungen. In F i g. 7
findet sich die leitende Schiene wieder, die die Bitspalte Bm bildet, welche über die Schmelzsicherung Fm durch
einen PN-Übergang mit dem halbleitenden Streifen verbunden ist. der die Wortzeile Mp bildet, dessen äquivalenter Widerstandsbelag durch den Widerstand
dargestellt ist. Die Struktur aus vier Schichten mit gesteuerter Leitung ist durch die Transistoren 84 und
dargestellt, deren Basis jeweils durch den Kollektor des anderen erregt wird. Schließlich ist der Ableitungsweg
Sm direkt mit dem Emitter des Transistors 86 verbunden. Die sich außerhalb des Speichers befindende Vorrichtung, mittels welcher an die verschiedenen Elemente
des Speichers die Spannungen angelegt werden, ist durch Schaltvorr'chtungen 88 dargestellt, die den Elementen entweder das Bezugspotential oder die Spannung + V gebe;.. Aus F i g. 7 geht ebenso wie aus F i g. 4
hervor, daß der Programmierungsstrom nur dann er- to scheint, wenn das äußere Ende der Wortzeile auf Bezugspotential ist.
F i g. 8 zeigt ein Ersatzschaltbild der in F i g. 6 dargestellten Anordnung. So sind in Form von metallischen
Schienen die Bitspalten Bn und Bn + 1 dargestellt, zwisehen welchen sich der Ableitungsweg Sn befindet. Eine
Diode, die den die Schichten 72 und 74 von F i g. 6 trennenden PN-Übergang darstellt, ist durch einen PN-Übergang mit der entsprechenden Wortzeile Mq in
Verbindung, deren Ersatzwiderstarvi Hiirch den Widerstand 90 dargestellt ist. Das Ersatzschaltbild der Struktur mit gesteuerter Leitung besteht, wie in Fig.7, aus
zwei Transistoren 92 und 94, deren Basis jeweils durch den Kollektor des anderen gesteuert wird. Der Emitter
des Transistors 94 ist direkt mit dem Ableitungsweg Sn verbunden. Wie aus den F i g. 8 und 4 hervorgeht, wird
eine der beiden Dioden oder werden beide Dioden gleichzeitig von einem Programmierungsstrom durchflossen, wenn die entsprechenden Spalten Bn, Bn + 1
auf dem Potential + V sind und wenn die Wortzeile Mq auf dem Bezugspotential ist. Gemäß der Darstellung in
F i g. 8 wird allein die der Bitspalte Bn entsprechende Diode von dem Programmierungsstrom durchflossen.
Das Auswählen der zu zerstörenden Kopplungselemente erfolgt somit mittels Schaltvorrichtungen 96, die in js
der Lage sind, die Elemente, mit welchen sie verbunden sind, entweder auf das Bezugspotential oder an die
Spannung + Vzu legen.
Selbstverständlich ist die Erfindung keineswegs auf die beschriebenen und dargestellten Ausführungsformen beschränkt. Im Gegenteil, gemäß den verwendeten
Polarisationsspannungen und der Art der die Zeilen und Spalten verbindenden K.applungselemente könnten die
Halbleitersturkuren mit gesteuerter Leitung von den oben beschriebenen verschieden sein. Man hat insbe- *·>
sondere gesehen, daß der eine der Bereiche, der die Verbindungsdiode zwischen Zeilen und Spalten bildet,
als eine Schicht der Struktur mit gesteuerter Leitung verwendet werden könnte.
50
55
60
65
Claims (11)
1. Programmierbarer Festwertspeicher, der als integrierte Schaltung aus einem Halbleitersubstrat
(42, 62) hergestellt ist, dessen Matrixnetz, welches
die Wortzeilen und die Bitspalten der Matrix enthält, einerseits aus mit ohmschem Widerstand behafteten
halbleitenden Streifen (M) eines gegebenen Leitfähigkeitstyps, die linear und parallel zueinander in
dem Substrat gebildet sind, und andererseits aus gut leitenden Drähten (B) gebildet ist, die unter Zwischenfügung einer Isolierschicht (48,68) auf das Substrat (42, 62) aufgebracht sind, zueinander parallel
sind und die Streifen (M) in Knoten kreuzen, welche mit zerstörbaren Speicherelementen (F, D) versehen
sind, die einen Streifen (M) mit einem Draht (B) verbinden, dadurch gekennzeichnet, daß zusätzlich zu den Streifen (M) und Drähten (B) gut
leitende Ableitungswege (S) für den Programmierstrom vorgesehen sind, daß jedes zerstörbare Speicherelement (F, D) in Reihe mit dem Hauptstromleitungsweg eines steuerbaren Haibieiterciemenies (T)
zwischen einen der Drähte (B) und einen der zusätzlichen Ableitungswege (S) geschaltet ist und daß eine Steuerelektrode des Halbleiterelements (T) mit
einem der Streifen (M) verbunden ist
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Ableitungswege (S) zu den Drähten
(B) parallel sind, die wie sie auf das Substrat (42,62)
aufgebracht und aus demselben Material gebildet sind.
3. Speicher nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, d?ß die steuerbaren Halbleiterstrukturen im Inneren der Streifen (M) angeordnet sind.
4. Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die steuerbaren Halbleiterstrukturen (T) aus vier überlagerten Schichten
abwechselnden Leitfähigkeitstyps gebildet sind, die eine Steuerschicht aufweisen, welche die Steuerelektrode bildet
5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß die Schicht, die die Steuerelektrode
bildet, aus dem dotierten Material des genannten gegebenen Leitfähigkeitstyps der Streifen (M) besteht
6. Speicher nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die steuerbare Halbleiterstruktur
(T) durch das Anodengittsr gesteuert ist.
7. Speicher nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die steuerbare Halbleiterstruktur
(T)duTch das Kathodengitter gesteuert ist.
8. Speicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das zerstörbare Element
eine Schmelzsicherung (F) ist, die mit dem Material des entsprechenden Streifens (M) durch eine
Schicht, deren Leitfähigkeitstyp dem genannten gegebenen Leitfähigkeilstyp entgegengesetzt ist und
die in dem den Streifen (M) bildenden Material gebildet ist, verbunden ist.
9. Speicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das zerstörbare Element
eine Diode (D) ist, die in dem die mit ohmschem Widerstand behafteten Streifen (M) bildenden Material durch zwei halbleitende Schichten entgegengesetzten Leitfähigkeitstyps gebildet ist, von welchen die eine Schicht mit einem der Drähte (B) ver-
bunden ist und von welchen die andere Schicht eine der vier Schichten der gesteuerter, Halbleiterstruktur (T) mit gesteuerter Leitung bildet
10. Speicher nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet daß die mit ohmschem Widerstand behafteten Streifen (M) die Wortzeilen und
die leitenden Drähte (B) die Bitspalten des Speichers bilden.
11. Speicher nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß die leitenden Drähte (B) die Wortzeilen und die mit ohmschen Widerstand behafteten Streifen (M) die Bitspalten des
Speichers bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7316101A FR2228271B1 (de) | 1973-05-04 | 1973-05-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2421513A1 DE2421513A1 (de) | 1974-11-07 |
DE2421513C2 true DE2421513C2 (de) | 1984-08-09 |
Family
ID=9118818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2421513A Expired DE2421513C2 (de) | 1973-05-04 | 1974-05-03 | Programmierbarer Festwertspeicher |
Country Status (7)
Country | Link |
---|---|
US (1) | US3909805A (de) |
JP (1) | JPS582440B2 (de) |
DE (1) | DE2421513C2 (de) |
FR (1) | FR2228271B1 (de) |
GB (1) | GB1440167A (de) |
IT (1) | IT1010255B (de) |
NL (1) | NL7405612A (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5272541A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Semi-conductor memory |
CA1135854A (en) * | 1977-09-30 | 1982-11-16 | Michel Moussie | Programmable read only memory cell |
JPS607388B2 (ja) * | 1978-09-08 | 1985-02-23 | 富士通株式会社 | 半導体記憶装置 |
US4293783A (en) * | 1978-11-01 | 1981-10-06 | Massachusetts Institute Of Technology | Storage/logic array |
JPS55142475A (en) * | 1979-04-23 | 1980-11-07 | Fujitsu Ltd | Decoder circuit |
JPS5621420A (en) * | 1979-07-30 | 1981-02-27 | Nec Corp | Programmable logic array |
US4439842A (en) * | 1979-12-28 | 1984-03-27 | International Business Machines Corp. | Bipolar transistor read only or read-write store with low impedance sense amplifier |
US4329685A (en) * | 1980-06-09 | 1982-05-11 | Burroughs Corporation | Controlled selective disconnect system for wafer scale integrated circuits |
US4518981A (en) * | 1981-11-12 | 1985-05-21 | Advanced Micro Devices, Inc. | Merged platinum silicide fuse and Schottky diode and method of manufacture thereof |
US4646427A (en) * | 1984-06-28 | 1987-03-03 | Motorola, Inc. | Method of electrically adjusting the zener knee of a lateral polysilicon zener diode |
JPS63267136A (ja) * | 1987-04-25 | 1988-11-04 | Brother Ind Ltd | 工作機械の自動工具交換装置 |
DE4333065A1 (de) * | 1993-09-29 | 1995-03-30 | Bosch Gmbh Robert | Elektronische Schaltung |
US6153657A (en) * | 1997-06-02 | 2000-11-28 | Hodogaya Chemical Co., Ltd. | Process for producing a solvent-less O/W type emulsion |
WO2001003208A1 (en) * | 1999-07-02 | 2001-01-11 | President And Fellows Of Harvard College | Nanoscopic wire-based devices, arrays, and methods of their manufacture |
US6813182B2 (en) * | 2002-05-31 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet |
US20040193984A1 (en) * | 2003-03-28 | 2004-09-30 | Stmicroelectronics Inc. | Signature Cell |
US7486534B2 (en) * | 2005-12-08 | 2009-02-03 | Macronix International Co., Ltd. | Diode-less array for one-time programmable memory |
US7583554B2 (en) * | 2007-03-02 | 2009-09-01 | Freescale Semiconductor, Inc. | Integrated circuit fuse array |
US20090135640A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Electromigration-programmable semiconductor device with bidirectional resistance change |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3245051A (en) * | 1960-11-16 | 1966-04-05 | John H Robb | Information storage matrices |
GB1262865A (en) * | 1968-05-27 | 1972-02-09 | Plessey Co Ltd | Improvements in or relating to storage arrangements |
US3611319A (en) * | 1969-03-06 | 1971-10-05 | Teledyne Inc | Electrically alterable read only memory |
US3576549A (en) * | 1969-04-14 | 1971-04-27 | Cogar Corp | Semiconductor device, method, and memory array |
BE755039A (fr) * | 1969-09-15 | 1971-02-01 | Ibm | Memoire semi-conductrice permanente |
US3810127A (en) * | 1970-06-23 | 1974-05-07 | Intel Corp | Programmable circuit {13 {11 the method of programming thereof and the devices so programmed |
-
1973
- 1973-05-04 FR FR7316101A patent/FR2228271B1/fr not_active Expired
-
1974
- 1974-04-25 NL NL7405612A patent/NL7405612A/xx not_active Application Discontinuation
- 1974-04-30 IT IT22094/74A patent/IT1010255B/it active
- 1974-04-30 US US465638A patent/US3909805A/en not_active Expired - Lifetime
- 1974-05-02 JP JP49048859A patent/JPS582440B2/ja not_active Expired
- 1974-05-03 DE DE2421513A patent/DE2421513C2/de not_active Expired
- 1974-05-03 GB GB1962974A patent/GB1440167A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2228271A1 (de) | 1974-11-29 |
JPS582440B2 (ja) | 1983-01-17 |
IT1010255B (it) | 1977-01-10 |
DE2421513A1 (de) | 1974-11-07 |
GB1440167A (en) | 1976-06-23 |
JPS5028729A (de) | 1975-03-24 |
NL7405612A (de) | 1974-11-06 |
US3909805A (en) | 1975-09-30 |
FR2228271B1 (de) | 1976-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2421513C2 (de) | Programmierbarer Festwertspeicher | |
DE2041343C3 (de) | Festwertspeicher mit einmaliger Einschreibemöglichkeit | |
DE3015096C2 (de) | ||
DE3127826C2 (de) | Halbleiterspeicher | |
DE2017642C3 (de) | Programmierbarer Festwertspeicher | |
EP0987764B1 (de) | Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung | |
DE2300847A1 (de) | Schmelzbare verbindung fuer integrierte schaltungen | |
DE2313312A1 (de) | Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE1106368B (de) | Verfahren zur Herstellung einer Schaltmatrize | |
DE2536809A1 (de) | Verfahren und vorrichtung zum verhindern des schwellenspannungsverfalls stromleitfadenbildender speicherhalbleitervorrichtungen | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE2653724A1 (de) | Halbleiter-schaltelement mit irreversiblem verhalten und halbleiterspeicher unter verwendung des halbleiter-schaltelements | |
DE2063579A1 (de) | Halbleitereinnchtung | |
DE2654950A1 (de) | Integrierter festwertspeicher | |
DE2014649A1 (de) | Elektronisches Zuordnernetzwerk | |
DE1764378A1 (de) | Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
DE3235880A1 (de) | Statische speicherzelle in zwei-kanal-technik | |
DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE3600207A1 (de) | Integrierte halbleitervorrichtung | |
DE19810579B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE1762435B2 (de) | Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor | |
DE3330026A1 (de) | Integrierte rs-flipflop-schaltung | |
DE2215850A1 (de) | Schutzdiodenanordnung fuer gitterisolierte feldeffekttransistoren | |
DE3133245A1 (de) | "programmierbarer speicherbaustein und programmierverfahren" |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |