DE2041343C3

DE2041343C3 - Festwertspeicher mit einmaliger Einschreibemöglichkeit

Info

Publication number: DE2041343C3
Application number: DE2041343A
Authority: DE
Inventors: Paul Phillip Castrucci; Harlan Rogene Gates; Robert Athanasius Hyde Park Henle; John Westley Mason; Robert Michael Hopewell Junction Morton; William David North; Wilbur David Poughkeepsie Pricer
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-09-15
Filing date: 1970-08-20
Publication date: 1978-11-30
Also published as: GB1315171A; DE2041343A1; CH507568A; DE2041343B2; JPS5117020B1; FR2063161A1; US3641516A; BE755039A; SE366864B; CA922805A; FR2063161B1

Description

60

Die Erfindung betrifft einen Festwertspeicher mit einmaliger Einschreibemöglichkeit, der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

Matrixanordnungen sind allgemein bekannt, sowohl für logische Verknüpfungsschaltungen als auch für binäre Speicher. Üblicherweise enthält eine Matrixanordnung eine erste Gruppe elektrischer Leitungen und eine zweite Gruppe elektrischer Leitungen und irgendwelche Elemente oder Zellen, welche die Verbindungspunkte zwischen der ersten und der zweiten Gruppe von Leitern darstellen. Beispielsweise könnte eine Mehrzahl von horizontalen und vertikalen Leitern an ausgewählten Kreuzungspunkten durch solche passiven Zellen wie Dioden oder Kapazitäten verknüpft werden, um so eine elektrische Verbindung zwischen den Zeilen und Spalten der Matrix an diesen Kreuzungspunkten herzustellen.

Eine Anwendung solcher Matrizen in der Technik der datenverarbeitenden Anlagen ist der Gebrauch als Festwertspeicher. Ein solcher Speicher kann nur ausgelesen werden, und es kann nicht in ihn hineingeschrieben werden. Bei Festwertspeichern in Matrixanordnung ist jeder Kreuzungspunkt als Speicherstelle zu betrachten. Eine elektrische Zellenverbindung eines ersten Impedanzwertes auf dem Kreuzungspunkt stellt den .einen Zustand z. B. eine binäre Eins dar, und die Abwesenheit einer elektrischen Verbindung am Kreuzungspunkt oder ein zweiter Impedanzwert den anderen Zus'and d. h. eine binäre Null. Ein Wort, das eine Mehrzahl von binärstellen umfaßt, könnte ausgelesen werden durch Anlegen eines Stromes oder einer Spannung an eine Leitung aus der ersten Gruppe, wobei die Ausgangsspannungen oder Ströme an allen oder nur an einem Teil der zweiten Gruppe der Leiter, welche die erste Leitergruppe kreuzen, ausgelesen werden. Die festgestellte Strom- oder Spannungsgröße wird für solche Leitungen abweichen, welche durch Zellen mit der angesteuerten Leitung galvanisch verbunden sind im Vergleich mit solchen Leitungen, welche nicht in dieser Weise verbunden sind.

Beispiele solcher passiver Zellen sind Kondensatoren, Widerstände oder Dioden. Eine Schwierigkeit mit solchen Matrizen als Festwertspeicher besteht darin, daß der Hersteller für jeden Kunden eine unterschiedliche Matrix herzustellen hat, um dessen Wünsche bezüglich d";r gespeicherten Information zufrieden zu stellen. Denn es würden höchstwahrscheinlich zwei verschiedene Benutzer von Matrix-Festwertspeichern wünschen, unterschiedliche Information in ihren Festwertspeichern zu speichern. Weil nun aber die Verknüpfungszellen den Dateninhalt des Festwertspeichers bestimmen, müßte deshalb für jeden Kunden eine andere Speicheranordnung eigens hergestellt werden.

Vorzugsweise sollte man Festwertspeicher haben, bei welchen die Wahl der Verbindungsstellen an den Kreuzungspunkten nach der Herstellung des eigentlichen Speichers getroffen werden kann. Ein solcher Speicher ist dann ein Festwertspeicher mit einmaliger Einschreibemöglichkeit.

Derartige Anordnungen sind schon bekannt. Eine in der US-PS 31 91 151 angegebene bekannte Lösung besteht darin, eine Diode in Reihe mit einer Sicherung an jedem Kreuzungspunkt anzuordnen. Die Matrix ist dann programmierbar oder einmalig änderbar durch ausgewähltes Ausbrennen der Sicherung an den Stellen, wo ein Kreuzungspunkt mit »keiner Verbindung« beabsichtigt ist. In der Halbleitertechnik wären die Sicherungen in dieser Dioden-Sicherungs-Kombination dünne Aluminiumstrcifenlcitungen, und sie würden deshalb einen starken Strom erfordern um mc auszubrennen. Der hohe Ausbrennstrom macht sokr.u Sicherungsanordnungen unbrauchbar für Speicheranordnungen in integrierten Schaltungen. Lin in dieser Weise aufgebauter Speicher mit einer großen Anzahl

von Speicherzellen enthält auf dem Halbleiterplättchen arch die Decodierschaltung zum Adressieren der Wort- und Bitleitungen als Teil der integrierten Struktur. Die Dioden der integrierten Schaltkreise können jedoch die starken Ströme nicht bewältigen, die erforderlich sind, um eine Sicherung auszubrennen. Insoweit vergleichbare Festwertspeicher finden sich als Randschichtdiodenmätrizen in dem älteren Vorschlag nach der DT-PS 17 64 378 bzw. als Transistormatrizen im IBM Technical Disclosure Bulletin Vol. 11, Nr. 1, Juni 1967, Seite 95.

Eine andere, ebenfalls aus der bereits genannten US-PS 31 91 151 sowie ferner aus Electronics Vol. 42, H. 17, Seiten 195 und 196 vom 18. August 1969 bekannte Lösung besteht darin, zur Anwendung als Zellen einer programmierbaren Matrix gegensinnig gepolte PN-Übergänge zu verwenden, d. h. antiseriell geschaltete Dioden. Eine gegebene Zelle kann durch Ausbrennen des Übergangs der in Sperrichtung betriebenen Diode durch thermischen Durchschlag einmalig geändert werden. Eine Zelle mit einer ausgebrannten Diode bildet am Kreuzungspunkt einen Leitungspfad im Gegensatz zur nichtleitenden Sperre, die durch die antiseriell geschalteten Dioden gebildet wird. Aus Gründen, die weiter unten näher erläutert werden, wurden auch die zuletzt genannten Lösungen als unbrauchbar und unausführbar für Speicheranordnungen in integrierter Schaltungsbauweise erkannt, insbesondere wenn diese großen Ausmaßes sind.

Eine vollständige Zerstörung des PN-Überganges durch thermischen Durchschlag erfordert jedoch eine JO relativ große Leistung, die der Zelle zugeführt werden muß. Das bedingt leider eine schwerwiegende Begrenzung der Packungsdichte der Speicherzellen auf dem Plättchen. Angenommen z. B. eine Dichte von 512 Speicherzellen (ca. 2000 Bauelemente) auf einem J5 Plättchen mit der Kantenlänge 3 mm würde als höchstzulässigen Strom etwa 200 niA zulassen. Dies ist völlig unzureichend für die Zerstörung eines PN-Überganges in einer antiseriell geschalteten Diode. Auch könnte das Ausbrennen einer ausgewählten Zelle der Matrix durch unbeabsichtigte Nebenwege des Stromes vereitelt werden, die teilweise durch vorher bereits ausgebrannte Zellen geschaffen werden und so einen zusätzlichen anderen Strompfad zwischen den angesteuerten horizontalen und vertikalen Leitungen bilden.

Aufgabe der Erfindung ist es, einen Festwertspeicher anzugeben, der die in Verbindung mit dem Stand der Technik aufgeführten Nachteile vermeidet und Irnsiehtlich der zum Einschreiben der Speicherzustände erforderlichen Energie sowie einer größeren Sicherheit gegen Fehlprogrammierung infolge von Nebenschlußproblemen verbessert ist. Insbesondere soll die jeweilige Wahlverbindung nicht mehr ausschließlich aui" einer Zerstörung des jeweiligen PN-Überganges mittels elektrischem Durchschlags beruhen.

Zur Lösung dieser Aufgabe sieht die Erfindung die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele sind im folgenden anhand der w) Zeichnungen näher erläutert.

Fig. I ist eine schematische Darstellung einer Diodenmatrix;

1-ι g. 2 ist eine schematische Darstellung eines Ausschnittes der Matrix der F i g. I und veranschaulicht ι.. das Problem des Auftretens unerwünschter Nebenschlüsse beim Formieren von Haibleitcrspeidier/cilen; F i g. 3 ist eine Darstellung des zeitlichen Verlaufes der Spannung an einer in Sperrichtung betriebenen Diode während des Formiervorganges;

Fig.4 ist ein Querschnitt eines ersten Ausführungsbeispieles einer formierbaren Halbleiterzelle;

Fig. 5 is», eine Grundrißdarstellung der Zelle nach F ig. 4;

F i g. 6 ist eine Draufsicht auf einen Teil einer monolithischen Speichermatrix mit formierbaren Zellen und deren Verbindungsleitungen;

F i g. 7 ist ein Querschnitt eines Teiles der F i g. 6 und zeigt eine Stromunterführung einer Wortleitung unter den Bitleitungen;

Fig. 8 ist eine schematische Blockdarstellung zur Erläuterung der Anwendung von formierbaren Speicherzellen in einem Festwertspeicher mit einmaliger Einschreibemöglichkeit;

F i g. 9 ist ein Querschnitt eines zweiten Ausführungsbeispieles einer formierbaren Halbleiterzelle.

In F i g. 1 ist ein Ausschnitt aus einer Matrix mit zwölf Speicherzellen, bestehend aus antiseriell geschalteten Diodenpaaren zum Veranschaulichen der Wirkungsweise eines Festwertspeichers dargestellt. Die Matrix enthält vier Bitleitungen flb bis Bz, drei Wortleitungen Wo bis W2 und zwölf Zellen an den Kreuzungspunkten, welche je mit einer der Bitleitungen und einer der Wortleitungen verbunden sind. Die Zellen werden hier entsprechend den Leitungen bezeichnet; z. B. die Zelle, welche die Dioden D\ und D? enthält, ist bezeichnet als Zelle B₀ W₀ oder kurz Zelle 00.

Die antiseriell geschalteten Dioden unterbrechen die galvanische Verbindung von Wort- und Bitleitungen, solange die angelegte Spannung unterhalb der Durchbruchspannung der in Sperrichtung betriebenen Dioden liegt. Durch Versuche wurde festgestellt, daß eine in Sperrichtung betriebene Diode unter besonderen Voraussetzungen in einem einmaligen Vorgang durch Anwendung eines relativ geringen Stromes für dauernd kurzgeschlossen oder überbrückt werden kann. Dieses Phänomen, im folgenden Formierung genannt, kann in ausgewählten Speicherzellen hervorgerufen werden durch Anwendung einer Formierspannung oder eines Formierstromes in der zu dem Kreuzungspunkt gehörigen Wortleitung und der Bitleitung. Wenn beispielsweise die Zelle 21 zum Formieren ausgewählt wurde und das angelegte Signal ist so gepolt, daß die Diode Dm in Sperrichtung betrieben wird, dann wird diese Diode Dm formiert und auf diese Weise zwischen der Bitleitung; B2 und der Wortleitung W\ eine gut leitende galvanische Verbindung in der Durchlaßrichtung der nicht formierten Diode D\ j geschaffen.

Man kann sagen, die Speicherzelle 21 repräsentiere jetzt einen Zustand, der abweichend von dem Zustand ist, den sie vorher einnahm. Diese beiden binären Zustände können für Zwecke der Datenverarbeitung erkannt werden in einer Matrixspeicherschaltung, indem man eine Spannung oder einen Strom an die eine Leitung anlegt, die mit der Zelle verbunden ist, und indem man die Änderung des Stromes oder der Spannung in der anderen Leitung mittels eines Leseverstärkers abfühlt. Eine solche Matrix hat demnach die Fähigkeit, als Festwertspeicher mit einmaliger Einschreibemöglichkeit verwendbar zu sein.

Eines der durch die Erfindung gelösten Probleme bei der Anwendung von antisenell gcschaltetrn Dioden in einer Matrix ist die Tatsache, daß jetzt nicht mehr über unbeabsichtigte Nebenwege des elektrischen Strompfadt.s die angesteuerte Diode /erstört werden kann oder sogar eine der in Durchlaßrichtung betriebenen Dioden

in einer nicht angesteuerten Zelle zerstört oder formiert wird.

Dies ist in F"ig. 2 veranschaulicht, wvkhc einen Teil einer Matrix zeigt mit vier Zellen 21, Jl, 22 und 32. Es wird angenommen, daß die Polarität der für die Formierung angelegten Ströme und Spannungen so gewählt ist, daß die gradzahlig nummerierten Dioden in Spcrrichtung betrieben werden und die ungradzahlig nummerierten Dioden in Durchlaßrichtung. Die als Überbrückung dargestellten Kurzschlüsse der Dioden Dh in Zelle 21 und D₂* in Zelle 32 deuten an, daß in die Zellen 21 und 32 bereits eine »1« eingeschrieben wurde. Es wird angenommen, daß jetzt beabsichtigt ist, in Zelle 31 eine binäre Eins zu schreiben. Wie oben gesagt, geschieht dies durch kurzfristige Anwendung der entsprechenden elektrischen Größe über die Leitungen W\ und Bs, um die in Sperrichtung betriebene Diode At, zu formieren. Man kann jedoch sehen, daß auch ein zweiter Strompfad zwischen W\ und B₃ besteht, der gebildet ist durch Diode Du, Bitleitung S₂, Diode D₂₂, Diode D₂I, Wortleitung VV₂ und Diode D₂^. Infolgedessen ist die in Sperrichtung an der Diode D₂\ liegende Spannung praktisch die gleiche wie die an der eigentlich angesteuerten Diode Du,, wenn man von den geringen Spannungsabfällcn in Durchlaßrichtung der Dioden D\_S, D₂₂ und D₂J absieht. Infolgedessen kann auch die Diode D₂I für dauernd durch Formieren geändert werden, obwohl dies gar nicht erwünscht ist.

Das Problem der unerwünschten Nebenschlüsse ist bei der beschriebenen Anordnung dadurch gelöst, daß man die Dioden einer Zelle verschieden auslegt, so daß diejenigen Dioden, welche formiert werden sollen, eine geringere Durchbruchspannung haben als diejenigen, welche nicht formiert werden sollen. Beispielsweise beträgt die Durchbruchspannung für die in F i g. 2 gradzahlig nummerierten Dioden 7 Volt und für die ungradzahlig nummerierten Dioden 20 Volt, was sicher stellt, daß in der gerade beschriebenen Situation nur die Diode Dib allein formiert wird.

Ein anderes bisher nicht gelöstes Problem bei einer Matrix mit amiserieii geschalteten Dioden besteht in den großen Beträgen an elektrischer Leistung, die man bisher brauchte, um den PN-Übergang in der in Sperrichtung betriebenen Diode zu zerstören, jetzt wurde gefunden, daß bereits eine geringe Leistung ausreicht, um einen planaren PN-Übergang nicht zu zerstören, sondern kurzzuschließen. Wenn für eine ausreichende Zeitspanne genügend Leistung durch Anwendung von Strom oder von Spannung der Diode zugeführt wird, bildet sich eine Metall-Halbleitcrlcgierung, im wesentlichen an der Oberfläche des Halbleitcrmaterials, jedoch unterhalb der üblichen deckenden Oxidschicht. Die metallischen Zuführungen zur Diode auf beiden Seiten des PN-Überganges werden so galvanisch miteinander verbunden und dadurch der PN-Übergang kurzgeschlossen. Um auf diese Weise Dioden zu formieren, werden wesentlich unter 200 mA liegende Ströme in Zeitabschnitten in der Größenordnung von Millisekunden angewendet. Zum Formieren schickt man zweckmäßig einen von einem Konstantstromgenerator gelieferten Strom in Sperrichtung durch die Diode und erlaubt ihr, eine freie Spannung anzunehmen. Die Spannung geht dann von der Durchbruchspannung von etwa 7 oder 8 Volt im Verlauf von Millisekunden herunter auf einen Wert kleiner als 1 Volt. Mikrophotographien solcher Art formierter Übergänge zeigen eine metallisch aussehende Strombrücke zwischen zwischen den Metallzuführungen der Diode.

Es wird angenommen, daß der der Diode zugeführte Formierstrom diese im Gebiet des PN-Überganges au! die eutektische Temperatur der Mciall-Halbleiterlegic

^r> rung aufheizt und somit eine Legierungsbildung in engbegrenzten Bereich verursacht.

Während des Formiervorganges aufgenommene Kennlinien der Spannung an der Diode erscheinen irr wesentlichen wie die Darstellung der zeitabhängiger in Formierspannung in F i g. 3. Die Beobachtungen leger folgende Schlüsse nahe. Der Bereich 1 der Kennlinie stellt den örtlich begrenzten Durchbruch des PN-Über ganges dar, wobei die Durchbruchspannung bei der benutzten Dioden bei etwa 7 Volt lag. Im Bereich 2 dci !5 Darstellung erfolgt die Aufheizung des Ha!b!eitcr:iiate rials im Gesamten infolge der Eigenleitfähigkcit, und in Bereich 3 erfolgt die Bildung der Metall-Halblciterlegie rung. Im Bereich 4 verbindet die Halbleiterlegierung galvanisch die metallischen Zuführungen und verursach so deren Kurzschluß. Es wurde beobachtet, daß die Formierzeit mit dem Abstand der metallischen Zufüh rungen abnimmt, und deshalb ist in einem bevor/ugier Ausführungsbeispiel der beschriebenen Spcicherzclk der Abstand zwischen den metallischen Zuleitungen se klein, als es nur die Herstellungsloleranzen erlauben.

Ein bevorzugtes Ausführungsbeispiel der einmalig cinschrcibbaren Speicherzelle wird in den Fig.4 und i gezeigt, dem Querschnitt und Grundriß der gleicher Zelle.

Ein P -Halbleitersubstrat 48 enthält ein N ⁴ -leitende.¹ Subkollcktorgebiet 4b, welches unterhalb der beider Dioden der Zelle liegt. Der Subkollektor ist an sich nichi erforderlich, aber er verbessert bekanntlich die· F.igenschäften des Bauelementes, [line N-Icitendc epitaxiale Schicht 50 ist auf dem P--Substrat 48 gebildet, und die Zelle ist intern elektrisch isoliert gegen andere Bauelemente gleicher Art auf dem Halblciterplättcher durch eine umgebende P' -Isolationsringzonc 44. Zwe P-Bcrciche- 38 und 42, gebildet durch Diffusion in die

4() N-leitendc epitaxiale Schicht 50 hinein, bilden durch die so geschaffenen PN-Übcrgängc ein Paar aniiscric! geschaltete Dioden.

Um die Durchbruchspannung in Sperrichtung dei einen der beiden Dioden herabzusetzen, ist innerhall der N-Ieitcnden cpitaxialen Schicht 50 zwischen der beiden P-Bereichen 38 und 42 ein N⁴-Bereich gebildet welcher direkt an den P-Bereich anstößt. Die enge Berührung des N+ -Bereiches 40 mit dem P-Bereich 3i bewirkt die erwünschte Herabsetzung der Durchbruch

■50 spannung in Spcrrichtung an dem abrupten P-N⁴ Übergang, welche wesentlich geringer ist als dii Durchbruchspannung in Sperrichtung des PN-Übergan ges. der durch einen der P-Bereiche 38 oder 42 und di( N-Ieitende epitaxiale Schicht 50 gebildet wird.

Das Halbleitermaterial ist vorzugsweise Silizium jedoch auch andere bekannte Halbleiter könnet verwendet werden. Eine isolierende Schutzschicht 30 beispielsweise aus Siliziumdioxid, bedeckt die Oberflä ehe des Plättchens. Durchbräche sind darin vorgesehen

^h" um die Leitungsverbindungen zu dem Halbleitermate rial an entsprechenden Stellen herzustellen. Dii Metallisierung 34, Teil einer Bitleitung, kontaktiert der P-Bereich 38. Metallisierung 36, Teil einer Wortleitung kontaktiert den P-Bereich 42. Metallisierung 3;

'■^; kontaktiert das Gebiet der N-Leitfähigkeit, insbesonde re den N+ -Bereich 40. Das Metall ist vorzugsweise Aluminium, kann aber auch ein anderes Metall oder ein< Legierung sein, beispielsweise Kupferaluminium odei

Gold. Bei der Auswahl geeigneter Halbleitermaterialien und Metalle müssen außer den in der Technik integrierter Schaltkreise üblichen Knierien zusätzliche Eigenschaften beachtet werden, weil hier die eutektische Temperatur der Metall-Halbleiterlegierung unterhalb des Schemlzpunktes sowohl des Metalls als auch dem des Halbleiters liegen muß.

Metallisierung 32 ist hier definiert als freier Anschluß oder freier Metallkontakt. Die Bezeichnung frei bedeutet, daß die metallische Zuführung zu dem to N+ -Bereich mit keinem anderen Schaltelement des Kreises auf dem Plättchen verbunden ist. Die Bitleitung 34 wird beispielsweise verbunden mit einer Decodierschaltung und mit Leseverstärkern oder anderen Schaltungsteilen. Die Wortleitung 36 wird verbunden mit einer Adressierschaltung und mit Worttreibern oder anderen Schaltkreisen. Der Strom oder die Spannung zum Formieren wird an die Bit- und Wortleitungen angelegt. Der freie Metallkontakt 32 dient nur dazu, einen Anschlußpunkt für die sich bildende Aluminium-Silizium-Legierung während des Formierprozesses zu bilden und dient wahrscheinlich im wesentlichen als Lieferant von Aluminiumatomen für die Bildung dieser Aluminium-Silizium-Legierung.

In Fig. 5 sind die Begrenzungen der P- und N+ -Bereiche sowie der N-Ieitenden epitaxialen Schicht mit gestrichelten Linien dargestellt. Die dunklen Quadrate innerhalb der metallischen Gebiete 32,34 und 36 bezeichnen die Durchbrüche durch die Oxidschicht 30 zum Kontaktieren direkt unter dem Metall.

In einem speziellen Ausführungsbeispiel beträgt der Abstand zwischen den Kontaktdurchbrüchen der Metallisierung für den N + -Bereich 40 und für den P-Bereich 38 etwa 6 Mikron. Die Dotierungsstoffkonzentrationen der einzelnen Leitfähigkeitsgebiete sind folgende:

P-Diffusion
N+ -Diffusion
P ⁺-Diffusion
N-epitaxial
N+ -Subkollektor

— 1',V Boratome/ccm

— 10²¹ Phosphoratome/ccm

— 10²¹ Boratome/ccm

— 10^lf! Arsenatome/ccm

— 10²¹ Arsenatome/ccm

40

Eine Anordnung mit den beschriebenen Eigenschaften wurde formiert (in diesem Falle eine Spannungsänderung von 8 Volt zu weniger als 1 Volt) in etwa 1 bis 10 Millisekunden bei einem Strom von 100 Milliamperes. Der Strom wurde durch einen Konstantstromgenerator geliefert. Eine Brücke, gebildet aus Aluminium-Silizium-Legierung verbindet die metallischen Zuführungen 34 und 32 unterhalb der Oxidschicht 30 und schließt den P~N + -Übergang kurz. Es ist zu bemerken, daß die Diode nicht in diesem Sinne zerstört wurde, daß ein P-N- bzw. P-N+-Obergang nicht länger mehr besteht. Vielmehr dient er nicht mehr als Sperrschicht gegenüber Stromfluß zwischen Wort- und Bitleitung, weil er jetzt kurzgeschlossen ist.

In F i g. 6 ist ein Beispiel eines Ausschnittes dargestellt aus einer integrierten monolithischen Matrix mit einer Mehrzahl von Zellen und mit ihren Verbindungen. Der Grundriß des dargestellten Teiles der monolithischen Matrix zeigt nur acht Zellen 5Oa-A. aber es ist klar, daß wesentlich mehr Zellen in gleicher Weise hergestellt sein können. Die Zellen 5Oa-A sind identisch mit der Speicherzelle, die in F i g. 4 und 5 in Einzelheiten gezeigt ist Die Indices a — Λ werden gebraucht, um gleichartige Merkmale der Zellen 50a — h darzustellen. Deshalb wird in der Beschreibung der Index weggelassen, und die Zellen werden gemeinsam mit Hilfe der Bezugsziffern ohne Index beschrieben.

Jede Zelle 50 enthält metallisierte Verbindungen 52, 54 und 56, welche zu den P-, N⁺- und P-Bereichen führen. Die in Sperrichtung geschaltete Diode oder formierbare Diode wird gebildet durch die Halbleiterbereiche, zu welchen die Metallisierungen 54 und 56 führen. Die Zeichnung zeigt außerdem die als Wortleitungen horizontal verlaufenden Metallisierungen 70 und 72 und die Bitleitungen oder vertikalen Leitungen in Gestalt der Metallisierungen 80,82,84 und 86. Jede Metallisierung einer Bitleitung ist verbunden mit einer Spalte von Speicherzellen, und jede Metallisierung einer Wortleitung ist verbunden mit einer Zeile von Zellen der Matrix. Beispielsweise ist die Bitieitung 80 mit den Zellen 50i> und 5Qg verbunden (und genauso mit anderen nicht dargestellten Zellen in der gleichen Spalte) mittels der Metallisierungen 56£> und 56^. Die Wortleitung 70 beispielsweise ist mit den Zellen 50a. 5Oi), 50c und 50rf verbunden.

Eine Leitungsunterführung verbindet die Metallisierung der Wortleitungen beiderseits der Bitleitungen. Das erlaubt trotz der Leitungskreuzungen nur eine einzige Schicht von Metallisierungen sowohl für Bit- als auch für Wortleitungen. Leitungsunterführungen sind an sich bekannt und bestehen üblicherweise aus einem Gebiet eines Halbleitermaterials, das zu einer relativ hohen Leitfähigkeit dotiert wurde. Die Metallisierung kontaktiert das dotierte Gebiet an gegenüberliegenden Enden.

Fig. 7 zeigt einen Querschnitt durch einen Teil der monolithischen Schaltung der F i g. 6 und zeigt dabei die Stromunterführung. Ein P⁺-Bereich 98 wird gebildet durch Diffusion von Störstoffen hinunter zu dem N+ -Subkollektor 92. Eine eindiffundierte P + -Ringzone isoliert das Gebiet der Stromunterführung von dem Rest der integrierten Struktur. Alle Diffusionen finden in die N-leitende epitaxiale Schicht % hinein statt mit Ausnahme der Subkollektordiffusion, welche in das P--Substrat 90 hinein erfolgt. Der Subkollektor sperrt die Stromunterführung 98 gegenüber einer Ausdehnung in das P-Substrat und erlaubt darüber hinaus die gleichzeitige Bildung des P+'Stromunterfuhrungsgebietes98undder P⁺-Isolationsdiffusion im gleichen Schritt des Herstellungsprozesses.

Die Metallisierung 70 der Wortleitung erstreckt sich durch die Kontaktdurchbrüche und macht Kontakt mit dem stark P+ -leitenden Stromunterführungsgebiet 98. Somit verläuft eine zusammenhängende Wortleitung von dem rechten Abschnitt der Metallisierung 70 über das P¹ -Gebiet 98 zu dem linken Abschnitt der Metallisierung 70. Mit Ausnahme der Kontaktdurchbrüche ist sowohl die Oberfläche des Gebietes 98 als auch die Oberfläche der gesamten integrierten Struktur bedeckt mil einer isolierenden Oxidschicht 30. Die Bitleitungen 80 und 82 kreuzen die Wortleitung 70 oberhalb des Stromunterführungsgebietes und sind davon elektrisch isoliert durch die Oxidschicht 30.

Die Reihenfolge der Herstellung der Matrix nach F i g. 6, weiche einzelne Bauelemente enthält, wie sie in den F i g. 4, 5 und 7 gezeigt sind, ist die folgende. Man beginnt mit einem P'-Halbleiterplättchen. Dann erfolgt die N+ -Diffusion für die Subkollektorgebiete unterhalb der Zellen und der Stromunterführungsgebiete. Dann läßt man eine N-Ieitende epitaxiale Schicht auf dem Substrat aufwachsen. Anschließend erfolgt die P⁺-Diffusion für die Isolationsringzonen und die Stromunterführungen. Es folgt dann die Diffusion der P-Bereiche

ίο

der Zellen. Anschließend erfolgt die Diffusion der N ⁺ -Bereiche der Zellen. Der nächste Schritt ist die Bildung der Oxidschicht und die Herstellung von Kontaktdurchbrüchen in diese Oxidschicht. Als letzter Schritt erfolgt die Bildung der Metailisierungsmuster für die Leitungen und Anschlüsse an der Oberfläche. Jeder der genannten Verfahrensschritte kann nach bekannten Fabrikationsmethoden erfolgen.

Wie jeder Fachmann weiß, enthält die monolithische oder integrierte Struktur auch Treiber, Leseverstärker, Decodierschaltkreise und andere Schaltkreise auf dem gleichen Halbleiterplättchen. Alle diese Arten von Schaltungen sind an sich bekannt, und weil weiterhin die spezifische Ausbildung derartiger Kreise nicht Teil der vorliegenden Erfindung ist, werden sie auch nicht in Einzelheiten hier dargestellt. Ein Diagramm der Schaltanordnung, teils schematisch und teils in Form eines Blockdiagrammes der auf einem Halbleiterplättchen gebildeten Bauelemente ist in F i g. 8 für eine 16 χ 16-Matrix dargestellt.

Die Matrix enthält 16 horizontale oder Wortleitungen und 16 vertikale oder Bitleitungen. Eine Speicherzelle besteht an jedem Kreuzungspunkt von Wort- und Bitleitungen. Jedoch sind sie nicht dargestellt, um die Zeichnung nicht zu überladen. Jede Wortleitung ist mit einer Worttreiberschaltung 81 verbunden, die arbeitet, wenn entsprechende Toschaltungen dies bestimmen, und welche die ausgewählte Wortleitung mit Erde oder mit einem relativ positiven Potential verbindet. Eine Wortleitung wird ausgewählt durch einen aus vier Bits bestehenden binären Code, der von einer äußeren Quelle der Decodierschaltung 83 zugeleitet wird. Die letztgenannte Schaltung schaltet den Worttreiber zu der adressierten Wortleitung durch.

Jede der 16 Bitleitungen der Gruppe ist an ihrem einen Ende mit einem Leseverstärker 87 verbunden und mit ihrem anderen Ende an eine entsprechende Torschaltung 89 angeschlossen. Eine einzelne Bitleitung wird ausgewählt durch eine von außen einer Decodierschaltung 91 zugeführte vier Bits umfassende binäre Adresse. Der Ausgang der Decodierschaltung 91 schaltet die entsprechende Torschaltung 89 durch, welche mit der adressierten Bitleitung verbunden ist, und verbindet so diese Bitleitung mit den Anschlüssen — Vg und Ic.

Um die in Sperrichtung geschaltete Diode an dem Kreuzungspunkt der Bitleitung X und der Wortleitung V zu formieren, werden die entsprechenden Adressen X und Y den Decodierschaltkreisen 91 und 83 zugeführt, und ein Konstantstromgenerator, der 100 Milliamperes liefert, wird mit dem Anschluß Ic verbunden. Wie gezeigt, ist die positive Stromrichtung von der Wortleitung zur Bitleitung. Die in Sperrichtung geschaltete Diode wird formiert und bildet so eine galvanische Verbindung zwischen der Wortleitung Y und der Bitleitung X in der Durchlaßrichtung der nichtformierten Diode des Diodenpaares der Speicherzelle.

Zum Auslesen werden eine Bitleitung und eine Wortleitung adressiert, und eine relativ niedrige negative Spannung wird an den Anschluß — Vp gelegt. Das vom Leseverstärker 87 gelesene Signal zeig! an, ob die angesteuerte Zelle vorher formiert oder niclitformiert war, was als binäre Eins oder Null interpretiert werden kann.

Die spezielle Anordnung nach F i g. 8 ist nicht kritisch.

■10 Andere Anordnungen können vom Fachmann entworfen werden, und es erscheint unnötig, weitere Beispiele zu zeigen, weil die Anwendung der Erfindung zum Gebrauch in Festwertspeichern ausreichend klar erläutert ist.

Es wurd* weiterhin herausgefunden, daß das formierbare Element innerhalb der Zelle nicht unbedingt eine Diode sein muß, sondern auch ein Bereich von Halbleitermaterial mit relativ hohem Widerstand sein kann, an welchen die Bitkontakte und die freien

» Metallkontakte angeschlossen werden. Ein Ausführungsbeispiel einer Zelle mit einem formierbaren Widerstand ist in F i g. 9 gezeigt.

Wie dargestellt, wird eine N-Ieitende epitaxiale Schicht 102 auf einem P--Substrat gebildet, und die Zellenanordnung ist von dem Rest der integrierten oder monolithischen Schaltung isoliert durch eine ringförmige P⁺-Isolationsdiffusion im Gebiet 106. Ein P-Bereich 104 ist hergestellt durch Eindiffundieren von beispielsweise Bor in die Epitaxialschicht 102 und bildet den Widerstand. Eine metallische Zuführung 108 stellt die Verbindung zu einer Bitleitung her und eine metallische Zuführung 112 die Verbindung zu einer Wortleitung. Die Metallisierung 108 ist über einen Kontaktdurchbruch in der Oxidschicht 114 mit dem P-Bereich 107 verbunden und muß für das gezeigte Ausführungsbeispiel durch eine positive Spannung vorgespannt sein. Die Metallisierung 112 ist über einen Kontaktdurchbruch in der Oxidschicht 114 mit dem P-Bereich 104 verbunden. Der freie Metallanschluß 110 kontaktiert

«o den Übergang eines N+ -Bereiches 105 in den P-Bereich 104, wobei er diesen Übergang kurzschließt. Der N+ -Bereich 105 kann beispielsweise durch Diffusion von Störstoffen in das Halbleitermaterial gebildet worden sein. Der Zweck des N+ -Bereiches ist, einen

*i guten Kontakt zwischen der Metallzuführung 110 und der Epitaxialschicht 102 herzustellen. Für die Formierung wird ein genügend starker Strom zugeführt, in Durchlaßrichtung der Diode der Zelle, um das Gebiet in der Umgebung der Metallkontakte 110 und 112 zu

*> erhitzen und so eine Brücke aus Metall-Halbleiterlegierung zu bilden, welche die Kontakte 110 und 112 verbindet. Die formierte Zelle hat dann einen viel geringeren Gesamtwiderstand als eine nichtformierte Zelle, und diese beiden Zustände können leicht als

W Binärwerte erkannt werden, womit auch diese Art von Zellen nützlich für die Anwendung in einer Matrixschaltung für die Datenverarbeitung ist

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Festwertspeicher mit einmaliger Einschreibemöglichkeit, dessen Speicherzellen an den Kreuzungspunkten von Matrix-Auswahlleitungen aus jeweils zwei Elementen bestehen, nämlich einer durch einen ersten PN-Übergang im gemeinsamen Halbleiterkörper gebildeten Diode, zu der in Reihe ein mit einem zweiten PN-Übergang ausgestattetes weiteres Element hohen Widerstandes liegt, dessen Widerstandswert durch eine elektrische Formierungsbehandlung herabsetzbar ist, dadurch gekennzeichnet, daß die beiden PN-Übergänge (38/50, 42/50 in Fig.4 bzw. 104/102, 107/102 in F i g. 9) mit unterschiedlicher Durchbruchspannung ausgelegt sind und daß zwischen den äußeren Anschlußmetallisierungen (34, 3b; 108, 112) der beiden Elemente einer Speicherzelle ein freier Metalikontakt (32; 110) vorgesehen ist, zwischen dem und einer der Anschlußmetallisierungen durch die elektrische Formierungsbehandlung eine das Element hohen Widerstandes überbrückende leitende Metall-Halbleiterlegierung herstellbar ist.

2. Festwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper zwei Bereiche (42, 38 bzw. 107, 104) eines ersten Leitfähigkeitstyps enthält, die durch ein Gebiet (50, 102) des anderen Leitfähigkeitstyps getrennt sind, daß die äußeren Anschlußmetallisierungen (36, 34 w bzw. 108, 112) je einen der beiden Bereiche (42, 38 bzw. 107, 108) des ersten Leitfähigkeitstyps kontaktieren, und daß der freie Metallkontakt (32,110) das Gebiet des anderen Leitfähigkeitstyps kontaktiert.

3. Festwertspeicher nach Anspruch 2, dadurch J? gekennzeichnet, daß das Gebiet (50 bzw. 102) des anderen Leitfähigkeitstyps einen höher dotierten Bereich (40 bzw. 105) des gleichen Leitfähigkeitstyps enthält, an den der freie Metallkontakt (32 bzw. 110) angeschlossen ist.

4. Festwertspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Speicherzelle zwei gegensinnig in Reihe geschaltete Dioden enthält, von denen eine formierbar ist.

5. Festwertspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die formierbare der beiden antiseriell geschalteten Dioden jeder Speicherzelle so ausgelegt ist, daß sie eine geringere Durchbruchspannung aufweist als die nichtformierbare Diode.

6. Festwertspeicher nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jede Speicherzelle aus der Serienschaltung einer Diode und eines Widerstandes besteht, wobei der Widerstand formierbar ist (Fig. 9).

7. Festwertspeicher nach einem der vorhergehen- ⁵ⁱ den Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium ist und daß die Metallisierungen aus Aluminium bestehen.