DE2421513A1 - Programmierbarer festwertspeicher - Google Patents
Programmierbarer festwertspeicherInfo
- Publication number
- DE2421513A1 DE2421513A1 DE2421513A DE2421513A DE2421513A1 DE 2421513 A1 DE2421513 A1 DE 2421513A1 DE 2421513 A DE2421513 A DE 2421513A DE 2421513 A DE2421513 A DE 2421513A DE 2421513 A1 DE2421513 A1 DE 2421513A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- memory according
- semiconducting
- strips
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 62
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 description 26
- 238000010168 coupling process Methods 0.000 description 26
- 238000005859 coupling reaction Methods 0.000 description 26
- 230000000875 corresponding effect Effects 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 238000009795 derivation Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 241000607479 Yersinia pestis Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 206010035148 Plague Diseases 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
COMPAGNIE HONEYWELL BULL
94, Avenue Gambetta
PAHIS (20) !Frankreich
PAHIS (20) !Frankreich
Unser Zeichen: H 1004
Programmierbarer Festwertspeicher
Die Erfindung bezieht sich vor allem auf eine Programmiervorrichtung
für integrierte Festwertspeicher, deren Matrixnetz leitende Drähte und halbleitende
Streifen aufweist. .
Ein Festwertspeicher ist ein Matrixnetz, das ein Gritter bildet, dessen Zeilen die ausgewählten Wörter
übertragen und dessen Spalten die den Wörtern entsprechenden Bits festlegen. Die Entsprechung der Bits
zu dem bezeichneten Wort wird mittels Speicherelementen hergestellt, die die Wortzeile mit den Spalten
409845/0905
koppeln, welche für das Wort .die entsprechenden Bits
■bestimmen. Die Speicherelemente sind folglich zweckmäßig an den Knoten des den Speicher bildenden Gitters
angeordnet» Bei einem Pestwertspeicher ist die Anordnung
der Speicherelemente entgültig.
Tatsächlich versieht man aber manchmal während der Herstellung
der Festwertspeicher alle Knoten mit zerstörbaren Kopplungselementen, um dem Anwender dadurch die
Möglichkeit zu geben, die zweckmäßige Anordnung der Kopplungselemente in dem Matrixnetz des Speichers durch
Zerstörung von bestimmten Elementen des Netzes zu schaffen. Dabei handelt es sich folglich um eine Programmierung,
die auf diese Weise ausgeführt wird, und der universelle Anfangsspeicher wird demzufolge als programmierbarer
Speicher bezeichnet. .
Nun können die zerstörbaren Speicherelemente in zwei Kategorien unterteilt werden: nämlich in diejenigen
Speicherelemente, die am Anfang eine leitende Verbindung zwischen den Zeilen und den Spalten bilden und
durch einen Überstrom zerstörbar sind, wie etwa die aus einem schmelzbaren Material gebildeten Elemente,
die nach der Zerstörung einen offenen Stromkreis bilden; und diejenigen Speicherelemente, die sich am Anfang
der Kopplung entgegenstellen, wie etwa Dioden, die in Sperrichtung polarisiert werden, und die durch einen
Durchschlag mit Hilfe eines Überstroms oder einer Überspannung zerstörbar sind und danach anschließend bei
der normalen Verwendung der Speicher Kurzschlüsse bilden. Demzufolge besteht die Programmierung, allgemein
ausgedrückt, darin, auf der Ebene des zu zerstörenden Elements durch Auswählen der \7ortzeile und der Spalte
von Bits, mit denen das Element verbunden ist, eine elektrische Überladung zuzuführen. Die Leiter des Matrixnetzes
müssen folglich diese Überladung ohne Verlust
409845/0905
übertragen. In dem gegenteiligen Pail wäre die Überladung
auf der Ebene des ausgewählten Elements zu gering, um den gewünschten Effekt zu erzeugen« Das kann
bei bestimmten integrierten Speichern in Halbleitersubstraten der Fall sein, in welchen beispielsweise
die Zeilen durch Dotierung von Streifen im Inneren des Substrats gebildet sind', die linear und untereinander
parallel sind und einen verhältnismäßig höheren ohmschen Widerstand aufweisen als die sie kreuzenden Metalldrähte, welche mittels einer Isolierschicht auf
das Substrat aufgebracht sind und die Spalten des Matrixnetzes des Speichers bilden und mit den entsprechenden
Streifen durch zerstörbare Kopplungselemente verbunden sind·
Um auszuschließen, daß sich solche Nachteile während
der Programmierung von integrierten Festwertspeichern ergeben, bestünde eine theoretisch einleuchtende Lösung
darin, zum Bilden der Zeilen und der Spalten des Netzes des Speichers metallische leiter zu verwenden. Es erweist
sich jedoch, daß diese lösung materiell sehr schwierig ausführbar ist und demzufolge sehr hohe Kosten
verursacht.
Gemäß der Erfindung wird der programmierbare Festwertspeicher mit einer Torrichtung für seine Programmierung
versehen, die gut leitende Ableitungswege zum Ableiten des Progarmmierungsstroms mindestens eines der einen
ohmschen Widerstand aufweisenden Streifen enthält, welche
in dem Halbleitersubstrat gebildet sind, und die mit diesen Streifen durch Halbleiterstrukturen verbunden
sind, deren leitung durch das Anlegen einer Potentialdifferenz zwischen dem Draht und dem
Streifen, denen das zu zerstörende Speicherelement entspricht, gesteuert wird.
409845/0905
Auf diese Weise wird der Prograinmierungsstrom durch
den "bezeichneten Draht fließen, die Harbleiterstruktur
mit gesteuerter Leitung durchqueren und auf dem entsprechenden Ableitungsweg zurückkehren, der selbst
ein metallischer Draht sein könnte, welcher ebenso wie die metallischen Drähte, die in dem als Beispiel
angenommenen Pail die Spalten des Festwertspeichers bilden, ebenfalls auf das Halbleitersubstrat aufgebracht
ist. Andererseits könnten die vorgenannten Strukturen, die aus vier Schichten mit abwechselndem Leitfähigkeit
styp bestehen, im Inneren der halbleitenden Streifen, die die Zeilen des Speichers bilden, angeordnet
sein. Das Halbleitermaterial dieser Streifen kann auch als das Material derjenigen Schicht der
Struktur verwendet werden, die als Steuergitter oder steuerschicht
zum zünden der Struktur dient. Andererseits, wenn das zerstörbare Element eine Diode ist, die
in dem die Streifen bildenden Material aus zwei halbleitenden Schichten mit entgegengesetztem Leitfähigkeitstyp
gebildet ist, von welchen eine mit einem Bitdraht verbunden ist, so kann die andere Schicht die Stelle einer
der vier Schichten der Struktur mit gesteuerter Leitung einnehmen. -
Die Merkmale und Vorteile der Erfindung ergeben sich deutlicher aus den folgenden Ausführungsformen, die
lediglich als Beispiel beschrieben und in den beigefügten Zeichnungen dargestellt sind. Es zeigen:
Fig. 1 eine Schaltung, die einen Festwertspeicher enthält, der so programmiert ist, daß er
in einem gewünschten besonderen Fall verwendet v/erden kann,
Fig. 2 Beispiele von Kopplungselementen, die gewöhnlich in den programmierbaren Speichern
verwendet werden,
409845/0905
Fig. 3 verschiedene Verfahren, die gewöhnlich in der herkömmlichen Technik zum Ausführen
der Programmierung von Festwertspeichern verwendet werden,
Fig. 4 ein Schema zur Erläuterung der Programmierung
von Festwertspeichern, die mit Hilfe einer Vorrichtung nach der Erfindung
ausgeführt v/ird,
die Fig.
5 und 6 zwei Ausführungsformen der Vorrichtung
nach der Erfindung, die zur Programmierung eines integrierten Festwertspeichers auf
einem Halbleitersubstrat dient,
Fig. 7 das Ersatzschaltbild der in Fig. 5 dargestellten Vorrichtung, und
Fig. 8 das Ersatzschaltbild der in Fig. 6 dargestellten
Ausführungsform der Vorrichtung
nach der Erfindung zur Programmierung des Festwertspeichers.
In Fig. 1 ist insbesondere ein bereits programmierter
Festwertspeicher 10 dargestellt. Dieser Speicher besteht aus einem Netz von Wort zeilen M-j, M£» ...,Mn, und
Bitspalten B-j , B2» ··»» Bp. Jede Zeile steht mit den
Spalten mittels Speicher- oder Kopplungselementen in Verbindung, die mit 0-j bzw. Cq bezeichnet sind, je nachdem
ob sie die Verbindung zwischen Zeilen und Spalten herstellen oder nicht. Sämtliche Wortzeilen sind mit
einem T7ortwähler 12 verbunden, während sämtliche Spalten
mit einer Anordnung I4 aus ρ Bitlesern verbunden sind.
Am Anfang war der Festwertspeicher 10 programmierbar, weil jeder Knoten ein zerstörbares Kopplungselement C
409845/0905
aufwies. Wenn am Anfang sämtliche Kopplungselemente
eine leitende Verbindung bilden, die in Fig. 1 mit C-j bezeichnet ist, besteht die Programmierung folglich
aus der Zerstörung von bestimmten Elementen C0
des Speichers, damit zum Schluß nur die gewünschte Anordnung der leitenden Elemente vorhanden ist, die
im Verlauf der Programmierung intakt gelassen worden sind. In diesem Fall ist das zerstörbare Kopplungselement gewöhnlich ein schmelzbares Material F,
welches, wie etwa das in Fig. 2 dargestellte, den Strom i der Bitspalte Bj führt, wenn eine Spannung
-u an die entsprechende Wortzeile M angelegt ist, und welches, wenn es zerstört ist, wie es mit dem Bezugszeichen
F1 bezeichnet ist, die Wortzeile M von der entsprechenden Bitspalte Bk trennt.
Alle Kopplungselemente G des programmierbaren Festwertspeichers
10 können am Anfang auch Elemente sein, die im Endzustand der Matrizenherstellung isolierend
sind. Demzufolge besteht die Programmierung dieses Mal darin, in der Gesamtheit von Elementen, die am Anfang
von dem Typ C0 waren, Elemente C-j leitend zu machen.
Deshalb kann das Ausgangskopplungselement C0 eine in
Sperrichtung polarisierte Diode sein, wie etwa die Diode D in Fig. 2, die die Wortzeile M mit der Spalte
Bl verbindet. Man wird später sehen, wie die Operation ausgeführt wird, die darin besteht, aus der Diode D eine
leitende Verbindung zu machen, wie etwa die mit D1 bezeichnete,
die die Y/brtzeile M mit der Bitspalte Bm verbindet.
Allgemein ist das zerstörbare Kopplungselement einer Diode C zugeordnet, die den Durchgang des Stroms
i nur in einer einzigen Richtung zuläßt und auf diese Weise den Störungen für den Programmierungsstrom in dem
Hatrixnetz jeglichen \7eg sperrt. Diese Diode C ist nicht
zur Zerstörung vorgesehen.
409845/0905
7 2423513 ;
Pig. 3 zeigt, wie die Programmierung in der herkömmlichen
Technik gewöhnlich ausgeführt wird. In dieser Figur sind die zwei Y/ortzeilen M-j und K2
ebenso wie die vier Bitspalten B-j, B2, B^ und B4
jeweils mit einer Schaltvorrichtung 20 verbunden, mittels welchen sie an ein Bezugspotential .oder .
an eine Spannung +V in bezug auf das Bezugspotentiäl
gelegt werden können. Andererseits ist die Wortzeile Mi mit den Spalten B-j und B2 mittels Schmelzsicherungen
P-j und P2 und mit den Spalten B3 und B*
durch Dioden D-j und D2 verbunden. Ebenso ist die Wortzeile
M2 mit den Spalten B-j und B2 durch Schmelzsicherungen
F^ und F. sowie mit den Bitspalten B^ und
B4. mittels Dioden D^ und D^ verbunden.
Wenn die Wort zeile BLj an die Bezugs spannung gelegt ist
und wenn die Spalte B- die Spannung +V hat, so wird die
Schmelzsicherung P-j von'einem Strom durchflossen, dessen
Stromstärke so eingestellt ist, daß das schmelzbare Material schmilzt und auf diese Weise die elektrische
Verbindung unterbrochen wird. Da dagegen die Bitspalte B2 die Bezugs spannung hat, liegt dieselbe
Spannung an den Klemmen der Schmelzsicherung P2 an, die folglich intakt bleibt. Dasselbe gilt für die
Schmelzsicherung F3, deren Enden an der Spannung +V liegen. Außerdem sperrt die Diode C/ jeglichen Strom
in der Schmelzsicherung F^, die bei NichtVorhandensein
der Diode C4durch die Zeile M2 an der Spannung +7 und
durch die Bit spalte B2 auf dem Bezugspotential liegen
würde.
Wenn die Bitspalten B4, B3 das Bezugspotential bzw. .
die Spannung +V haben, ist die Diode D1 in Sperrichtung
polarisiert und kann entsprechend ihrer Art und dem Wert der Spannung +V beschädigt werden. Die Diode D2
bleibt intakt, da ihre Elektroden auf demselben Poten-
40984 5/0905
tial liegen. Dasselbe gilt für die Diode D3. Dagegen
wäre die Diode D^ in Durchlaßrichtung polarisiert, v/enn
nicht die Diode C3 vorhanden wäre, die dafür vorgesehen ist, die betreffende Potentialdifferenz aufzunehmen.
Die Diode D* ist deshalb geschützt und bleibt intakt.
Es wird nun angenommen, daß die Spalten vollständig leitend sind, daß aber die Zeilen Mi und M2 mit ohmschem
Yfiderstand behaftet sind, d.h. einen Widerstandsbelag
haben, der in Pig. 3 schematisch durch
die Widerstände 22-28 dargestellt ist. In dem Fall, in welchem allein die Schmelzsicherung P-j der Zeile
M-] zur Zerstörung bestimmt ist, wird der Programmierungsstrom,
der durch sie hindurchfließt, einen Spannungsabfall +v an den Anschlüssen des Widerstandes
hervorrufen. Wenn ebenso die Bitspalte B, an die Spannung
+V gelegt worden wäre, hätte der die Diode D-j durchquerende Strom einen Spannungsabfall +v' an den
Anschlüssen des Widerstands 24 und einen Spannungsabfall +v" an den Anschlüssen des Widerstands 22
hervorgerufen. Demzufolge kann gemäß dem ohmschen Widerstand der Zeilen und der Stärke der sie durchfließenden
Ströme die den zu zerstörenden Kopplungselementen zugeführte Leistung unter dem Zerstörungsschv/ellenwert
dieser Elemente liegen. Diese Effekte ergeben sich insbesondere im Verlauf der Programmierung
der Pestwertspeicher, die zugleich auf und in ein Halbleitersubstrat integriert sind. Wie im folgenden
mit Bezug auf die Piguren 5 und 6 noch deutlicher hervortreten, wird, sind nämlich die Zeilen (oder die
Spalten) mit ohmschen Widerstand behaftete halbleitende Streifen, die durch Dotierung des Halbleitersubstrats
gebildet sind, und die Spalten (oder die Zeilen) sind im allgemeinen auf das Substrat aufgebrachte
metallische Drähte, die gute elektrische Lei-
409845/090
ter sind. Wenn der ohmsche Widerstand der
leitenden Streifen gegeben ist, könnten die integrierten Festwertspeicher schwierig programmierbar sein,
Die Vorrichtung, die gemäß der Erfindung zur Vermeidung
der vorgenannten Nachteile vorgesehen ist, ist in Fig. 4 schematisch dargestellt. Fig. 4 zeigt
nämlich das Schema zur Erläuterung der Betriebsweise der Vorrichtung nach der Erfindung, das dem Schema
von Fig. 3 gleicht, welches die herkömmliche Vorrichtung betrifft, um die Vorteile der Erfindung
deutlicher hervortreten zu lassen. In Fig. 4 findet man deshalb wieder die beiden Wortzeilen Mj, M4 und
die vier Bitspalten B^, Bg, B7 und Bß, die jeweils
mit einer Schaltvorrichtung 30 verbunden sind, welche mit den Schältvorrichtungen 20 von Fig. 3 identisch
sind. Me Zeile M5 und die Spalten Bg und Bß liegen
an der Spannung +V, und die Zeile M4 sowie die Spalten
B^ und Βγ sind an das Bezugspotential angeschlossen.
In diesem Beispiel sind die Spalten B5-B8 vollständig
leitend, während die Zeilen einen Widerstandsbelag aufweisen, der durch die Widerstände 32-38 symbolisiert
ist.
Wie in Fig. 3 haben die Bitspalten B5 und Bg als Kopplungselemente
die Schmelzsicherungen F5-F3, während . die Bitspalten Βγ und Bg Dioden D5-D8 als Kopplungselemente haben.
Die Vorrichtung nach der Erfindung enthält Ableitungswege S-j und S2» die aus einem Leitermaterial, wie etwa
dem die Spalten B des Speicher bildenden Material, gebildet und zu denselben parallel sind. Wie in Fig.
dargestellt, werden die Ableitungswege während der Programmierung auf das Bezugspotential gebracht.
Die Vorrichtung nach der Erfindung enthält außerdem halbleitende Strukturen ^-J-Tß 0^ gesteuerter I»eit-
409845/09(15
fähigkeit, wie etwa Strukturen mit vier überlagerten Schichten mit abwechselndem Leitfähigkeit styp
die eine Steuerschicht haben,-welche die "Steuerelektrode"
der Struktur bildet· Eine Struktur arbeitet folglich wie ein Thyristor. Jede der Strukturen
T^-T* verbindet die Schmelzsicherungen Fc bzw.
Fg bzw. Ργ bzw. Fg mi* dem Ableitungsweg S-j, wobei
die Steuerelektrode, die hier die das Anodengitter bildende innere Schicht ist, mit der dem Kopplungselement entsprechenden Wortzeile verbunden ist. Dasselbe
gilt für die Strukturen Tc-Tg in bezug auf die
Dioden D5~Dg in Beziehung zu dem Ableitungsweg S2.
Es wird nun die Programmierung eines Festwertspeichers nach der Erfindung erläutert. Für die Sicherung F5 wie
für die Diode D5 liegt die Steuerelektrode des entsprechenden Thyristors T-j bzw. Tc an der Spannung +V,
während die Spannung Anode-Kathode Hull ist. Deshalb
kann kein Strom durch sie hindurchfließen und die Kopplungselemente Έ^9 Dc bleiben im Verlauf der Programmierung
intakt.
Die Steuerelektrode der Thyristoren T2 und Tg, die
der Sicherung Fg bzw.' der Diode Dg entsprechen, liegt auf demselben Potential +V wie ihre Anode. Die Thyristoren
T2» Tg werden folglich nicht gezündet und deshalb bleiben
die Elemente Fg und Dg intakt.
Bei den Thyristoren T3 und Τγ, die den Kopplungselementen
F7 bzw. Ργ entsprechen, sind alle ihre Elektroden
auf Bezugspotential. Infolge dessen fließt durch sie kein Strom und die Elemente F^ und Dj bleiben im Verlauf
der Programmierung intakt.
Die Steuerelektrode der Thyristoren T4 und Tg ist auf
Bezugspotential, während die Anode mit Bezug auf die
409845/0905
Kathode an der Spannung +V liegt. Die Thyristoren Tλ und Tq werden folglich gezündet und ein aus. den
Spalten Bg bzw. B8 stammender Strom kann durch die
Kopplungselemente P8 und D8 hindurchfließen und sie
zerstören, "bevor er über die Ableitungswege S-j bzw.
S2 nach Masse abfließt. Der Programmierungsstrom
"benutzt also die Ableitungswege S-j und S2, die gute
elektrische Leiter sind, und stellt die Zerstörung der von ihm durchquerten Kopplungselemente sicher.
In diesem Fall haben die Zeilen nur die Aufgabe, das· .Zünden des gewählten Thyristors zu steuern, indem
ihnen ein Steuerstrom zugeführt wird.
Wenn die Programmierung beendigt ist, ist der PH-Übergang zwischen der Steuerelektrode und der Anode
des Thyristors entsperrt und deshalb könnte die Verbindimg durch die nicht zerstörten Sicherungen oder
durch die zerstörten Dioden hergestellt werden, um die Kurzschlüsse zu bilden. Unter diesen Bedingungen
könnte man so vorgehen, daß kein Strom die anderen PiT-Übergänge der Thyristoren durchfließt, was immer
der Fall ist, wenn die Ableitnngswege S-j und S2 isoliert
oder auf dem selben Potential wie die Bitspalten gehalten sind.
Zwei Ausführungsformen nach der Erfindung einer Vorrichtung zum Programmieren der auf und in einem Halbleitersubstrat
integrierten Festwertspeicher sind in Fig. 5 und Fig. 6 für den Fall, daß das Kopplungselement eine Schmelzsicherung ist bzw. für den Fall,
daß das Kopplungselement eine Diode ist, dargestellt.
Zunächst wird auf Fig. 5 Bezug genommen. Der Teil des FestwertSpeichers 40, der darin dargestellt ist, ist
aus «inem Substrat 42 gebildet, welches aus einem Halbleitermaterial,
wie etwa Silizium, besteht. Durch
409845/0905
epitaxiales Aufwachsen eines Materials 46, welches mit ΪΓ-leitenden Verunreinigungen dotiert ist, auf
dem Substrat 42 und durch Isolation von linearen Streifen in diesem Material sind untereinander
parallele Streifen, die Wörter Mp, Mp+1 darstellen, gebildet worden, d.h. Wortzeilen, die mit Bezug
auf die Figuren 3 und 4 beschrieben worden sind. Rechtwinkelig zu diesen Streifen sind gut leitende
metallische Drähte, beispielsweise aus Aluminium, auf das Substrat aufgebracht worden, die von denselben
durch eine Isolierschicht 48, beispielsweise aus Siliziumoxid, getrennt sind. In Fig. 5 ist nur
der Leiter Bm sichtbar, der die Spalte der Stelle m des Speichers bildet. An dem Knoten der Bitspalte Bm
und der Viortzeile Mp ist ein zerstörbares Kopplungselement dargestellt, welches in diesem Fall die Schmelzsicherung
Fm ist. Diese Schmelzsicherung ist mit der Wortzeile Mp durch eine Kontalctklemme Pm verbunden,
welche die Isolierschicht 48 durch ein Fenster 50 durchquert,
auf dessen Höhe ein P-leitendes Gebiet 52 geschaffen worden ist, welches in das die Vfortzeile Mp
bildende Material 46 eingeschlossen ist.
Gemäß der Erfindung entspricht nindenstens einer Bitspalte ein Programmierimgsstromableitungsweg, wie in
Fig. 4 dargestellt. In Fig. 5 entspricht der Bitspalte Bm der Ableitungsweg Sm, der auf dem Substrat parallel
zu den benachbarten Bitspalten aus e j nein gut leitenden
Mater:al gebildet ist und der deshalb dieselbe Geometrie
und dieselbe Zusammensetzung wie die Spalten
des Speichers haben kann. Diese Ableitungswege stehen mit den Knoten der Zeilen Mp, Mp+1 mittels Fenstern
in Verbindung, die in der Isolierschicht 48 gebildet sind. Auf der Höhe der Fenster 54 und im Inneren des
IT-leitenden Materials 46, welches die Wortzeilen M des Speichers bildet, sind zwei Gebiete 56, 58 gebildet
409845/0 9 05
worden. Bas Gebiet 56 erstreckt sieh in das Gebiet
58 hinein "und ist mit dem Ableitungsweg Sm in Kontakt. Das Gebiet 58 ist ein P-leitendes GeMet und das Gebiet
56 ist ein H-leitendes Gebiet. In Fig. 5 bilden
das Gebiet 52, der Zwischenraum, der die Gebiete 52 und 58 trennt, das Gebiet 58 und das Gebiet 56 eine
halbleitende Struktur aus vier überlagerten Schichten nit abwechselndem Leitfähigkeitstyp und mit gesteuerter
Leitung. Diese Struktur ist folglich mit einem Thy*-
ristor vergleichbar, dessen Schicht, die das Steuergitter oder die Steuerelektrode bildet, zwischen den
Gebieten 52 und 58 liegt und durch das IT-leitende Material 46 der entsprechenden Yfortzeile gebildet ist.
Wenn der Speicher 40 für eine Programmierung mit den
in Pig. 4 verwendeten Potentialen vorgesehen ist,
bildet der Bereich 52, der mit der Schmelzsicherung Pm in Verbindung ist, die Anode des Thyristors und
das Gebiet 56 bildet die Kathode in der gleichen Weise, wie es sehematisch in Pig. 4 dargestellt ist.
Es wird nun ein integrierter programmierbarer Pest—
wertspeicher aus einem Halbleitersubstrat betrachtet, dessen Zeilen halbleitende Streifen sind, dessen Spalten
gut leitende metallische Drähte sind und dessen zerstörbare Kopplungselemente Dioden sind. Das ist
der in Pig. 6 dargestellte Pail.
In Pig. 6 ist in einer perspektivischen Ansicht ein Teil 60 eines integrierten Festwertspeichers aus einem
Halbleitersubstrat 62, wie etwa Silizium dargestellt. Wie in Pig. 5 sind die Wortzeilen des Speichers, von
welchen allein die Zeilen Mq. und Hq+1 dargestellt sind,
Streifen 66, die durch epitaxiales Aufwachsen von dem Substrat 62 aus und durch anschließendes Isolieren gebildet sind. Die Streifen 66 sind IT-dotiert.-Die Bitspalten,
von denen lediglich die Spalten der Stelle η und n+1 dargestellt sind, sind vorzugsweise aus einem
Λ09845/0905
gut leitenden metallischen Material, wie etwa Aluminium,
gebildet und im allgemeinen von dem Substrat durch eine Isolierschicht 68, beispielsweise aus Siliziumoxid,
isoliert. An den Knoten des netzes des Pestwertspeichers 60 sind Fenster 70 in die Isolierschicht
68 eingelassen, um die Zeilen und die Spalten miteinander in Kontakt zu bringen. Gemäß der dargestellten
Ausführungsform sind die Moden, die in Pig,
durch die Diode D5-D3 dargestellt sind, durch Dotierung von Bereichen 72, 74- hergestellt, die in das K-leitende
Material eingeschlossen sind, welches die die Wortzeilen des Speichers darstellenden Streifen 66 bildet. Wenn das
Material der Streifen 66 vom IT-Typ ist, wird das Gebiet 74 vom P-Typ sein, und das Gebiet 72» das es enthält
und welches mit der entsprechenden Bitspalte in. Kontakt ist, wird vom ΪΤ-Typ sein·
Gemäß der Erfindung enthält die Vorrichtung für die Programmierung
des Speiehers 60 Ableitungswege Sn, von denen ;jeder mit mindestens einer der Bitspalten, die
ihm benachbart sind, in Korrelation ist. In dem Pail
von Pig. 6 ist darin eine Ausführungsform eines Ableitungsweges für zwei Bitspalten dargestellt, die
demzufolge dem Pail äquivalent ist, der in Pig. 4 in
Verbindung mit den Bit spalt en Βγ, B8 und dem Ableitungsweg S2 dargestellt ist.
Wie aus Pig. 6 hervorgeht, haben die Ableitungswege Sn dieselbe Konfiguration sowie die_selbe Zusammensetzung
wie die ihnen entsprechenden benachbarten Spalten und sie stehen ebenfalls mit den Wort zeilen in Verbindung,
die sie durch die in der Isolierschicht 68 gebildeten Penster 76 kreuzen·
Die halbleitende Stmktur mit gesteuerter leitung ist,
wie in dem Pail von Pig. 5, eine Struktur mit vier'
409845/0905
Schichten entgegengesetzten Leitfähigkeitstyps, d.h.
eine P-N-P-ΪΓ-Struktur. Die erste Schicht umfaßt das
■Gebiet 74 der Diode, die auf der Höhe der Bit spalten
gebildet ist. Die beiden letzten Schichten sind im Inneren der Streifen 66 angeordnet und bestehen aus
Gebieten 78 und 80 des leitfähigkeitstyps N bzw. P im Wechsel mit dem Material vom N-Typ der Wort ze ilen,
was wie in dem vorhergehendem Pail bedeutet, daß die Steuerschicht, die die Steuerelektrode des auf diese
Weise gebildeten Thyristors darstellt, diejenige Schicht ist, die zwischen den Gebieten 74 und 80 vom P-Typ
liegt.
Die Figuren 7 und 8 zeigen die Ersatzschaltbilder der in den Figuren 5 bzw. 6 dargestellten Anordnungen. In
Fig. 7 findet sich die leitende Schiene wieder, die die Bitspalte Bm bildet, welche über die Schmelzsicherung
Fm durch einen PN-Übergang mit dem halbleitenden Streifen verbunden ist, der die Wortzeile Mp bildet, dessen
äquivalenter Widerstandsbelag durch den Widerstand 82 dargestellt ist. Die Struktur aus vier Schichten mit
gesteuerter Leitung ist durch die -Transistoren 84 und
86 dargestellt, deren Basis jeweils durch den Kollektor des anderen erregt wird. Schließlich ist der Ableitungsweg Sm direkt mit dem Emitter des Transistors 86 verbunden.
Die sich außerhalb des Speichers befindende Yor-.richtung, mittels welcher an die verschiedenen Elemente
des Speichers die Spannungen angelegt werden, ist durch Schaltvorrichtungen 88 dargestellt, die den Elementen
entweder das Besugspotential oder die Spannung +V geben.
Aus Fig. 7 geht ebenso wie aus Fig. 4 hervor, daß der Programmierungsstrom nur dann erscheint, wenn das äußere
Ende der Wortzeile auf Bezugspotential ist.
Fig. 8 zeigt ein Ersatzschaltbild der in Fig. 6 dargestellten Anordnung. So sind in Form von metallischen
Schienen die Bitspalten Bn und Bn+1 dargestellt, zwischen
A09845/0905
- -16 -
welchen sich der Ableitungsweg Sn befindet. Eine Diode,
die den die Schichten 72 und 74 von Fig. 6 trennenden PN-Übergang darstelltest durch einen PH-Übergang mit
der entsprechenden Wortzeile Mq. in Verbindung, deren Ersatzwiderstand durch den Y/iderstand 90 dargestellt
ist. Das Ersatzschaltbild der Struktur mit gesteuerter Leitung besteht, wie in Fig. 7,aus zwei Transistoren
92 und 94, deren Basis jeweils durch den Kollektor des anderen gesteuert v/ird. Der Emitter des Transistors 94
ist direkt mit dem Ableitungsweg. Sn verbunden. Ί!±β aus
den Figuren 8 und 4 hervorgeht, wird eine der beiden Dioden oder werden beide Dioden gleichzeitig von einem
Programmierungsstrom durchflossen, wenn die entsprechenden
Spalten Bn, Bn+1 auf dem Potential +V sind und wenn die Yiort zeile Mq auf dem Bezugs potential ist.
Gemäß der Darstellung in Fig. 8 wird allein die der Bitspalte Bn entsprechende Diode von dem Programm!erungsstrom
durchflossen. Das Auswählen der zu zerstörenden Kopplungselemente erfolgt somit mittels Schaltvorrichtungen
96, die in der Lage sind, die Elemente, mit welchen sie verbunden sind, entweder auf das Bezugspotential oder
an die Spannung +V zu legen.
Selbstverständlich ist die Erfindung keinesv/egs auf die
beschriebenen und dargestellten Ausführungsformen beschränkt.
Im Gegenteil, gemäß den verwendeten Polarisationsspannungen und der Art der die Zeilen und Spalten
verbindenden Kopplungselemente könnten die Halbleiterstrukturen mit gesteuerter Leitung von den oben beschriebenen
verschieden sein. Man hat insbesondere gesehen, daß der eine der Bereiche,der die Verbindungsdiode zwischen Zellen und Spalten bildet, als eine
Schicht der Struktur mit gesteuerter Leitung verwendet werden könnte.
Das bedeutet allgemein, daß die Erfindung sämtliche Ein-
409845/0905
richtungen einschließt, die technische Äquivalente der beschriebenen Einrichtungen sind, sowie ihre Kombinationen,
wenn dieselben gemäß dem Erfindungsgedanken ausgeführt
sind und im Rahmen der folgenden Ansprüche verwendet werden.
409845/0905
Claims (1)
- Pat entansprücheProgramm!erbarer Pestwertspeicher, der als integrierte Schaltung aus einem Halbleitersubstrat hergestellt ist, dessen Matrixnetz, welches die Wortzeilen und die Bitspalten der Matrix enthält, einerseits aus mit ohmschem Widerstand "behafteten halbleitenden Streifen eines gegebenen Leitfähigkeitstyps, die linear und parallel zueinander in dem Substrat gebildet sind, und andererseits aus gut leitenden Drähten gebildet ist, die mittels einer Isolierschicht auf das Substrat aufgebracht sind, zueinander parallel sind und die Streifen in Knoten kreuzen, welche mit zerstörbaren Speicherelementen versehen sind, die einen Streifen mit einem Draht verbinden, gekennzeichnet durch eine Torrichtung für seine Programmierung, die gut leitende Ableitungswege aufweist, welche jeweils die Aufgabe haben, den Programmierungsstrom von mindenstens einem der Streifen abzuleiten, und welche mit den Streifen durch halbleitende Strukturen verbunden sind, deren Leitung durch Anlegen einer Potentialdifferenz an den Draht und den Streifen, denen das zu zerstörende Speicherelement entspricht, gesteuert wird.2· Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Ableitungswege zu den Drähten parallel sind, die wie sie auf das Substrat aufgebracht und aus dem selben Material gebildet sind.3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die halbleitenden Strukturen mit ge-409845/0905steuerter Leitung im Inneren der Streifen angeordnet sind.4. Speicher nach einem der Ansprüche 1 bis 3t dadurch gekennzeichnet, daß die halbleitenden Strukturen Strukturen aus vier überlagerten Schichten abwechselnden Leitfähigkeitstyps sind, die eine Steuerschicht haben, welche die Steuerelektrode der Struktur bildet."5· Speicher nach Anspruch 4» dadurch gekennzeichnet, daß die Schicht, die die Steuerelektrode der halbleitenden Struktur bildet, aus dem dotierten Material des genannten gegebenen Leitfähigkeitstyps der Streifen besteht.6. Speicher nach Anspruch 4 oder 5» dadurch gekennzeichnet, daß die halbleitende Struktur durch das Anodengitter gesteuert ist.7. Speicher nach Anspruch 4 oder 5» dadurch gekennzeichnet, daß die halbleitende Struktur durch das Kathodengitter gesteuert ist.8. Speicher nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, daß das zerstörbare Element eine Schmelzsicherung ist, die mit dem Material des entsprechenden Streifens durch eine Schicht, deren Leitfähigkeitstyp dem genannten gegebenen Leitfähigkeitstyp entgegengesetzt ist und die in dem den Streifen bildenden Material gebildet ist, verbunden ist.9· Speicher nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, daß das zerstörbare Element eine Diode ist, die in dem die mit ohmscheia Widerstand behafteten Streifen bildenden Material durch zwei halbleitende Schichten entgegengesetzten Leitfähigkeitstyps gebildet ist, von welchen die eine409845/0905Schicht mit einem der Drähte verbunden ist und von welchen die andere Schicht eine der vier Schichten der halbleitenden Struktur mit gesteuerter Leitung bildet.10. Speicher nach einem der Ansprüche 1 bis 9» dadurch gekennzeichnet, daß die mit ohmschem Widerstand behafteten Streifen und die leitenden Drähte Wortzeilen bzw. Bitspalten des Speichers bilden.11. Speicher nach einem der Ansprüche 1 bis 9f dadurch gekennzeichnet, daß die leitenden Drähte und die mit ohmschem Widerstand behafteten Streifen Wortzeilen bzw. Bitspalten des Speichers bilden.409845/0905
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7316101A FR2228271B1 (de) | 1973-05-04 | 1973-05-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2421513A1 true DE2421513A1 (de) | 1974-11-07 |
DE2421513C2 DE2421513C2 (de) | 1984-08-09 |
Family
ID=9118818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2421513A Expired DE2421513C2 (de) | 1973-05-04 | 1974-05-03 | Programmierbarer Festwertspeicher |
Country Status (7)
Country | Link |
---|---|
US (1) | US3909805A (de) |
JP (1) | JPS582440B2 (de) |
DE (1) | DE2421513C2 (de) |
FR (1) | FR2228271B1 (de) |
GB (1) | GB1440167A (de) |
IT (1) | IT1010255B (de) |
NL (1) | NL7405612A (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5272541A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Semi-conductor memory |
CA1135854A (en) * | 1977-09-30 | 1982-11-16 | Michel Moussie | Programmable read only memory cell |
JPS607388B2 (ja) * | 1978-09-08 | 1985-02-23 | 富士通株式会社 | 半導体記憶装置 |
US4293783A (en) * | 1978-11-01 | 1981-10-06 | Massachusetts Institute Of Technology | Storage/logic array |
JPS55142475A (en) * | 1979-04-23 | 1980-11-07 | Fujitsu Ltd | Decoder circuit |
JPS5621420A (en) * | 1979-07-30 | 1981-02-27 | Nec Corp | Programmable logic array |
US4439842A (en) * | 1979-12-28 | 1984-03-27 | International Business Machines Corp. | Bipolar transistor read only or read-write store with low impedance sense amplifier |
US4329685A (en) * | 1980-06-09 | 1982-05-11 | Burroughs Corporation | Controlled selective disconnect system for wafer scale integrated circuits |
US4518981A (en) * | 1981-11-12 | 1985-05-21 | Advanced Micro Devices, Inc. | Merged platinum silicide fuse and Schottky diode and method of manufacture thereof |
US4646427A (en) * | 1984-06-28 | 1987-03-03 | Motorola, Inc. | Method of electrically adjusting the zener knee of a lateral polysilicon zener diode |
JPS63267136A (ja) * | 1987-04-25 | 1988-11-04 | Brother Ind Ltd | 工作機械の自動工具交換装置 |
DE4333065A1 (de) * | 1993-09-29 | 1995-03-30 | Bosch Gmbh Robert | Elektronische Schaltung |
DE69821549T2 (de) * | 1997-06-02 | 2004-12-23 | Hodogaya Chemical Co. Ltd., Kawasaki | Verfahren zur Herstellung von lösungsmittellose Emulsionen des Typs O/W |
CA2372707C (en) * | 1999-07-02 | 2014-12-09 | President And Fellows Of Harvard College | Nanoscopic wire-based devices, arrays, and method of their manufacture |
US6813182B2 (en) * | 2002-05-31 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet |
US20040193984A1 (en) * | 2003-03-28 | 2004-09-30 | Stmicroelectronics Inc. | Signature Cell |
US7486534B2 (en) * | 2005-12-08 | 2009-02-03 | Macronix International Co., Ltd. | Diode-less array for one-time programmable memory |
US7583554B2 (en) * | 2007-03-02 | 2009-09-01 | Freescale Semiconductor, Inc. | Integrated circuit fuse array |
US20090135640A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Electromigration-programmable semiconductor device with bidirectional resistance change |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2017642A1 (de) * | 1969-04-14 | 1970-11-05 | COGAR Corp., Wappingers Falls, N.Y. (V.St.A.) | Speicheranordnung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3245051A (en) * | 1960-11-16 | 1966-04-05 | John H Robb | Information storage matrices |
GB1262865A (en) * | 1968-05-27 | 1972-02-09 | Plessey Co Ltd | Improvements in or relating to storage arrangements |
US3611319A (en) * | 1969-03-06 | 1971-10-05 | Teledyne Inc | Electrically alterable read only memory |
BE755039A (fr) * | 1969-09-15 | 1971-02-01 | Ibm | Memoire semi-conductrice permanente |
US3810127A (en) * | 1970-06-23 | 1974-05-07 | Intel Corp | Programmable circuit {13 {11 the method of programming thereof and the devices so programmed |
-
1973
- 1973-05-04 FR FR7316101A patent/FR2228271B1/fr not_active Expired
-
1974
- 1974-04-25 NL NL7405612A patent/NL7405612A/xx not_active Application Discontinuation
- 1974-04-30 US US465638A patent/US3909805A/en not_active Expired - Lifetime
- 1974-04-30 IT IT22094/74A patent/IT1010255B/it active
- 1974-05-02 JP JP49048859A patent/JPS582440B2/ja not_active Expired
- 1974-05-03 GB GB1962974A patent/GB1440167A/en not_active Expired
- 1974-05-03 DE DE2421513A patent/DE2421513C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2017642A1 (de) * | 1969-04-14 | 1970-11-05 | COGAR Corp., Wappingers Falls, N.Y. (V.St.A.) | Speicheranordnung |
Also Published As
Publication number | Publication date |
---|---|
JPS5028729A (de) | 1975-03-24 |
NL7405612A (de) | 1974-11-06 |
DE2421513C2 (de) | 1984-08-09 |
FR2228271A1 (de) | 1974-11-29 |
IT1010255B (it) | 1977-01-10 |
FR2228271B1 (de) | 1976-11-12 |
US3909805A (en) | 1975-09-30 |
JPS582440B2 (ja) | 1983-01-17 |
GB1440167A (en) | 1976-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2421513A1 (de) | Programmierbarer festwertspeicher | |
DE2041343C3 (de) | Festwertspeicher mit einmaliger Einschreibemöglichkeit | |
DE2017642C3 (de) | Programmierbarer Festwertspeicher | |
EP0987764B1 (de) | Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung | |
DE2300847A1 (de) | Schmelzbare verbindung fuer integrierte schaltungen | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE2536809A1 (de) | Verfahren und vorrichtung zum verhindern des schwellenspannungsverfalls stromleitfadenbildender speicherhalbleitervorrichtungen | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE2841467A1 (de) | Programmierbare festwertspeicherzelle | |
DE2313312A1 (de) | Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren | |
DE2143029B2 (de) | Integrierte halbleiterschutzanordnung fuer zwei komplementaere isolierschicht-feldeffekttransistoren | |
DE2011794C3 (de) | Halbleiterspeicheranordnung | |
DE1959438B2 (de) | Verfahren zum Herstellen elektrisch leitender Verbindungen zwischen mehreren Schaltungselementen einer auf oder in einem Trägerkörper ausgebildeten integrierten Schaltung | |
DE2455484C2 (de) | Monolithisch integrierte Halbleiter-Speicherschaltung und Verfahren zu ihrer Herstellung | |
DE2226613A1 (de) | Halbleiterbauelement | |
DE2505186B2 (de) | ||
DE2023219A1 (de) | Festwertspeicher | |
DE2654950A1 (de) | Integrierter festwertspeicher | |
DE2151632A1 (de) | Halbleiterbauteil mit schmelzbaren Verbindungen | |
DE1489894B2 (de) | In zwei richtungen schaltbares halbleiterbauelement | |
DE19810579B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE2228931C2 (de) | Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb | |
DE2931392A1 (de) | Integrierbare treiberschaltung | |
DE2215850A1 (de) | Schutzdiodenanordnung fuer gitterisolierte feldeffekttransistoren | |
DE2128014C3 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |