DE2632448B2 - CMOS-Vorrichtung - Google Patents

CMOS-Vorrichtung

Info

Publication number
DE2632448B2
DE2632448B2 DE2632448A DE2632448A DE2632448B2 DE 2632448 B2 DE2632448 B2 DE 2632448B2 DE 2632448 A DE2632448 A DE 2632448A DE 2632448 A DE2632448 A DE 2632448A DE 2632448 B2 DE2632448 B2 DE 2632448B2
Authority
DE
Germany
Prior art keywords
transistor
current
region
base
parasitic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2632448A
Other languages
English (en)
Other versions
DE2632448A1 (de
Inventor
Kazuo Yokohama Kanagawa Satou
Mitsuhiko Fujisawa Kanagawa Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP50087395A external-priority patent/JPS6031108B2/ja
Priority claimed from JP50088065A external-priority patent/JPS6048912B2/ja
Priority claimed from JP50088064A external-priority patent/JPS5211874A/ja
Priority claimed from JP50088066A external-priority patent/JPS5211876A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2632448A1 publication Critical patent/DE2632448A1/de
Publication of DE2632448B2 publication Critical patent/DE2632448B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine CMOS-Vorrichtung, bestehend aus einem Halbleitersubstrat des einen Leitfähigkeitstyps mit einem Bereich des anderen Leitfähigkeitstyps, mit einer ersten Drain- und einer ersten Source-Zone, die außerhalb des Bereichs des anderen Leitfähigkeitstyps ausgebildet sind und zu einem MOS-Transistor des einen Kanaltyps gehören, mit einer zweiten Drain- und einer zweiten Source-Zone, die innerhalb des Bereichs des anderen Leitfähigkeitstyps ausgebildet sind und zu einem MOS-Transistor des anderen Kanaltyps gehören, wobei die Source-Zone des MOS-Transistors des einen Kanaltyps, das Halbleitersubstrat und der Bereich des anderen Leitfähigkeitstyps Emitter-, Basis- und Koilektorzone eines ersten lateralen parasitären bipolaren Transistors und die Source-Zone des MOS-Transistors des anderen Kanaltyps, der Bereich des anderen Leitfähigkeitstyps und das Halbleitersubstrat Emitter-, Basis- und Kollektorzone eines zweiten vertikalen parasitären bipolaren Transistors bilden.
Eine derartige CMOS-Vorrichtung ist bereits aus der Zeitschrift »Microelectronics and Reliability«, Band 13, 5 Oktober 1974, Seiten 363—372 bekannt In dieser Lheraturstelle sind auch Herstellungsverfahren für derartige Schaltungen beschrieben und ihr Vorteil gegenüber den bekannten TTL-Schaltungen erläutert Wie sich jedoch die Wirkung von parasitären
ίο Transistoren beseitigen läßt, ist dieser Literaturstelle nicht zu entnehmen.
In dem von R. M. Warner herausgegebenen Buch »Integrated Circuits«, New York, 1965, Seiten 204—206 ist die Wirkung von parasitären pnp-Transistoren beschrieben. Aus dieser Beschreibung ergibt sich auch, daß das Ausmaß der Stromableitung durch den Stromverstärkungsfaktor β des pnp-Transistors beeinflußt wird. Wenn der Transistor mit Gold dotiert wird, läßt sich die parasitäre pnp-Wirkung beseitigen. Aus diesem Buch, Seiten 100—102, ist auch bekannt, daß niedrige Stromverstärkungsfaktorwerte β u. a. durch kleine Ladungsträgerlebensdauer und große Basisweiten zu erreichen sind. ■
Eine weitere integrierte CMOS-Schaltung ist aus der US-FS 37 12 995 bekannt Diese bekannte integrierte Schaltung umfaßt auch einen Bereich des anderen Leitfähigkeitstyps und komplementäre Jsolierschicht-Feldeffekttransistoren innerhalb und außerhalb des Bereiches. Danach ist eine integrierte Schaltung zum
Schutz der Gate-Isolierschichten der genannten Feldeffekttransistoren gegenüber hohen Übergangsspannungen vorgesehen. Die Schutzschaltung umfaßt einen durch Diffusion hergestellten Widerstand, der gleichzeitig mit der Herstellung der Source- und Drain-Zonen des innerhalb des Bereiches des anderen Leitfähigkeitstyps gelegenen Transistors hergestellt wird.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, die CMOS-Vorrichtung gemäß der eingangs definierten Art so weiterzubilden, daß sie bei Anliegen eines Sförimpulses am Eingang oder Ausgang stets vor Zerstörung geschützt ist, und dabei mit niedrigem Stromverbrauch weiterzuarbeiten vermag.
Ausgeher, d von der CMOS-Vorrichtung der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß das Produkt aus dem Stromverstärkungsfaktor ß\ des lateralen parasitären Transistors und dem Stromverstärkungsfaktor Jj2 des vertikalen parasitären Transistors kleiner als 1 ist.
Der Erfindung liegt die Erkenntnis zugrunde, daß zur Aufrechterhaltung eines Stromflusses zwischen dem positiven Stromversorgungsanschluß und dem negativen Stromversorgungsanschluß bzw. Masse nach Beendigung der Anlegung eines Störsignalimpulses die durch die parasitären Transistoren gebildete Schleifen-
5j schaltung eine Mitkopplung durchführen muß, was nur dann erreicht werden kann, wenn der Basisstrom des parasitären Vertikaltransistors, der bei Anlegen eines Störsignalimpulses zuerst durchgeschaltet wird, gleich groß oder kleiner gemacht wird als der Kollektorstrom des parasitären Lateraltransistors, der erst nach dem parasitären Vertikaltransistor durchschaltet.
Der Stromverstärkungsfaktor β eines einzelnen parasitären Transistors kann auch größer als 1 sein, sofern das Produkt dieses Stromverstärkungsfaktors mit dem Stromverstärkungsfaktor des anderen parasitären Transistors kleiner als 1 bleibt.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den
Patentansprüchen 2 bis 4.
Im folgenden ist die Erfindung anhand von Ausführungsbeispielen und der Zeichnung näher erläutert Es zeigt
Fig. 1 ein Schaltbild eines durch CMOS-Elemente gebildeten Umsetzers,
F i g. 2 eine schematische Schnitt-Seitenansicht einer Ausführungsform der Halbleitervorrichtung zur Erläuterung der Erfindung,
Fig.3 ein Äquivalentschaltbild für eine Thyristorschaltung in Form einer CMOS-Halbleiterschaltung,
F i g. 4 eine graphische Darstellung der Abhängigkeit des Stroinverstärkungsfaktors eines Lateraltransistors mit n-Suhistrat als Basis von seiner Basisbreite,
F i g. 5 eine graphische Darstellung der Abhängigkeit des Stroniverstärkungsfaktors eines Vertikaltransistors mit einem p-Bereich als Basis von seiner Basisbreite,
F i g. 6 eine graphische Darstellung der Abhängigkeit des Bereichs, in welchem das Produkt der Stromverstärkungsfakrtoren ß\ ■ $1 kleiner als 1 ist, von den Basisbreitem eines parasitären Lateraltransistors und eines parasitären Vertikaltransistors,
F i g. 7 eiinen Querschnitt durch eine Ausführungsform der Halbleitervorrichtung mit Merkmalen nach der Erfinduni;, die eine auf der Rückseite des Substrats angeordnete Goldschicht aufweist, und
F i g. 8 eine graphische Darstellung der Beziehung zwischen dem Verstärkungsfaktor und der G( Iddotierung im Kalbleitersubstrat
Die in F i g. 1 veranschaulichte CMOS-Umsetzerschaltung besteht aus einem p-Kanal-MOS-Transbtor Q\ und einem n-Kanal-MOS-Transistor Q2. Die Source-Elektrodedes MOS-Transistors Qi ist an eine positive bzw. Plus-Stromklemme Vdd angeschlossen, während seine Draün-Elektrode gemeinsam mit der Drain-Elektrode des MOS-Transistors Q2 mit der Ausgangsklemme verbunden ist Die Source-Elektrode des MOS-Transistors Qi ist mit der negativen bzw. Minus-Stromklemme Vss verbunden. Die Gate-Elektroden der MOS-Transistoren Q\ und Q2 sind miteinander gekoppelt, so 4» daß sie die Eingangsklemme der CMOS- Umsetzerschaltung bilden.
Fig.2 veranschaulicht eine Ausführungsform der Halbleitervorrichtung, bei welcher die CMOS-Umsetzerschaltunggemäß Fi g. 1 in einer Halbleiterscheibe ■>'> ausgebildet ist Die Ausführungsform gemäß F i g. 2 verwendet! ein n-Siliziumsubstrat 1 mit einem n-Fremdatom, z. El. Phosphor, das in einer Konzentration von etwa 1 χ 1015 Atome/cm3 eindotiert ist. Von der Oberfläche des η-Siliziumsubstrats 1 aus ist ein p-Fremdatom, z. B. Bor, in einer Konzentration von etwa 2 χ ΙΟ16 Atome/cm3 irrt einen Teil des Substrats 1 eindiffundiert, wodurch ein p-Bereich 2 gebildet wird. Weiterhin ist Bor in einer Konzentration von etwa 1019 Atome/cm3 in das n-Substrat 1, den p-Bereich 2 und die Sperrschichtender zwischen Substrat 1 und Bereich 2 eindiffundiert, wodurch im Substrat 1 gleichzeitig ein P+-Source-Elektrodenbereich 3 und ein P+-Drain-Elektrodenbereich 4 gebildet werden, die einen p-MOS-Transistor Qi, einen Kopplungsbereich 6 vom P+-Leittyp in dem p-Bereich 2 sowie P+-Schutzringe 5 in den Sperrschichträndern zwischen n-Substrat 1 und p-Bereich 2 bilden. Ebenso ist Phosphor in einer Konzentration von etwa 1020 Atome/cm3 in den p-Bereich 2 und das n-Substrat 1 eindiffundiert, so daß gleichzeitig ein N + -Source-Elektrodenbereich 7 und ein N+-Drain-Elektrodenbereich 8, die einen n-Kanal-MOS-Transistor Q in dem Bereich 2 darstellen und ein Kopplungsbereich 9 vom N+ -Leittyp im n-Substrat 1 ausgebildet werden. Bei dieser Konstruktion wird adf der Gesamtoberfläche des Substrats 1 eine Feldoxydschicht 10 aus Siliziumoxid ausgebildet
Zur Ausbildung der Gate-Elektrodenbereiche dei MOS-Transistoren (?i und Q2 wird anschließend das Substrat 1 einer Photoätzung unterworfen, durch die Löcher in der Feldoxydschicht 10 ausgebildet werden. An den Böden dieser Löcher werden Gate-Oxydfilme 11 und 12 mit einer Dicke von 150 nm durch Oxydieren der Löcher bei hoher Temperatur ausgebildet Zur Herstellung der Schaltkreisverbindung gemäß F i g. 1 werden sodann Kontaktbohrungen vorbestimmter Größe in der Siliziumoxydschicht 10 ausgeführt, und eine leitfähige Schicht aus z. B. Aluminium wird auf die Gesamtfläche des Substrats 1 aufgedampft Die leitiähige Schicht wird sodann nach einem vorbestimmten Muster geschnitten, so daß der P+-Typ-Drain-Elektrodenbereich 4 und der N+-Drain-Elektrodenbereich 8 miteinander verbunden und die Gate-Bersiche zusammengeschaltet-werden. Die Drain-Elektrodenbereiche 4 und 8 sind mit einer Ausgangsklemme, die Gate-Elektrodenbereiche mit einer Eingangsklemme bilden. Gleichzeitig werden der leitfähige P+-Kopplungsbereich 6 und der leitfähige N+-Kopplungsbereich 9 mit der negativen Stromversorgung Vss (Masse) bzw. mit der positiven Stromversorgung Vod verbunden. Erforderlichenfalls kam weiterhin durch epitaktisches Aufwachsen eine Siiiziumoxydschicht mit Ausnahme der gewünschten Abschnitte auf der Gesamtoberfläche der leitfähigen Aluminiumschicht ausgebildet werden, um letztere zu schützen und die Zuverlässigkeit der Halbleitervorrichtung zu verbessern. Obgleich in F i g. 2 nicht dargestellt, kann zwischen den MOS-Transistoren Q\ und Qi ein Sperrelement vorgesehen werden.
Wenn ein impulsförmiges Störsignal an Ausgang oder Eingang der auf vorstehend beschriebene Weise ausgebildeten und als CMOS-Umsetzerschaltung wirkenden Halbleitervorrichtung angelegt wird, fließt ein abnormaler Strom von 10 bis 100 mA. Es wurde diese Erscheinung genau beobachtet und untersucht. Diese Untersuchungen führten zu dem Ergebnis, daß bei Anlegung eines Störstromimpulses an die Halbleitervorrichtung in dieser ein spezieller Thyristorkreis gebildet wird, wie er in F i g. 2 durch die gestrichelten Linien dargestellt ist. Genauer gesagt, werden dabei vier Arten von parasitären bipolaren Transistoren im Halbleitersubstrat 1 gebildet. Dabei bildet sich speziell in Richtung parallel zur Oberfläche des Substrats ein pnp-Lateraltransistor Tr1, dessen Emitter, Basis und Kollektor der Source-Bereich 3 des p-MOS-Transistors Qt, das n-Halbleitersubstrat 1 und der p-Bereich 2 darstellen. Senkrecht zur Oberfläche des Substrats 1 bildet sich ein npn-Vertikal-Transistor Tr2, dessen Emitter, Basis und Kollektor durch den N+-Sourcebereich 7 des η-MOS-Transistors Q2, den p-Bereich 2 und das n-Halbleitersubstrat 1 gebildet werden. Ebenso entsteht parallel zur Oberfläche des Substrats 1 ein pnp-Laterialtransistor Tr^, dessen Emitter, Basis und Kollektor aus dem P+-Drainbtreich 4 des p-Kanal-MOS-Transistors Qu dem n-Halbleitersubstrat 1 und dem p-Bereich 2 bestehen. Schließlich bildet sich senkrecht zur Oberfläche des Substrats 1 ein npn-Vertikal-^ransistor Tn, dessen Emitter, Basis und Kollektor durch den N+ -Drainbereich 8 des n-MOS-Transisiors Q2, den p-Bereich 2 und das n-Halbleitersubstrat 1 gebildet werden.
Bei der Halbleitervorrichtung gemäß Fig. 2 werden
die Kollektoren der Lateraltransistoren Tn und Tn sowie die Basen der Vertikaltransistoren Tr2 und Tn gemeinsam durch den p-Bereich 2 gebildet. Diese Elektroden sind daher jeweils miteinander und mit der negativen Stromversorgung V$s (Masse) verbunden, und zwar über einen Widerstand Rp sowie den leitfähigen P+ -Kopplungsbereich 6, die beide in dem p-Bereich 2 ausgebildet sind. Andererseits werden die Basen der Lateraltransistoren Tn und Tr1 sowie die Kollektoren der Vertikal-Transistoren Tr2 und Th, gemeinsam vom Halbleitersubstrat 1 gebildet. Diese Elektroden sind daher zusammengeschaltet und an die positive Stromversorgung Vdd angeschlossen, und zwar über einen Widerstand RNsub sowie den leitfähigen N + -Kopplungsbereich 9, die beide im Halbleitersubstrat ■ festgelegt sind. Weiterhin sind die Emitter der Transistoren Tn und 7V4 mit der Ausgangsklemme A USGANC und die Emitter der Transistoren Tn und Tr2 mit der positiven Stromversorgung Vdd bzw. der negativen Stromversorgung Vss verbunden.
Aufgrund der beschriebenen Verbindung der Lateral- und Vertikaltransistoren läßt sich der in der CMOS-Schaltungsvorrichtung gemäß Fig. 2, wie durch die gestrichelten Linien in Fig.2 angedeutet, gebildete Thyristorkreis durch das Äquivalent-Schaltbild gemäß Fig.3 darstellen. Anhand von Fig.3 ist im folgenden die Arbeitsweise des in der CMOS-Vorrichtung gemäß F i g. 2 gebildeten Thyristors erläutert. In den folgenden Ausführungen ist tx derjenige Stromverstärkungsfaktor, der bei bipolaren Transistoren allgemein zur Angabe des Verhältnisses von Kollektorstrom zu Emitterstrom verwendet wird, β derjenige Stromverstärkungsfaktor, der das Verhältnis des Kollektorstroms zum Basisstrom angibt
("Th")
und / der Strom bzw. die Stromstärke. Die als Zusätze verwendeten Buchstaben e, b und c beziehen sich auf Emitter, Basis bzw. Kollektor. Außerdem dienen angehängte Ziffern zur Bezeichnung der betreffenden Transistoren. Weiterhin ist mit dem Buchstaben r der Innen- bzw. Eigenwiderstand jedes Transistors bezeichnet.
Wenn in der Schaltung gemäß F i g. 3, wie durch den ausgezogenen Pfeil angedeutet, ein positiver Störstromimpuls /,„ an die Ausgangsklemme angelegt wird, fließt im Kollektor des Transistors Tn ein Strom entsprechend oci χ I1n. Dieser Strom Λ3 χ /,„ fließt sodann über den als Bypass wirkenden Widerstand Äpdes p-Bereichs 2. Wenn die Spannung über diesem Widerstand die Schwellenwertspannung VK2 zwischen Basis und Emitter des Transistors Tr2 übersteigt, schaltet der Transistor Tr2 durch, so daß der Basisstrom Ib2 über seine Basis fließt. Der Widerstand Rp in dem p-Bereich ist wesentlich größer als der Eigenwiderstand rbe 2 zwischen Basis und Emitter des Transistors Tr2. Aus diesem Grund fließt der Kollektorstrom α3 χ /,■„ des Transistors Tn kaum über den Widerstand Rn. Folglich ist der Basisstrom Ib 2 des Transistors Tr2 nahezu gleich dem Kollektorstrom α3 χ /,-„ des Transistors Tr3, nämlich Wenn der Kollektorstrom /c2 des Transistors Tn als Treiberstrom wirkt und die Spannung an beiden Klemmen des Widerstands R^sub des Substrats auf die Schwellenwertspannung VbC\ zwischen Basis und Emit-
*> ter des Transistors Tr\ ansteigt, wird auf ähnliche Weise der Transistor Tn durchgeschaltet. Infolgedessen fließt ein Basisstrom 4i über die Basis des Transistors Tn-Der Basisstrom Ib 1 ist nahezu gleich dem Kollektorstrom Ic2 des Transistors Tr2, da der Widerstand von
in RNsub erheblich größer ist als der Eigenwiderstand rbe 1 zwischen Basis und Emitter des Transistors Γη, d.h.
Wenn die Transistoren Tn und Tr2 durchschalten, fließt der Strom zwischen positiver Stromversorgung VOound Masse über diese Transistoren Tn und Tr2. Mit anderen Worten: Wenn ein Störimpuls an die CMOS-Umsetzerschaltung angelegt wird, fließt ein abnormaler Strom zwischen der positiven Stromquelle Vdd und Masse über das Halbleitersubstrat 1 sowie den p-Bereich 2.
Zur Aufrechterhaltung eines Stromflusses zwischen positiver Stromversorgung Vpo und Masse auch nach Beendigung der Anlegung des Störsignals ist es erforderlich, daß die durch die Transistoren Tn und Tr2 gebildete Schleifenschaltung eine Mitkopplung durch-
JO fühn. Dies wird nur dann erreicht, wenn der Basisstrom Ib 2 des Transistors Tr2, der bei Anlegung des Störimpulses zuerst durchgeschaitet wird, gleich groß oder kleiner gemacht wird als der Kollektorstrom lc\ des Transistors Tn, der nach dem Transistor Tr2
j"· durchschaltet. Dies bedeutet:
Hieraus folgt
/„ = a>l„,
Daher gilt:
hi - ff,/m (R, > rbel)
1.2 =
(2)
Aus Formel (6) ist ersichtlich, daß dann, wenn das Produkt aus den Stromverstärkungsfaktoren ß\ und ß2 der Transistoren Tn und Tr2 gleich groß oder größer ist
■ι» als 1, ein abnormaler Strom weiterhin zwischen positiver Stromversorgung Vdd und Masse der CMOS-Umsetzerschaltung fließt
Solange das Produkt aus ß\ und ß2 größer ist als 1, wird in der die Transistoren Tn und Tr2 einschließenden Schleifenschaltung der Basisstrom h2 in einer spezifischen zyklischen Periode größer als der Basisstrom /(,2 im vorhergehenden Zyklus. Je öfter der Strom daher zyklisch bzw. periodisch in der Schleifenschaltung fließt, um so größer wird der Strom zwischen Stromversorgung Vdd und Masse. Der Strom erhöht sich jedoch nicht unbegrenzt Der Stromverstärkungsfaktor β eines Transistors ist nämlich eine Funktion des Stroms, und sein Wert vergrößert sich mit dem Strom. Er wird jedoch wieder kleiner, sobald er einen Höchstwert
b5 β max. erreicht hat Aus diesem Grund wird der abnormale Stromfluß zwischen positiver Stromversorgung Vdd und Masse der CMOS-Umsetzerschaltung schließlich auf einem bestimmten Wert gehalten, d. h.
auf einem Gleichgewichts- bzw. Abgleichpunkt zwischen der durch die Schleifenschaltung bewirkten Stromerhöhung und der durch die Reduzierung des Stromverstärkungsfaktors hervorgerufenen Verkleinerung der Stromstärke. Normalerweise erreicht nämlich der abnormale Strom einen bestimmten Wert, der dann festgelegt ist, wenn den beiden nachstehend genannten Bedingungen genügt wird:
a. Ihi(n- 1) = lh2(n)
b. JS1(H
/ζ,ι = O4I1,, (ΛΛ·,,Λ S /el)
(7)
hi = /,ι (Rr> rbel)
(6)
Es läßt sich somit feststellen, daß es zur Vermeidung der Entstehung eines abnormalen Stroms und des ständigen Fließens dieses abnormalen Stroms in einer Thyristorschaltung der Art gemäß Fig.2 und 3 ausreicht, das Produkt aus den Stromverstärkungsfaktoren /Ji und /?2 der Transistoren Tn und Tr2 auf einem Wert unter 1 zu halten.
worin »n« die Zahl der Perioden angibt, während denen der abnormale Strom in der Schleifenschaltung fließt.
Die Größe eines Transistors stellt keinen primären Faktor für die Möglichkeit eines abnormalen Stromflusses dar. Wenn jedoch der Stromverstärkungsfaktor β des Transistors unter Zugrundelegung der Größe des Transistors (strenggenommen des Drainbereichs) als Parameter gemessen wird, läßt sich feststellen, daß eine Wechselbeziehung zwischen der Größe des Transistors und dem Stromwert besteht, auf welchem der abnormale Strom schließlich aufrechterhalten bleibt. Hierdurch wird aufgezeigt, daß der abnormale Strom um so größer ist, je größer der Drainbereich des Transistors ist.
Für die Anlegung eines negativen Störimpulses an den Ausgang der CMOS-Umsetzerschaltung gemäß Fig.3, wie dies durch die gestrichelte Pfeil-Linie zwischen positiver Stromversorgung VDD und Ausgangsklemme AUSGANG angedeutet ist, gelten — ähnlich wie für die Anlegung eines positiven Störimpulses an der Ausgangsklemme — die folgenden Formeln:
Zur Aufrechterhaltung des Stromflusses in dem durch die Transistoren Tn und Tr2 gebildeten Schaltkreis ist es erforderlich, daß der Kollektorstrom Ic2 des Transistors Tr2, der nach dem Transistor Tn durchgeschaltet wird, größer ist als der Basisstrom /41 des Transistors Tn. Dies bedeutet:
4.S/r2 (8)
Für die Aufrechterhaltung eines abnormalen Stroms in der CMOS-Umsetzerschaltung im Fall der Anlegung eines negativen Störsignals muß — wie beim positiven Störsignal — folgender Bedingung genügt werden:
Es hat sich herausgestellt, daß für die praktische Erfüllung dieses Erfordernisses die folgenden Maßnahmen angewandt werden können:
1. Vergrößerung der Basisbreite des Lateral- oder Vertikaltransistors bzw. beider Transistoren.
2. Durchführung einer Wärmebehandlung des Halbleitersubstrats während des Fertigungsvorgangs, um dadurch die Lebensdauer der Ladungsträger im Substrat zu verkürzen.
3. Verkürzung der Lebensdauer der Ladungsträger in der Halbleiterscheibe, aus welcher das Substrat hergestellt wird.
4. Dotierung des Halbleitersubstrats mit Gold.
Im folgenden sind diese vier Maßnahmen näher erläutert.
Zur Erläuterung der Maßnahme 1 dienen die Fig.4 bis 6. In der graphischen Darstellung von F i g. 4 ist auf der Ordinate der Stromverstärkungsfaktor ß\ des Lateraltransistors Tn aufgetragen. Auf der Abszisse ist die Basisbreite νν}(μηι) des Lateraltransistors 7h, d. h. der Abstand zwischen dem Rand des p-Bereichs 2 und dem Rand des Source-Bereichs 4 des p-MOS-Transistors Qt aufgetragen, der in einem anderen Abschnitt des Halbleitersubstrats 1 als dem Bereich 2 ausgebildet ist. Die graphische Darstellung zeigt, daß der Stromverstärkungsfaktor ßi mit zunehmender Basisbreite Wi kleiner wird. Die Länge jeder lotrechten Linie in F i g. 4 gibt bei jeweils gleicher Basisbreite Wi den Bereich an, in welchem der Stromverstärkungsfaktor ß\ je nach den jeweiligen Halbleiterscheiben und der betreffenden Positionen auf der gleichen Scheibe, an welcher dieser Faktor gemessen wird, variiert.
In der graphischen Darstellung von F i g. 5 ist auf der Ordinate der Stromverstärkungsfaktor ß2 des Vertikaltransistors Tr2 in logarithmischer Darstellung aufgetragen, während auf der Abszisse die Basisbreite W1 (μΐη) des Vertikaltransistors Tr2 aufgetragen ist, nämlich die Dicke des p-Bereichs 2 abzüglich der Dicke des Source-Bereichs 7 des in dem Bereich 2 ausgebildeten η-MOS-Transistors Q2- Diese graphische Darstellung zeigt, daß der Stromverstärkungsfaktor ß2 mit zunehmender Basisbreite Wy abnimmt. In Fig. 5 gibt die Länge der einzelnen lotrechten Linien den Bereich an, in welchem der Stromverstärkungsfaktor ß2 in Abhängigkeit von den einzelnen Plättchen und der Faktor-Meßposition auf ein und demselben Plättchen variiert, auch wenn die Basisbreite IV1. gleichbleibt. Außerdem zeigen die Längen der lotrechten Linien die Variation des Stromverstärkungsfaktors ß2, wenn die Dotierungsmenge an Fremdatom so geregelt wird, daß die Fremdatomkonzentration bei unterschiedlichen Setzzeiten, d.h. Zeiten, während denen das Plättchen einer Wärmebehandlung unterworfen wird, von 20 Stunden, 40 Stunden bzw. 60 Stunden jeweils gleich ist, während dabei eine Änderung der Basisbreite Wv des Vertikaltransistors Tr2 hervorgerufen wird. Da die Basisbreite Wv des Vertikaltransistors Tr2 weitgehend von der Dicke des Bereichs 2 abhängt, wird sie durch Änderung der Setzzeit beeinflußt
Die Beziehung zwischen der Basisbreite und dem Stromverstärkungsfaktor ist beim Lateral- und beim Vertikaltransistor unterschiedlich, weil die Stromverstärkungsfaktoren ß\ und ß2 von den für die Herstellung der Halbleitervorrichtung angewandten Fertigungsverfahren abhängig sind. Infolgedessen sind die geraden Linien A und B, welche die Ergebnisse verschiedener Versuche A und B an verschiedenen Halbleitervorrich-
tungen angeben, gemäß den Fig.4 und 5 unter verschiedenen Winkeln geneigt. Wie aus F i g. 5 ersichtlich ist, konnte beim Versuch B der Stromverstärkungsfaktor des Vertikaltransistors Τγϊ nur bei einer einzigen Basisbreite gemessen werden.
In der graphischen Darstellung von F i g. 6 ist auf der Abszisse die Basisbreite W1. des Vertikaltransistors Th und auf der Ordinate die Basisbreite W/des Lateraltransistors Tn aufgetragen. Bei dieser Ausführungsform wurde der p-Bereich durch Eindiffundieren von z. B. Bor in das Halbleitersubstrat gebildet. Seine Dicke betrug 12,5 μη. bei 60stündiger Wärmebehandlung bzw. Setzen des Plättchens bei 12000C, 10,2 μπι bei 40stündiger Wärmebehandlung bei der gleichen Temperatur bzw. 7,2 μπι bei 20stündiger Wärmbehandlung bei der gleichen Temperatur. Das Produkt aus den Stromverstärkungsfaktoren j3i und 02 betrug 8,1 bei einer CMOS-Umsetzerschaltung.bei welcher die Basisbreiten Wi und Wv von Lateral- und Vertikaltransistor Th bzw. 7h die durch den Punkt a) in F i g. 6 angegebenen Werte besaßen. Dieses Produkt betrug 4,8 bzw. 1,0 bei einer CMOS-Umsetzerschaltung, bei welcher die Basisbreiten Wi und Wv die durch die Punkte b) und c) bzw. durch die Punkte d), e) und f) angegebenen Werte besaßen. Bei jeder CMOS-Umsetzerschaltung, bei welcher die Basisbreiten W, und W, Werte über einer die Punkte d), e) und f) miteinander verbindenden geraden Linie besitzen, ist das Produkt aus ß\ und 02 kleiner als 1. Bei einer solchen Schaltung konnte daher kein abnormal großer Stromfluß festgestellt werden. Dagegen war ein solcher abnormaler Stromfluß bei CMOS-Umsetzerschaltungen festzustellen, bei denen die Basisbreiten Wi und Wy von Lateral- und Vertikaltransistor Th bzw. 7h auf Punkten unterhalb der geraden Grenzlinie gemäß F i g. 6 lagen. Dies bedeutet, daß bei diesen CMOS-Um-Setzerschaltungen die sogenannte »Einklink«-Erscheinung zu beobachten war.
Infolgedessen kann das Auftreten und ständige Fließen eines abnormalen Stroms in der CMOS-Umsetzerschaltung nur dann vermieden werden, wenn die Dicke des p-Bereichs 2 und/oder der Abstand zwischen dem p-Bereich 2 und dem Sourcebereich 3 des p-MOS-Transistors Q\ so gewählt wird, daß die Basisbreiten Wi und JVv von Lateral- und Vertikaltransistor Th und Th über der Grenzlinie gemäß F i g. 6 zu liegen kommen, so daß das Produkt aus den Verstärkungsfaktoren 0i und jS2 kleiner wird als 1. Diese Grenzlinie kann sich je nach dem für die Herstellung der Halbleitervorrichtung angewandten Fertigungsverfahren verschieben. Die F i g. 6 zeigt daher nur ein Beispiel.
Eine Vergrößerung des Abstands zwischen dem Bereich 2 und dem P+-Source-Bereich 3 des p-MOS-Transistors Qi führt zu einer Verkleinerung des Stromverstärkungsfaktors 0i des Lateraltransistors Th.
Gemäß der Maßnahme 2 erfolgt beim Verfahren zur Fertigung von CMOS-Vorrichtungen die Wärmebehandlung zur Verkürzung der Lebensdauer der Ladungsträger im Halbleitersubstrat während des Fertigungsvorgangs, und zwar nach der Herstellung des Gate-Oxydfilms.
Es wird bei einem Halbleitersubstrat des einen Leitfähigkeitstyps ein Bereich des entgegengesetzten Leitfähigkeitstyps durch Fremdatomdiffusion ausgebildet Hiernach werden in dem Bereich und in dem außerhalb des Bereichs liegenden Abschnitt des Substrats jeweils ein Source-Bereich und ein Drain-Bereich ebenfalls durch Fremdatomdiffusion hergestellt Auf jeden, einem Gate-Bereich entsprechenden Oberflächenabschnitt des Substrats wird ein Oxydfilm aufgelegt. Danach wird das Halbleitersubstrat in einer inerten Atmosphäre auf 900 bis 12500C erwärmt und etwa 10 Minuten lang bei dieser hohen Temperatur belassen. Hierauf wird das Substrat schnell auf Raumtemperatur oder auf die Temperatur flüssigen Stickstoffs abgekühlt. Nach Abschluß dieser Wärmebehandlung wird der Elektrodenanschluß auf übliche Weise durchgeführt, worauf die Fertigung des CMOS-Umsetzers abgeschlossen ist.
In den CMOS-Transistoren eines CMOS-Umsetzers, welcher der vorstehend beschriebenen Erwärmung und Abkühlung unterworfen wurde, besitzen die Ladungsträger in den Substraten eine kurze Lebensdauer. Bei Nichtanwendung der erwähnten Erwärmung und Abkühlung wurden die Stromverstärkungsfaktoren 02 und 04 der im hergestellten CMOS-Umsetzer ausgebildeten Vertikal-Transistoren Tr2 und Tr4 mit 200 und die Stromverstärkungsfaktoren ß\ und 03 der Lateraltransistoren 7>i und Tn mit 5 χ 10~2 gemessen. Hierbei ist das Produkt aus ß\ und 02 größer als 1, so daß unweigerlich ein abnormaler Strom im CMOS-Umsetzer fließt, wenn ein Störimpuls an ihn angelegt wird. ■
Die Maßnahme 3 wird auf folgende Weise durchgeführt. Nach der Ausbildung einer einkristallinen Halbleiterscheibe muß letztere auf bis zu etwa 11000C erwärmt werden, um dadurch den spezifischen Widerstand der einkristallinen Scheibe zu korrigieren. Herkömmlicherweise liegt die Temperatur für diese Wärmebehandlung bei etwa 9500C. Es hat sich jedoch herausgestellt daß bei Erwärmung der Halbleiterscheibe auf 11000C die Lebensdauer der Ladungsträger in der Scheibe so stark verkürzt werden kann, daß der Stromverstärkungsfaktor 0i des Lateraltransistors Tn in der resultierenden CMOS-Vorrichtung bis 1,OxIO-2 und der Stromverstärkungsfaktor 02 des Vertikaltransistors Th bis 56 oder 40 verringert wird. Das Produkt aus 0i und 02 wird daher kleiner als 1, so daß kein abnormaler Strom in der CMOS-Vorrichtung fließen kann. Die bei dieser Maßnahme bei der Wärmebehandlung anwendbare Temperatur liegt im Bereich von 1000 bis 11500C, vorzugsweise bei 1050 bis 1150° C und optimal bei 1000C.
Zur Durchführung der unter 4 genannten Maßnahmen wird bei der Fertigung einer CMOS-Halbleitervorrichtung der Art gemäß Fig.2 unmittelbar nach der Ausbildung der Gate-Oxidfilme 11 und 12 der Oxydfilm an der Unterseite des Halbleitersubstrats 1 weggeätzt Im Anschluß daran wird die n-Siliziumschicht 13 gemäß F i g. 7 teilweise weggeätzt um in der Unterseite eine etwa 30 μΐη tiefe Ausnehmung zu bilden. Auf den Boden dieser Vertiefung wird ein Goldfilm 14 aufgedampft Das Aufdampfen erfolgt unter Verwendung eines Golddrahtes mit einem Durchmesser von z. B. 1 mm, während das Substrat 1 auf Raumtemperatur erwärmt ist, so daß in dieser Vertiefung ein 30 nm dicker Goldfilm abgelagert wird. Im Anschluß hieran wird das Substrat 1 in einer trockenen Stickstoffatmosphäre 10 Minuten lang bei einer Temperatur von 1100"C gehalten, so daß das Gold tief in das Substrat eindiffundiert Hierauf erfolgt der Elektrodenanschluß auf vorher in Verbindung mit Fig.2 beschriebene Weise.
In der graphischen Darstellung von F i g. 8 ist auf der Ordinate das Verhältnis zwischen dem Stromverstärkungsfaktor 02r des Vertikaltransistors TrJ, der in einer mit Gold dotierten CMOS-Halbleitervorrichtung gemäß Fig.7 ausgebildet ist, und dem Stromverstär-
Il
kungsfaktor ß2 des in einer nicht mit Gold dotierten Halbleitervorrichtung ausgebildeten Vertikaltransistors Tr2 aufgetragen, während auf der Abszisse die für das Eindiffundieren des Golds in das Substrat 1 erforderliche Zeit aufgetragen ist. Aus dieser graphischen Darstellung geht hervor, daß das Verhältnis ßilßi bei längerer Golddotierungszeit abnimmt. Dies bedeutet, daß der Stromverstärkungsfaktor ß2 des Vertikaltransistors Tr2 um so kleiner ist, je langer die Zeitspanne für das Dotieren mit Gold ist. Diese Tendenz zeigt sich noch deutlicher im Stromverstärkungsfaktor ß\' des Lateraltransistors Tn', der in der Gold dotierten CMOS-Halbleitervorrichtung ausgebildet ist. Aufgrund der Golddotierung kann das Produkt aus ß\ und ß2 auf weniger als 1 eingestellt werden. Wenn beispielsweise eine CMOS-Halbleitervorrichtung, bei welcher das Produkt aus /?i und ß2 gleich 0,05 χ 200 beträgt, mit Gold dotiert wird, verringert sich der Stromverstärkungsfaktor ß2 des Vertikaltransistors Tr2 auf 30%. Hierbei wird angenommen, daß sich der Stromverstärkungsfaktor ß\ des Lateriaitransistors Tn ebenfalls auf 30% verringert. Infolgedessen wird das Produkt aus ß\ und ,S2 auf 9% ( = 0,3x0,3) reduziert. Dieses Produkt wird daher kleiner als 1, d.h. es entspricht genau 0,9 ( = 0,05x200x0,09). Durch Dotierung der CMOS-Halbleitervorrichtung mit Gold kann daher ein Entstehen und ständiges Fließen eines abnormalen Stroms in der Halbleitervorrichtung vermieden werden.
Wie vorstehend im einzelnen erläutert, wird das > Produkt aus den Stromverstärkungsfaktoren ß\ und ß2 eines Lateraltransistors Tn und eines Vertikaltransistors Tr2, die in einer CMOS-Halbleitervorrichtung ausgebildet sind, auf weniger als 1 eingestellt, so daß selbst bei einer Anlegung eines Störimpulses an diese
ι» Halbleitervorrichtung das Fließen eines abnormal großen Stroms zwischen der positiven Stromversorgung Vdd und der negativen Stromversorgung Vss verhindert wird. Infolgedessen verbraucht die CMOS-Halbleitervorrichtung nur wenig Strom, während sie gleichzeitig frei von Störungen, wie einem Durchschmelzen bzw. einer Schmelzunterbrechung der Schaltkreisanschlüsse ist. Zur Einstellung des Produkts aus ß\ und ß2 auf weniger als 1 kann auch jede mögliche Kombination der genannten Maßnahmen angewandt
2(i werden, um das Fließen eines abnormal g/oßen Stroms in derCMÖS-Halbleitervorrichtung zu vermeiden.
Die CMOS-Halbleitervorrichtung kann eine Vielfalt von logischen Schaltkreisen, z. B. UND-Glieder und NOR-Glieder bilden, bei denen dann ein abnormaler Stromfluß vermieden wird.
Hierzu 7 Blalt Zeichnungen

Claims (4)

Patentansprüche:
1. CMOS-Vorrichtung, bestehend aus einem Halbleitersubstrat des einen Leitfähägkeitstyps mit einem Bereich des anderen Leitfähigkeitstyps, mit einer ersten Drain- und einer ersten Source-Zone, die außerhalb des Bereichs des anderen Leitfähigkeitstyps ausgebildet sind und zu einem MOS-Transistor des einen Kanaltyps gehören, mit einer zweiten Drain- und einer zweiten Source-Zone, die inne/halb des Bereichs des anderen Leitfähigkeitstyps ausgebildet sind und zu einem MOS-Transistor des anderen Kanaltyps gehören, wobei die Source-Zone des MOS-Transistors des einen Kanaltyps, das Halbleitersubstrat und der Bereich des anderen Leitfähigkeitstyps Emitter-, Basis- una Kollektorzone eines ersten lateralen parasitären bipolaren Transistors und die Source-Zone des MOS-Transistors des anderen Kanaltyps, der Bereich des anderen Leitfähigkeitstyps und das Halbleitersubstrat Emitter-, Basis- und Kollektorzone eines zweiten vertikalen parasitären bipolaren Transistors bilden, dadurch gekennzeichnet, daß das Produkt aus dem Stromverstärkungsfaktor β ι des lateralen parasitären Transistors (Tr 1) und dem Stromverstärkungsfaktor ß2 des vertikalen parasitären Transistors (Tr2) kleiner als 1 ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) Ladungsträger mit einer derart kurzen Lebensdauer enthält, daß das Produkt der Stromverstärkungsfaktoren /?i und ß2 der parasitären Lateral- und Vertikaltransistoren (Tr 1, Tr 2) kleiner als 1 ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) in der Weise mit Gold dotiert ist, daß das Produkt aus den Stromverstärkungsfaktoren ß\ und ßi der parasitären Lateral- und Vertikaltransistoren (TrI, Tr 2) kleiner als 1 ist.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Basisbereich des ersten und der des zweiten parasitären Transistors (Tr 1, Tr2) mit einer solchen Breite ausgebildet sind, daß das Produkt aus Jen Stromverstärkungsfaktoren ß\ und j32 beider Transistoren kleiner ist als 1.
DE2632448A 1975-07-18 1976-07-19 CMOS-Vorrichtung Withdrawn DE2632448B2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP50087395A JPS6031108B2 (ja) 1975-07-18 1975-07-18 半導体装置の製造方法
JP50088065A JPS6048912B2 (ja) 1975-07-18 1975-07-18 半導体装置製造方法
JP50088064A JPS5211874A (en) 1975-07-18 1975-07-18 Semiconductor device
JP50088066A JPS5211876A (en) 1975-07-18 1975-07-18 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2632448A1 DE2632448A1 (de) 1977-01-20
DE2632448B2 true DE2632448B2 (de) 1981-04-16

Family

ID=27467378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2632448A Withdrawn DE2632448B2 (de) 1975-07-18 1976-07-19 CMOS-Vorrichtung

Country Status (6)

Country Link
US (1) US4302875A (de)
CH (1) CH613071A5 (de)
DE (1) DE2632448B2 (de)
FR (1) FR2318500A1 (de)
GB (1) GB1559583A (de)
MY (1) MY8100313A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591162A (en) * 1978-12-27 1980-07-10 Fujitsu Ltd Semiconductor device
EP0077862B1 (de) * 1981-10-28 1986-02-26 International Business Machines Corporation Verfahren zur Bestimmung des Zuverlässigkeitsverhaltens von bipolaren Halbleiterelementen
GB2128021A (en) * 1982-09-13 1984-04-18 Standard Microsyst Smc CMOS structure including deep region and process for fabrication
US4527325A (en) * 1983-12-23 1985-07-09 International Business Machines Corporation Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
US4728998A (en) * 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
US4603471A (en) * 1984-09-06 1986-08-05 Fairchild Semiconductor Corporation Method for making a CMOS circuit having a reduced tendency to latch by controlling the band-gap of source and drain regions
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
JPH08181598A (ja) * 1994-12-27 1996-07-12 Oki Electric Ind Co Ltd 半導体装置
JPH09199607A (ja) * 1996-01-18 1997-07-31 Nec Corp Ｃｍｏｓ半導体装置
DE10001871A1 (de) * 2000-01-18 2001-08-02 Infineon Technologies Ag Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement
US7132696B2 (en) * 2002-08-28 2006-11-07 Micron Technology, Inc. Intermeshed guard bands for multiple voltage supply structures on an integrated circuit, and methods of making same
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615873A (en) * 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
FR2139667A1 (en) * 1971-05-28 1973-01-12 Radiotechnique Compelec Diffused base transistor - with a source of recombination centres
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3955210A (en) * 1974-12-30 1976-05-04 International Business Machines Corporation Elimination of SCR structure
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
US4203126A (en) * 1975-11-13 1980-05-13 Siliconix, Inc. CMOS structure and method utilizing retarded electric field for minimum latch-up

Also Published As

Publication number Publication date
MY8100313A (en) 1981-12-31
FR2318500A1 (fr) 1977-02-11
FR2318500B1 (de) 1979-08-17
CH613071A5 (de) 1979-08-31
GB1559583A (en) 1980-01-23
DE2632448A1 (de) 1977-01-20
US4302875A (en) 1981-12-01

Similar Documents

Publication Publication Date Title
DE69025990T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2634500A1 (de) Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung
DE2347424A1 (de) Verfahren zur herstellung von halbleitereinrichtungen
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
EP0927432A1 (de) Durch feldeffekt steuerbarer bipolartransistor und verfahren zu seiner herstellung
DE2632448B2 (de) CMOS-Vorrichtung
DE3856174T2 (de) Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.
DE3842468A1 (de) Halbleitervorrichtung
DE19947020B4 (de) Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE3027599C2 (de)
DE19630341A1 (de) Halbleitereinrichtung
DE10111200B4 (de) Integrierte Halbleiterschaltung
DE1228343B (de) Steuerbare Halbleiterdiode mit stellenweise negativer Strom-Spannungs-Kennlinie
DE2927003C2 (de) Siliziumwiderstandselement aus einem plättchenförmigen Halbleiterkörper und Verfahren zu seiner Herstellung
EP0135733A2 (de) Gleichrichterdiode für hohe Sperrspannung
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE3408285C2 (de)
DE1813130B2 (de) Verfahren zur Herstellung einer Zenerdiode
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE2632420C2 (de) Halbleitervorrichtung
DE2012945C3 (de) Halbleiterbauelement
EP0179099B1 (de) Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung
DE1207010B (de) Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8228 New agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8239 Disposal/non-payment of the annual fee