DE2159530B2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE2159530B2
DE2159530B2 DE2159530A DE2159530A DE2159530B2 DE 2159530 B2 DE2159530 B2 DE 2159530B2 DE 2159530 A DE2159530 A DE 2159530A DE 2159530 A DE2159530 A DE 2159530A DE 2159530 B2 DE2159530 B2 DE 2159530B2
Authority
DE
Germany
Prior art keywords
conductor
grid
connecting strip
ladder
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2159530A
Other languages
English (en)
Other versions
DE2159530A1 (de
DE2159530C3 (de
Inventor
Djuurd Anne Geertruid Kamerbeek
Johannes Theodorus Van De Water
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2159530A1 publication Critical patent/DE2159530A1/de
Publication of DE2159530B2 publication Critical patent/DE2159530B2/de
Application granted granted Critical
Publication of DE2159530C3 publication Critical patent/DE2159530C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung bezieht sieh auf ein Verfahren zum Herstellen einer Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Ein Verfahren dieser Art ist aus der FR-PS m.VMy bekannt.
Beim Herstellen von Halbleiteranordnungen mit einer Kunststoffhülle und einem Halbleiterkörper, wie einer integrierten Schaltung, wird das Leitergitter meistens aus einem Metallstreifen geätzt. Diese Herstellungsteehnik ermöglicht eine verhältnismäßig große Feinheit des Leitermusters. Die Leiterbreite und der Abstand zwischen den Leitern liegt dabei in der Größenordnung der Materialstärke, beispielsweise in der Größenordnung von einigen hundert μηι. Der Nachteil des Atzverfahreiis ist, daß die Herstellungskosten verhältnismäßig hoch sind.
nine wesentlich billigere Herstellungstechnik für die Leitergitter ist das Stanzen aus einem Metallstreifen. Bei einem feinen Leiternuister ist die Stanztechnik für Massenfertigung jedoch nicht anwendbar, und /war wegen des starken Verschleißes des äußerst kleinen Stanzwerkzeugs.
Die Anforderungen an ein l.eitergitter sind ti. a.: a) I ün möglichst kurzer Abstand zwischen den 1 .eiterenden und dem Halbleiterkörper. Damit ist ein möglichst kurzer Verbindungsdraht zwischen den Leiterenden und den Kontaktsieller auf dem Halbleiterkörper erreichbar. Dies hält den Preis der goldenen Verbindungsdrähte niedrig, es vereinfacht die Herstellung der Halbleiteranordnung und vermeidet die Gefahr eines Kurzschlusses der Drähte untereinander beim Anbringen der Kunststoffhülle.
b) Ein verbreitertes Leiterende. Die verbreiterten Leiterenden bilden eine Verankerung im Kunststoff, wodurch eine Verschiebung der Leiterenden gegeneinander bei thermischer Belastung der Halbleiteranordnung vermieden wird. Dieses Verschieben kann infolge der unterschiedlichen Ausdehnungskoeffizienten der Leiter und des Kunststoffes der Hülle auftreten und kann ein Losreißen der Drahtverbindung an den Leiterenden verursachen. Andererseits ist ein verbrei-
* tertes Leiterende zum Befestigen der Drähte auf diesen Enden günstig.
c) Ein verhältnismäßig großer Abstand zwischen den Leitern. Dabei läßt sich ein billiges Gitter erhalten, da die Herstellung einfach ist. Das Stanzen in Massenfertigung ist dabei beispielsweise durchaus durchführbar.
Bisher hat es sich als unmöglich erwiesen, allen obenstehenden Anforderungen zu entsprechen. Anforderung a) läßt sich nur bei einer großen Feinheit des Leitergitters erfüllen. Die Anforderungen b) und c) sind bei einem feinen Gitter jedoch nicht erfüllbar.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren gemäß dem Oberbegriff des Anspruchs 1 so auszugestalten, daß die Herstellung verhältnismäßig billig ist, kurze Verbindungsdrähte verwendbar sind, ein stark verbreitertes Leiterende erhalten werden kann und der Abstand zwischen den Leitern dennoch vcrhaltnismäßg groß ist.
Diese Aufgabe wird erfindungsgemäß durch das im Anspruch 1 gekennzeichnete Verfahren gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Das Verfahren nach der Erfindung führt zu einer Halbleiteranordnung, die durch das Herstellungsverfahren des Gitters große Vorteile bietet. Die voneinander losgeschnittenen Teile des Verbindungsstreifens bilden stark verbreiterte Enden der Leiter. Diese verbreiterten Enden sorgen für eine sehr gute VerankerungderLeiterendenim Kunststoff der Hülle. Weiter ist die Befestigung der Drähte an diesen breiten Leiterenden einfach. Obschou die Leiterenden breit sind, gibt es dennoch einen verhältnismäßig großen Abstand zwischen den Leitern. Dies ermöglicht eine Herstellung durch ein Stanzverfahren in Massenfertigung, da das Stanzwerkzeug ausreichend groß bemessen sein kann, so daß ein starker Verschleiß vermieden wird. Auch können die Leiter alle bis nahe an den Träger reichen, da die verbreiterte Form der freien linden der Leiter durch das Durchschneiden erhallen wird. Das Durchschneiden soll in diesem Zusammenhang nicht zu eng aufgefaßt werden, es kann beispielsweise Schneiden aber auch Trennen in einer anderen Art und Weise, beispielsweise mit Hilfe eines Laserstrahls sein. Zur elektrischen Isolierung der Leiterenden können die nebeneinanderliegcnden verbreiterten Leiterenden auf einen unterschiedlichen Pegel gebracht werden. Dies kann beispielsweise dadurch erfolgen, daß einer von zwei nebeneinanderliegcnden
Leitern aus der Ebene des Gitters abgewinkelt wird. Auch ist es beispielsweise möglich, die Leiter derart gegenüber einander zu tordieren, daß nebeneinanderliegende Schnittflächen auf einem unterschiedlichen Pegel liegen. Es ist weiter möglich, für den Schnitt eine geringe, für elektrische Isolierung jedoch ausreichende Breite zu wählen. Dies könnte beispielsweise mit Hilfe eines Laserstrahles erfolgen. Vor sowie nach der Befestigung des Halbleiterkörpers auf dem Träger und bevor sowie nachdem die Verbindungsdrähte des Halbleiterkörpers zu den Leiterenden angeordnet sind, können die verbreiterten Leiterenden auf einen unterschiedlichen Pegel gebracht werden.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 eine Ausführungsform eines Leitergitters, Fig. 2 einen Schnitt gemäß der Linie H-II in Fig. 1,
Fig. 3 eine Seitenansicht eines aus Jem Leitergitter abgewickelten Leiters,
Fig. 4 eine Ansicht von drei nebeneinanderliegenden Leiterenden, wobei die Leiter in derselben Richtung tordiert sind,
Fig. 5 eine weitere Ausführungsform eines Gitters,
Fig. 6 eine schaubildliche Ansicht einer Halbleiteranordnung nach der Erfindung,
Fig. 7 ein Leitergitter mit einem gesondert gebildeten Träger.
Fig. 1 zeigt ein Leitergitter für eine integrierte Schaltung, das aus einem Streifen Metall, beispielsweise einer Eisen-Nickel-Kobaltlegierung gebildet ist. Das Leitergitter enthält einen Träger 1, auf dem ein Halbleiterkörper befestigt werden kann. Der Träger wird mit Hilfe von Bändern 2 von einem Unterstützungselement 3 festgehalten, das in diesem Ausführungsbeispiel die Form eines die Leiter umgebenden Rahmens hat. Die Leiter 4 bis 7 sind mit einem Ende mit dem Rahmen 3 verbunden. Die zum Träger 1 gerichteten Enden der Leiter sind alle mittels eines rahmenförmig ausgebildeten Verbindungsstreifens 8 miteinander verbunden. Die Größe der später anzubringenden Kunststoffhülle ist gestrichelt angegeben.
Ein derartiges Gitter kann durch Stanzen sowie durch Ätzen hergestellt werden. Das Stanzen kann jedoch bei Massenherstellung erhebliche Preisvorteile bieten. Beim Stanzen des Gitters müssen jedoch die Stempel eine ausreichende Stärke aufweisen, damit ein schnelle- Verschleiß vermieden wird. Die Stempel dürfen bei Massenherstellung des Gitters daher nicht allzu klein ausgebildet sein, Mindestabmessungen anderthalbmal der Streifendicke muß versucht werden beizubehalten. Bei bekannten Leitergittern ist es dann jedoch unmöglich, die zum Träger gerichteten Leiterenden, die eine sehr leine Form haben i.ud sehr nahe beieinander liegen, auch noch mit einer Verbreiterung /u versehen, und die Leiter außerdem dem Träger dicht annähern zu lassen. Die Verbreiterung ist dazu erforderlich, die freien Hnden der 1 eiter fest in der noch anzubringenden Kimststoffhüllc zu verankern. Eine mechanische Verankerung der Leiter in dem Kunststoff läßt sich verschiedenartig realisieren. Die Verankerung der Leiterenden und dann insbesondere derjenigen Lcitcrcni!cn,diu über eine verhältnismäßig große Länge in der Kunststoffhülle liegen, hat jedoch einen sehr wesentlichen weiteren Zweck. Hei thermischer Belastung der Halbleiteranordnung werden sich die Leiterenden dann nämlich nicht gegenüber dem Kunststoff bewegen können, trotz der unterschiedlichen Ausdehnungskoeffizienten. Auf diese Weise wird vermieden, daß bei thermischer Belastung Drähte, welche die Leiterenden mit Kontaktstellen auf dem Halbleiterkörper verbinden, von den Leitersnden losgerissen werden. Durch die Verbreiterung wird zugleich eine große Befestigungsfläche für die Drähte erhalten, so daß das Anbringen der Drähte vereinfacht wird. Die Leiterenden müssen nahe beim Träger liegen, damit kurze Drähte verwendbar sind.
Beim dargestellten Gitter werden die nahe beim Träger liegenden Verbreiterungen der Leiter auf interessante Weise gebildet. Die gewünschte Form und Größe wird dadurch erhalten, daß der Verbindungsstreifen 8 an den Stellen A-A durchgeschnitten wird, beispielsweise mit Hilfe eines Schnittwerkzeugs. Die Leiterenden befinden sich dann nahe beim Träger und haben zugleich eine Verbreiterung maximaler Größe. Auf diese Weise kann eine sehr günstige Verankerung in der Kunststoffhülle erreicht werden, während eine große Befestigungsfläche für die Drähte vorhanden ist. Damit die Leiter mit absoluter Gewißheit gegeneinander isoliert werden, werden nun beispielsweise die freien Enden der Leiter 5 und 7 gegenüber der Ebene des Gitters über einen geringen Abstand nach oben bzw. nach unten abgewinkelt. Die Isolierung gegenüber dem Rahmen 3 erfolgt auf übliche Weise, und zwar dadurch, daß nach der ganzen Herstellung der Halbleiteranordnung die Leiter in der Nähe des Rahmens losgeschnitten werden. Auf billige und einfache Weise wird so ein Leitergitter erhalten, das allen zu stellenden Anforderungen entspricht.
Es ist selbstverständlich auch möglich, die Enden der Leiter 4 und 6 auf ein anderes Niveau zu bringen, als die Ebene des Leitergitters oder beispielsweise die Leiterenden wechselweise in einer anderen Richtung abzuwinkein. Wenn die Leiter 4 und 6 beispielsweise nach oben abgewinkelt werden, muß auch noch der Teil des Verbindungsstreifens auf den Bändern 2 gegen die Leiter 7 isoliert werden. Dies bereitet in der Praxis jedoch keine Schwierigkeiten. Es ist nämlich üblich zur Vereinfachung der Befestigung der Drähte an den Kontaktstellen des Halbleiterkörpers und an den Leitern den Träger etwas unter die Ebene des Leitergitters zu bringen, so daß die obere Räche des auf dem Träger zu befestigenden Halbleiterkörpers niedriger liegt als die Ebene des Leitergitters. Dieses Versenken kann beispielsweise über die Linien B-B erfolgen, wobei die Händer 2 dann automatisch gegen die Leiter 7 isoliert sind. Fig. 2 zeigt ein Beispiel diescr Ausführungsform, wobei ein Schnitt gemäß der Linie H-II aus Fig. 1 dargestellt wird. Die Leiter können auch auf eine andere Art und Weise abgewinkelt werden, wie dies vom Leiter 6 in !Mg. 3 dargestellt wird.
Die Leiter können auch auf eine andere Art und Weise gegeneinander isoliert werden. So können beispielsweise zwei nebeneinandeiliegende Leiter in derselben Richtung verschränkt werden, wobei von den aufeinander gerichteten Schnittflächen der Verbreiterungen jeweils eine nach unten und eine nach oben dreht. Fig. 4 zeigt eine andere Ansicht dreier nebeneinanderliegender Leiterenden, deren Leiter verschränkt sind. Die Drähte zwischen dem Halbleiter-Körper und den Leitern können sowohl bevor als auch nachdem die Verbreiterungen auf ein anderes Niveau gebracht worden sind, befestigt werden. Es ist einfacher, die Drähte vorher zu befestigen. Die Isolierung kann weiter mit Hilfe anderer Mittel erhalten werden.
So kann ein Streifen geringer Breite aus dem Verbindungsstreifen weggenommen werden, beispielsweise mit Hilfe eines Laserstrahls oder auf eine andere Art und Weise.
Der Verbindungsstreifen zwischen den Leitern braucht nicht als geschlossener Rahmen ausgebildet zu werden. Wesentlich ist, daß die Leiter bis dicht an den Träger reichen und daß wenigstens diejenigen Leiter, die mit einer großen Länge in den Kunststoff eingebettet sind, an ihrem freien Ende sehr gut verankert sind.
Ein Beispiel eines Leitergilters, bei dem der Verbindungsstreifen aus unterschiedlichen Teilen besteht, ist in Fig. 5 dargestellt. Der Träger 11 ist durch Bänder 12 mit einem Unterstützungselement 13 in Form eines Rahmens verbunden. Die Leiter 14 bis 17 sind mit einem Ende in den Rahmen 13 aufgenommen, ihr anderes Ende mündet in einen Verbindungsstreifen 18 bzw. 19. Der Verbindungsstreifen besteht hier also aus zwei Teilen. Die Stellen, wo der Verbindungsstreifen durchgeschnitten ist., sind wieder gestrichelt dargestellt. Die Isolierung der Verbreiterungen der Leiter gegeneinander läßt sich auf die obenstehend beschriebene Art und Weise durchführen. Wenn beispielsweise das Isolieren auf ähnliche Weise wie in Fig. 2 in bezug auf das Gitter aus dem ersten Ausführungsbeispiel dargestellt ist, durchgeführt wird, wird der Träger 11 dadurch versenkt, daß die Bänder 12 geknickt und die Verbreiterungen der Leiter 14 und 16 nach oben abgewinkelt werden.
In Fig. 6 ist eine Halbleiteranordnung dargestellt, in der das Gitter nach Fig. 1 verwendet worden ist Die Form der verbreiterten Leiterenden und die ArI und Weise der Isolierung gegeneinander ist deutlich dargestellt. Der auf dem Träger 1 angeordnete Halbleiterkörper 21 hat Kontaktstellen 22, die mittels Drähten 23 mit den Leiterenden elektrisch verbunder sind. Die Kunststoffhülle ist durch 24 angedeutet. Die aus der Hülle 24 herausragenden Leiteneile sind aul übliche Weise in zwei parallele Reihen abgewinkelt
Die dargestellten Gitter eignen sich für einen Halbleiterkörper, der eine integrierte Schaltung enthält Die Erfindung beschränkt sich nicht auf integrierte Schaltungen. Auch bei der Herstellung eines Transistors ist die Erfindung beispielsweise anwendbar.
Der Träger ist in den beschriebenen Figuren als integrierender Teil des Leitergitters dargestellt. Auch dies ist nicht notwendig. Fig. 7 zeigt einen Schnitt durch ein Leitergitter, wobei ein gesondert hergestellter Träger 31 mit Befestigungsstreifen 33 mit Bändern 32 verschweißt ist. Das Leitergitter 1 entspricht dabei, was den Aufbau anbelangt, dem Gitter nach Fig. 1. aber die Bänder 32 erstrecken sich nicht bis zum Verbindungsstreifen 38. Auf diese Weise ist in Fig. 7 noch ein Teil des Leiters 37 sichtbar. Ein derartiger Aufbau kann wesentliche Vorteile bieten. Nur der Trägei braucht nun aus der verhältnismäßig teuren Eisen-Nickel-Kobaltlegierung hergestellt zu werden. Das Leitergitter kann beispielsweise aus einer billigerer Eisen-Nickellegierung oder aus Kupfer bestehen Weiter kann nun das Leitergitter weniger stark vergoldet werden als der Träger, was kostensparend ist
Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein aus einem Metallstreifen gebildetes Leitergitter verwendet wird, dessen Leiter an einem Ende in ein Unterstützungselement aufgenommen sind und am anderen Ende mittels Drähten mit Kontaktflächen eines auf einem Träger befestigten Halbleiterkörpers verbunden werden, wonach eine Hülle aus Kunststoff angebracht wird, dadurch gekennzeichnet, daß bei der Bildung des Leitergitters die vom Unterstützungselement (3) abgewandten äußeren Enden wenigstens einer Anzahl von nebeneinanderliegenden Leitern (4 bis 7) mittels eines Verbindungsstreifens (8) miteinander verbunden bleiben, daß der Verbindungsstreifen zwischen nebeneinanderliegenden Leitern durchschnitten wird, wobei verbreiterte Leiterenden gebildet werden, und daß die nebeneinanderliegenden Teile des Verbindungsstreifens nach dem Durchschneiden dadurch elektrisch gegeneinander isoliert werden, daß wenigstens die Schnittflächen nebeneinanderliegender Teile des Verbindungsstreifens auf voneinander verschiedene Niveaus gebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ende jeweils eines, neben einem anderen Leiter liegenden Leiters aus der Ebene des Leitergitters abgewinkelt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Leitergitter so ausgebildet wird, daß der Verbindungsstreifen (8) einen geschlossenen Rahmen bildet.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Leitergitter so ausgebildet wird, daß der Verbindungsstreifen aus zwei Teilen (18, 19) zusammengesetzt ist.
DE2159530A 1970-12-17 1971-12-01 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2159530C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7018378A NL7018378A (de) 1970-12-17 1970-12-17

Publications (3)

Publication Number Publication Date
DE2159530A1 DE2159530A1 (de) 1972-07-13
DE2159530B2 true DE2159530B2 (de) 1980-05-29
DE2159530C3 DE2159530C3 (de) 1981-02-05

Family

ID=19811818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2159530A Expired DE2159530C3 (de) 1970-12-17 1971-12-01 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3842492A (de)
JP (1) JPS5135349B1 (de)
CA (1) CA933673A (de)
DE (1) DE2159530C3 (de)
FR (1) FR2118154B1 (de)
GB (1) GB1372216A (de)
IT (1) IT943262B (de)
NL (1) NL7018378A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3040676A1 (de) * 1980-10-29 1982-05-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum herstellen von halbleiteranordnugen
EP0074168A1 (de) * 1981-07-24 1983-03-16 Fujitsu Limited Vorrichtung und Verfahren zur Verpackung elektronischer Vorrichtungen

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2259133C3 (de) * 1972-12-02 1982-03-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Kontaktieren einer Halbleiteranordnung und Anwendung des Verfahrens
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
FR2498377A1 (fr) * 1981-01-16 1982-07-23 Thomson Csf Mat Tel Procede de fabrication de dispositifs semiconducteurs sur bande metallique
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
DE3378092D1 (en) * 1982-03-08 1988-10-27 Motorola Inc Integrated circuit lead frame
JPS58154241A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置及びその製法
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
US4603927A (en) * 1984-07-12 1986-08-05 Rogers Corporation Surface mounted bussing device
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
DE3430849A1 (de) * 1984-08-22 1986-03-06 Gerd 7742 St Georgen Kammerer Verfahren zur raeumlichen ausweitung der elektrischen verbindung zwischen den anschlusskontakten hochintegrierter elektronischer bauelemente und den kontaktstellen einer elektrischen anschlussvorrichtung auf einem bauelementetraeger
JPS61192542A (ja) * 1985-02-21 1986-08-27 Nifco Inc 溶着方法
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
EP0242962A1 (de) * 1986-04-25 1987-10-28 Inmos Corporation Leiterrahmen für Halbleiter mit asymmetrisch gelegener Insel
US5466967A (en) * 1988-10-10 1995-11-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
TW467401U (en) * 1997-03-21 2001-12-01 Rohm Co Ltd Lead frame and the semiconductor device utilizing the lead frame
JP6437406B2 (ja) * 2015-09-15 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法、半導体装置、およびリードフレーム
JP2017168703A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3262022A (en) * 1964-02-13 1966-07-19 Gen Micro Electronics Inc Packaged electronic device
US3391426A (en) * 1965-10-22 1968-07-09 Motorola Inc Molding apparatus
US3482419A (en) * 1966-01-03 1969-12-09 Texas Instruments Inc Process for fabricating hermetic glass seals
GB1173506A (en) * 1966-03-16 1969-12-10 Motorola Inc Metallic Frame Member for Fabrication of Semiconductor Devices.
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
DE1564867C3 (de) * 1966-06-30 1975-04-10 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Kontaktieren von Dioden, Planartransistoren und integrierten Schaltungen
FR1504726A (fr) * 1966-10-25 1967-12-08 Radiotechnique Coprim Rtc Perfectionnements aux procédés de fabrication de boîtiers pour dispositifs semiconducteurs
US3702954A (en) * 1967-07-21 1972-11-14 Siemens Ag Semiconductor component and method of its production
US3689336A (en) * 1971-01-04 1972-09-05 Sylvania Electric Prod Fabrication of packages for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3040676A1 (de) * 1980-10-29 1982-05-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum herstellen von halbleiteranordnugen
EP0074168A1 (de) * 1981-07-24 1983-03-16 Fujitsu Limited Vorrichtung und Verfahren zur Verpackung elektronischer Vorrichtungen

Also Published As

Publication number Publication date
NL7018378A (de) 1972-06-20
FR2118154A1 (de) 1972-07-28
FR2118154B1 (de) 1976-06-04
CA933673A (en) 1973-09-11
DE2159530A1 (de) 1972-07-13
US3842492A (en) 1974-10-22
JPS5135349B1 (de) 1976-10-01
IT943262B (it) 1973-04-02
GB1372216A (en) 1974-10-30
DE2159530C3 (de) 1981-02-05

Similar Documents

Publication Publication Date Title
DE2159530C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2603383C2 (de)
EP0236260B1 (de) Bauelement für Baumodelle, insbesondere Bauspielzeuge
DE2001142C2 (de) Verbindungsstruktur zum elektrischen Verbinden von Leiterendenpaaren
DE2519437A1 (de) Verfahren und vorrichtung zum anschluss von flachleiterkabeln
DE2819327A1 (de) Halbleiterbaueinheit
DE2920028A1 (de) Elektrischer kontakt fuer einen schalter sowie verfahren zur herstellung eines solchen kontaktes
DE69923427T2 (de) Ic karte, ic karten antenne und antennengestell
DE2717254C3 (de) Elektrische Gewebe-Schaltungsmatrix
DE2601845A1 (de) Kollektor und verfahren zu seiner herstellung
DE2114023A1 (de) Matrixanordnung mit elektrischen Bauelementen und Verfahren zur Herstellung solcher Anordnungen
DE2303537A1 (de) Anschlusschiene und verfahren zu ihrer herstellung
DE8309514U1 (de) Elektrische Verbindungsvorrichtung
EP0995135A2 (de) Transponderanordnung und verfahren zu deren herstellung
DE10057412A1 (de) Halbleitergeräteeinkapselungsanordnung und Verfahren zu deren Hertellung
DE1614134B2 (de) Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3539894A1 (de) Verkleidung fuer bauwerke
AT386699B (de) Kontaktstift
AT365376B (de) Loetfreier elektrischer kontakt und verfahren zu seiner herstellung
EP0186923A1 (de) Trockener Elektrolytkondensator
DE2331760C3 (de) Verwendung eines durch Fließpressen hergestellten doppelt-hiilsenförmigen Körpers als Klemmkörper für elektrische Verbindungsklemmen
DE2747974C3 (de) Schutzrohrankerkontaktrelais
DE2842172C3 (de) Schaltafel
DE1515382C (de) Verfahren zur Herstellung elektrischer Bauelemente
WO1996030918A1 (de) Kontakteinheit, insbesondere für elektrische schalter

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee