DE3040676A1 - Verfahren zum herstellen von halbleiteranordnugen - Google Patents
Verfahren zum herstellen von halbleiteranordnugenInfo
- Publication number
- DE3040676A1 DE3040676A1 DE19803040676 DE3040676A DE3040676A1 DE 3040676 A1 DE3040676 A1 DE 3040676A1 DE 19803040676 DE19803040676 DE 19803040676 DE 3040676 A DE3040676 A DE 3040676A DE 3040676 A1 DE3040676 A1 DE 3040676A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- coated
- strip
- lead frame
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 238000010924 continuous production Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 abstract 1
- 229920000642 polymer Polymers 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000834 fixative Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
Description
-
- Verfahren zum Herstellen von Halbleiteranordnungerl
- Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiteranordnungen, bei dem ein aus einem Metallstreifen gebildetes Leitergitter verwendet wird, von dem jeder Abschnitt eine Trägerfläche für einen Halbleiterkörper, -mehrere nebeneinanderliegende Leiter, sowie die Leiter miteinander verbindende Verbindungsteile, die später entfernt werden, umfaßt, bei dem Kontaktflächen des Halbleiterkörpers mit den Leitern verbunden werden und anschließend der Halbleiterkörper und Teile der Leiter mit einer Umhüllung aus Kunststoff umpreßt werden.
- Ein Verfahren dieser Art ist aus der DE-PS 21 59 530 bekannt.
- Bei einem solchen Verfahren war es bisher üblich, das Überziehen der Leiter, die die Anschlußbeine der fertigen Halbleiteranordnung bilden,.mit einer das Kontaktieren, insbesondere Löten, erleichternden Metallschicht, vorzugsweise Zinn, als einen der letzten Verfahrensschritte vorzunehmen, nachdem der montierte und kontaktierte Halbleiterkörper mit der Umhüllung aus Kunststoff versehen worden ist. Das Metallisieren kann dabei galvanisch oder durch Eintauchen in eine Schmelze erfolgen.
- Ein solches Verfahren ist zunächsteinmal aufwendig, da. die einzelnen Halbleiteranordnungen bereits als Einzelbau<#1emente vorliegen oder nur noch zu wenigen zu einem Streifen veo den sind.
- Weiter besteht die große Gefahr, daß die zum Metallisieren (Verzinnen) erforderlichen Beizmittel und Elektrolyten in die Umhüllung eindringen und nachteilige Einflüsse auf die Halbleiteranordnung ausüben.
- Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so auszugestalten, daß der für das Metallisieren erforderliche Aufwand verringert wird und daß die während des Metallisierens auftretenden Umweltbedingungen keinen nachteiligen Einfluß mehr auf die Halbleiteranordnung ausüben können.
- Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Leitergitter mit Ausnahme mindestens der Trägerflächen für den 1ialbleiterkörper und der für die Verbindung mit dem Halbleiterkörper vorgesehenen Kontaktflächen vor dem Anbringen und Kontaktieren der Halbleiterkörper mit einer Metallschicht überzogen wird.
- Ein solches Verfahren hat den großen Vorteil, daß, da das Metallisieren vor dem Anbringen der Halbleiterkörper geschieht, alle nachteiligen Einflüsse des Metallisierens auf den Halbleiterkörper und damit die elektrischen Eigenschaften der Halbleiteranordnung vermieden werden.
- Zudem ist es leicht möglich, daß aus einem Metallstreifen gebildete Leitergitter in einem kontinuierlich arbeitenden Verfahren (Bandvcrfahren) zu metallisieren, wobei die nicht zu metallisierenden Flächen durch Masken gegenüber dem Verzinnungsbad abgedeckt werden.
- Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Werden gemäß der Ausgestaltung nach Anspruch 4 die nebeneinanderliegenden Leiter miteinander verbindenden Verbindungsteile (die später entfernt werden) beim Metailisieren, z.B. Verzinnen, nicht abgedeckt, d.h. mitverzinnt, so hat dies den großen Vorteil, daß das Zinn auf den Leitern und den Verbindungsteilen beim Umhüllen mit Kunststoff als Dichtmittel zwischen den beiden Teilen der Preßform wirkt und dadurch verhindert wird, daß Kunststoff aus der Form nach außen austritt und sich als dünne Schicht (flash) auf die Leiter legt, die anschließend mit großem Aufwand (so z.B. chemisches Einweichen, Bürsten oder Sandstrahlen) wieder entfernt werden muß.
- Das Verfahren nach der Erfindung wird im folgenden an einem Ausfiihrungsbeispiel näher erläutert.
- Die einzige Figur zeigt einen Teil eines aus einem Metallstreifen gebildeten Leitergitters, von dem Teile vor dem Anbringen und Kontaktieren der Halbleiterkörper verzinnt werden.
- Jeder Abschnitt ja, Ib, Ic usw. des Leitergitter.s 1 umfaßt eine Trägerfläche 2, auf der der hier nicht dargestellte Halbleiterkörper befestigt wird, sowie mehrere, hier in zwei Gruppen nebeneinanderliegende Leiter 3, die schließlich die Anschlußbeine des fertigen Bauelementes bilden und die jeweils an ihren inneren Enden 7 mit Kontaktflächen auf dem Halbleiterkörper verbunden werden. Dics geschieht üblicherweise durch dünne Verbindungsdrähte, die z.B. durch Thermokompression mit den Leitern und dem ilalbleiterkörper verbunden werden.
- In dem Leitergitter 1 sind die Leiter 3 durch Verbindungsteile 4, 5 und 6 miteinander verbunden, die, wenn der Halbleiterkörper montiert und mit einer Umhüllung aus Kunststoff umpreßt ist, z.B. mit einem geeigneten Stanzwerkzeug, entfernt werden.
- Die Lage der Umhüllung ist in dem Abschnitt lb des Leitergitters mit ll bezeichnet.
- Im Abschnitt lc des Leitergitters sind die im Abschnitt la ausführlich dargestellten Einzelheiten der Einfachheit der Darstellung halber fortgelassen.
- Um nun die eingangs dargelegten Schwierigkeiten zu vermeiden, d.h. insbesondere den nachteiligen Einfluß der Verzinnung auf den bereits angebrachten und umhüllten Halbleiterkörper und das Austreten von Kunststoff aus der Form nach außen, wird das Leitergitter 1 bereits vor dem Anbringen und Kontaktieren der Halbleiterkörper und damit auch vor dem Umhüllen verzinnt. Das Verzinnen erfolgt jedoch nur auf den Teilen des Leitergitters, die eine Verzinnung aufweisen müssen, d.h., die aus dem Umhüllungsteil des fertigen Bauelements herausragenden ~reiB der Leiter 3 und vorzugsweise auch der Verbindtngsteile 5, die nebeneinanderliegende Leiter 3 miteinanderrverbinden, so daß die Form beim Umpressen des Halbleiterkörpers mit Kunststoff besser abgedichtet wird.
- Das Verzinnen der Leitergitter geschieht vorzugsweise in einem kontinuierlichen Verfahren, d.h. einem Verfahren, bei dem das Leitergitter kontinuierlich durch ein Verzinnungsbad hindurchgeführt wird, wobei jedoch die nicht zu verzinnenden Teile des Leitergitters durch Masken abgedeckt werden, die vorzugsweise auf die entsprechenden Teile des Leitergitters aufgepreßt werden.
- Die maskierten, d.h. nichtverzinnten Teile des Leitergitters sind die Trägerflächen für den Halbleiterkörper und die für die Verbindung mit dem Halbleiterkörper vorgesehenen Kontaktflächen 7 an den inneren Enden der Leiter 3, da Zinn auf diesen Flächen ein sicheres Befestigen und Kontnktieren des Halbleiterkörpers unmöglich machen würde.
- Zweckmäßigerweise wird während des Verzinnens das Leitergitter so maskiert, daß jeweils ein die ge nannten Flächen umfassender, senkrecht zur Laufrichtung des Leitergitters verlaufender Streifen konstanter Breite abgedeckt wird.
- In der Figur liegt dieser Streifen zwischen den gestrichelten Linien 8 und 9 und ist mit 10 bezeichnet.
- Leerseite
Claims (5)
- pATENTANSP#ÜCHE: Verfahren zum Herste.llen von Halbl(' i. teranordnungen, bei dem ein aus einem Metallstreifen gebildetes Leitergitter verwendet wird, von dem jeder Abschnitt eine Trägerfläche für einen Halbleiterkörper, mehrere nebeneinanderliegende Leiter, sowie die Leiter miteinander verbindeilde Verbindungsteile, die später entfernt werden., umfaßt, bei dem Kontaktflächen des Halbleiterkörpers mit den Leitern verbunden werden und anschließend der Halbleiterkörper und Teile der Leiter mit einer Umhüllung aus Kunststoff umpreßt werden, dadurcli gekennzeichnet, daß das Leiter gitter (1) mit Ausnahme mindestens der Trägerflächen (2) für den Halbleiterkörper und der für die Verbindung mit dem Halbleiterkörper vorgesehenen Kontaktflächen (7) vor dem Anbringen und Kontaktieren der Halbleiterkörper mit einer Metallschicht überzogen wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Leitergitter (1) mit Ausnahme der später von der Umhüllung (11) umschlossenen Flächen mit der Metallschicht überzogen wird.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Leitergitter (1) mit einem kontinuierlich arbeiten-.den Verfahren (Bandverfahren) mit einer Metallschicht iiberzogen wird, wobei die nicht zu verzinnenden Flächen durch Masken gegenüber dem Verzinnungsbad abgedeckt werden.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Masken von jedem Abschnitt (la, lb, .0.) des Leitergitters (1) einen senkrecht oder parallel zur Laufrichtung des Leitergitters verlaufenden Streifen (10) konstanter Breite, der die Trägerfläche (2) und die Kontaktflächen(7) überdeckt, abdecken.
- 5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß nebeneinanderliegende Leiter (3) miteinander verbindende Verbindungsteile (5) beim Überziehen mit einer Metallschicht nicht abgedeckt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803040676 DE3040676A1 (de) | 1980-10-29 | 1980-10-29 | Verfahren zum herstellen von halbleiteranordnugen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803040676 DE3040676A1 (de) | 1980-10-29 | 1980-10-29 | Verfahren zum herstellen von halbleiteranordnugen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3040676A1 true DE3040676A1 (de) | 1982-05-27 |
DE3040676C2 DE3040676C2 (de) | 1989-07-06 |
Family
ID=6115422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803040676 Granted DE3040676A1 (de) | 1980-10-29 | 1980-10-29 | Verfahren zum herstellen von halbleiteranordnugen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3040676A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3338347A1 (de) * | 1983-10-21 | 1985-05-02 | Siemens AG, 1000 Berlin und 8000 München | Feuerverzinnen von anschlussbeinchen elektronischer bauelemente, die sich im verband eines traegerbandes befinden |
DE3613594A1 (de) * | 1985-05-08 | 1986-11-13 | Tamagawa Kikai Kinzoku K.K., Tokio/Tokyo | Kupferlegierungs-leitermaterial fuer anschluesse von halbleitervorrichtungen |
DE3616715A1 (de) * | 1985-06-03 | 1986-12-04 | National Semiconductor Corp.(n.d.Ges.d.Staates Delaware), Santa Clara, Calif. | Verfahren zum plattieren oder beschichten metallener leiter an einem kunststoffgekapselten halbleiterpaket mit loetmetall |
US5075258A (en) * | 1990-07-31 | 1991-12-24 | Motorola, Inc. | Method for plating tab leads in an assembled semiconductor package |
EP0751555A2 (de) * | 1995-06-26 | 1997-01-02 | Motorola, Inc. | Verfahren zum Herstellen von Halbleiteranordnungen mit elektroplattierten Leitern |
DE19921867A1 (de) * | 1999-05-11 | 2000-11-30 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterelements mit mindestens einem verkapselten Chip auf einem Substrat |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2406086A1 (de) * | 1973-02-16 | 1974-09-05 | Matsushita Electronics Corp | Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung |
US4141029A (en) * | 1977-12-30 | 1979-02-20 | Texas Instruments Incorporated | Integrated circuit device |
DE1614134B2 (de) * | 1966-03-16 | 1980-02-21 | Motorola, Inc., Schaumburg, Ill. (V.St.A.) | Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE2159530B2 (de) * | 1970-12-17 | 1980-05-29 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren zum Herstellen einer Halbleiteranordnung |
-
1980
- 1980-10-29 DE DE19803040676 patent/DE3040676A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1614134B2 (de) * | 1966-03-16 | 1980-02-21 | Motorola, Inc., Schaumburg, Ill. (V.St.A.) | Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE2159530B2 (de) * | 1970-12-17 | 1980-05-29 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren zum Herstellen einer Halbleiteranordnung |
DE2406086A1 (de) * | 1973-02-16 | 1974-09-05 | Matsushita Electronics Corp | Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung |
US4141029A (en) * | 1977-12-30 | 1979-02-20 | Texas Instruments Incorporated | Integrated circuit device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3338347A1 (de) * | 1983-10-21 | 1985-05-02 | Siemens AG, 1000 Berlin und 8000 München | Feuerverzinnen von anschlussbeinchen elektronischer bauelemente, die sich im verband eines traegerbandes befinden |
DE3613594A1 (de) * | 1985-05-08 | 1986-11-13 | Tamagawa Kikai Kinzoku K.K., Tokio/Tokyo | Kupferlegierungs-leitermaterial fuer anschluesse von halbleitervorrichtungen |
DE3616715A1 (de) * | 1985-06-03 | 1986-12-04 | National Semiconductor Corp.(n.d.Ges.d.Staates Delaware), Santa Clara, Calif. | Verfahren zum plattieren oder beschichten metallener leiter an einem kunststoffgekapselten halbleiterpaket mit loetmetall |
US5075258A (en) * | 1990-07-31 | 1991-12-24 | Motorola, Inc. | Method for plating tab leads in an assembled semiconductor package |
EP0751555A2 (de) * | 1995-06-26 | 1997-01-02 | Motorola, Inc. | Verfahren zum Herstellen von Halbleiteranordnungen mit elektroplattierten Leitern |
DE19921867A1 (de) * | 1999-05-11 | 2000-11-30 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterelements mit mindestens einem verkapselten Chip auf einem Substrat |
DE19921867C2 (de) * | 1999-05-11 | 2001-08-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat |
US6930042B1 (en) | 1999-05-11 | 2005-08-16 | Infineon Technologies Ag | Method for producing a semiconductor component with at least one encapsulated chip on a substrate |
Also Published As
Publication number | Publication date |
---|---|
DE3040676C2 (de) | 1989-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2734439C2 (de) | ||
DE2858750C2 (de) | ||
DE3303926C2 (de) | ||
DE3814469C2 (de) | ||
DE3913221A1 (de) | Halbleiteranordnung | |
DE3727014A1 (de) | Hochspannungskondensator | |
DE102016112289B4 (de) | Leiterrahmen und Verfahren zur Herstellung desselben | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE3149641A1 (de) | "eleketrische schaltungsplatte und verfahren zu ihrer herstellung" | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE3839891C2 (de) | Verfahren zum Herstellen von Lötschichten auf elektronischen Chip-Bauteilen | |
DE1956501C3 (de) | Integrierte Schaltungsanordnung | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE2315711A1 (de) | Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens | |
DE3040676A1 (de) | Verfahren zum herstellen von halbleiteranordnugen | |
DE3635375C2 (de) | ||
DE19719436C2 (de) | Spritzgußgehäuse | |
DE3018846C2 (de) | ||
DE4321592A1 (de) | Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür | |
DE4013620C1 (en) | Flexible flat cable connector - has U=shaped connecting pins which can be bent into hollow cylindrical shape | |
DE3020466A1 (de) | Sammelschiene mit mindestens einem paar langgestreckter, zueinander parallel gefuehrter leiter und verfahren zur herstellung einer solchen sammelschiene | |
EP0436987A1 (de) | Elektrisches Freileiterseil mit integrierter optischer Nachrichtenleitung | |
EP0071917B1 (de) | Elektrisches Bauelement, Bauelementegruppe oder integrierte Schaltung, deren aktiver Teil auf einem Metallträger aufgebracht ist und Verfahren zu ihrer Herstellung | |
DE2914466A1 (de) | Verfahren zum anbringen von leitungen an den anschluessen einer mikroschaltung | |
DE1766688B1 (de) | Anordnung mehrerer Plaettchen,welche integrierte Halbleiterschaltungen enthalten,auf einer gemeinsamen Isolatorplatte sowie Verfahren zur Herstellung der Anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |