DE2406086A1 - Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung - Google Patents

Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung

Info

Publication number
DE2406086A1
DE2406086A1 DE19742406086 DE2406086A DE2406086A1 DE 2406086 A1 DE2406086 A1 DE 2406086A1 DE 19742406086 DE19742406086 DE 19742406086 DE 2406086 A DE2406086 A DE 2406086A DE 2406086 A1 DE2406086 A1 DE 2406086A1
Authority
DE
Germany
Prior art keywords
metal
metal frame
semiconductor device
frame
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742406086
Other languages
English (en)
Inventor
Nobuyuki Hiramatsu
Mutsuo Takizawa
Takashi Yodshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2406086A1 publication Critical patent/DE2406086A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

PATENTANWALTSBÜRO nonoR
_. β ι, 240608b
TlEDTKE - DÜRLING - I\INNE
TEL. (089) 539653-55 TELEX: 524845 tipat CABLE ADDRESS: Germaniapatent München
8000 München 2
Bavariaring 4
Postfach 202403, 8. Februar 19 7U B 5840
Matsushita Electronics Corporation Osaka, Japan
Verfahren zur Herstellung eines MetalIrahmens für eine Halbleitervorrichtung
Die Erfindung bezieht sich auf ein Verfahren für das Herstellen eines metallischen Rahmens, der bei einer Halbleitervorrichtung verwendet wird, insbesondere bei einer in Kunststoff eingekapselten Halbleitervorrichtung.
Fig. 1 ist eine Draufsicht auf eine bekannte Äusführungsform eines Metallrahmens, der beim Aufbau einer in Kunststoff eingekapselten Halbleitervorrichtung verwendet wird;
Fig. 2 ist eine Draufsicht auf einen Metallrahmen, der erfindungsgemäß hergestellt wird;
Fig. 3 und 4 sind schematische Darstellungen, die die Herstellungsweise für einen erfindungsgemäßen Metallrahmen verdeutlichen.
Bank (München) Kto. 51/61 070 DreürÄf· t&ntf (Wüschen)"fttöT 39"39"S44 Postscheck (München) Kto. 670 43-804
•eflrM KuiTf (ffiüSthen) TOc? 3939 B44
Der in Fig. 1 gezeigte Metallrahmen wird in großem Umfang als Rahmen benutzt, der bei der Herstellung von kunststoffumkapselten Silizium transistoren u. dgl. verwendet wird. V.'ie man aus der Fig. ersieht, stehen von einem gemeinsamen Anschluß 1 eine große Anzahl von Anschlüssen in dieselbe Richtung vor. So wird beispielsweise ein einzelner Rahmen von den Anschlüssen oder Leitungen 2, 3 und 4 gebildet.
Die Herstellung einer Halbleitervorrichtung unter Verwendung eines solchen Ketallrahmens erfolgt gewöhnlich in der folgenden Weise. Nach dem Aufbringen eines Transistorkörpers auf das Ende der Leitung 3 werden die Basiselektrode und die Emitterelektrode des Transistorkörpers über feine Metalldrähte mit den Leitungen 2 und 4 verbunden. Nach der Herstellung von Transistoren auf allen Leitungen durch Wiederholung der vorgenannten Arbeitsgänge werden die fertiggestellten Abschnitte geformt und mit Kunststoff überdeckt. Anschließend werden die Leitungen von dem gemeinsamen Anschluß oder Sammelleitung 1 gelöst und es wird die Kupplungsleitung, die die Mittelabschnitte der Leitungen verbindet, durchtrennt, um auf diese Weise die Herstellung eines im Kunststoff eingebetteten Transistors zu beenden.
Der vorgenannte Metallrahmen wird üblicherweise aus einer aus Nickel, Eisen oder einem anderen Metall bestehenden Platte ausgestanzt und kann nicht für den Aufbau einer Halbleitervorrichtung verwendet werden, wenn keine weitere Behandlung erfolgt. So wird beispielsweise das Plattieren mit Gold
409836/0313
24G6086
nach dem Vorplattieren des Metallrahmens mit Nickel oder anderen Metallen vorgenommen. Um die Kosten einer Halbleitervorrichtung niedrig zu halten, wird versucht, ein solches teures Metall nur auf die Abschnitte des Metallrahmens aufzubringen, die für den Aufbau des Transistors notwendig sind, d.h. also auf die Enden seiner Leitungen. Es ergeben sich jedoch erhebliche Schwierigkeiten in der Durchführung einer solchen Plattierung eines ■ Edelmetalls auf den Metallrahmen, wodurch die Produktionskapazität an Metallrahmen in ungünstiger Weise beeinflußt wird.
Mit Rücksicht auf dieses Problem ist es Aufgabe der Erfindung, ein Verfahren für das Herstellen eines Metallrahmens zu schaffen, bei dem Edelmetallplattierungslagen 6, 7 und 8 "lediglich auf der Oberfläche der Enden der Leitungen gebildet werden, auf die der Halbleiterkörper gesetzt und an die seine Metalldrähte angeschlossen v/erden, wie dies in Fig. 2 verdeutlicht ist.
Erfindungsgemäß kann der Metallrahmen für eine Halbleitervorrichtung, die mit einem Edelmetall lediglich an erwünschten Abschnitten plattiert wird, ökonomisch auf der Basis der Massenproduktion hergestellt werden.
Das erfindungsgemäße Verfahren wird nunmehr unter Bezugnahme auf die Zeichnungen erläutert.
Die Fig. 3 zeigt eine Metallplatte, aus der die Metall-
409836/0313
rahmen.ausgestanzt v/erden; wie man aus der Fig. ersieht, ist auf der Metallplatte 9 eine bandartige Edelmetallplattierungsschicht 10 mit vorbestimmter Breite und Dicke gebildet. In Abhängigkeit von den als die Metallplatte zu verwendenden Materialien ist das Trägermetall vor dem Plattieren mit Edelmetall mit Nickel/ Kobalt oder anderen Metallen vorplattiert. Anschließend erfolgt das Ausstanzen der metallischen Platte/ auf der eine solche bandartige Edelmetallplattierungsschicht gebildet wurde. In diesem Fall ist es notwendig, ein Richtstempel vorzusehen, durch die die Enden der Leitungen in Fluchtung mit der bandartigen Edelmetallplattierungsschicht 10 gemäß Fig. 4 gebracht werden, wenn das Ausstanzen des Metallrahmens erfolgt.
Auf diese Weise ist es möglich, einen Metallrahmen zu erhalten, der eine Edelmetallplattierungsschicht lediglich an spezifischen Abschnitten gemäß Fig. 2 erhält. Bei der vorbeschriebenen Ausführungsform wird die bandartige Edelmetallplattierungsschicht auf einem im wesentlichen in der Mitte liegenden Abschnitt der Metallplatte gebildet, wobei dann das Ausstanzen nach beiden Seiten des plattierten Abschnitts erfolgt, um Verluste an der auszustanzenden Metallplatte zu verringern. Es ist jedoch die Erfindung nicht auf diese Ausführungsform beschränkt. So ist es ebenfalls möglich, die Breite der Metallplatte zu verringern, um die Edelmetallplattierungsschicht zu einer Seite der Metallplatte anzuordnen und dann den Metallrahmen auszustanzen. Selbstverständlich ist es weiterhin möglich, die Erfindung für die Herstellung von
409836/0313
Leiterrahmen für integrierte Halbleiterschaltungen neben der Herstellung für Metallrahmen für Transistoren zu verwenden .
Die Erfindung bezieht sich somit auf das Ausstanzen eines Metallrahmens für eine Halbleitervorrichtung aus einer Metallplatte und liefert ein Verfahren zun Ausstanzen eines Metallrahmens für eine Halbleitervorrichtung, bei dem auf die Oberfläche einer Metallplatte eine bandartige Schicht aus einem Edelmetall plattiert wird und ein Richtstempel So angeordnet wird, daß die Enden der Leitungen oder Zuleitungen des Metallrahmens auf der Edelmetallplattierungsschicht liegen; auf diese Weise wird der Vorteil sehr einfacher Herstellung des Metallrahmens für eine Halbleitervorrichtung erhalten, der mit einer minimalen Menge an teurem Edelmetall plattiert ist.
409836/0313 ί

Claims (3)

  1. - 6 Patentansprüche
    Verfahren zur Herstellung eines Metallrahmens für eine Halbleitervorrichtung, dadurch gekennzeichnet, daß man auf einer Metallplatte, die ein Trägermaterial des Metallrahmens für die Halbleitervorrichtung ist, eine bandartige Edelmetallplattierungsschicht mit vorbestimmter Breite aufbringt, einen Richtstempel so anordnet, daß die Enden der Leitungen des Metallrahmens auf der bandartigen Edelmetallplattierungsschicht liegen und daß man anschließend den Metallrahmen ausstanzt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bandartige Edelmetallplattierungsschicht als gerade Linie über einen Mittelabschnitt der Metallplatte angeordnet wird und das Ausstanzen nach beiden Seiten dieser Schicht erfolgt-
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bandartige Edelmetallschicht als gerade Linie nach einer Seite der Metallplatte angeordnet wird und das Ausstanzen in der Weise erfolgt, daß die Edelmetallplattierungsschicht die Enden der Leitungen des Metallrahmens bildet.
    409836/031 3
    Leerseite
DE19742406086 1973-02-16 1974-02-08 Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung Pending DE2406086A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48019670A JPS5144385B2 (de) 1973-02-16 1973-02-16

Publications (1)

Publication Number Publication Date
DE2406086A1 true DE2406086A1 (de) 1974-09-05

Family

ID=12005666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742406086 Pending DE2406086A1 (de) 1973-02-16 1974-02-08 Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung

Country Status (6)

Country Link
JP (1) JPS5144385B2 (de)
DE (1) DE2406086A1 (de)
FR (1) FR2218654A1 (de)
GB (1) GB1406207A (de)
IT (1) IT1008848B (de)
NL (1) NL7402112A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3040676A1 (de) * 1980-10-29 1982-05-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum herstellen von halbleiteranordnugen
US5068206A (en) * 1988-07-22 1991-11-26 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519001Y2 (de) * 1975-08-15 1980-05-06
JPS5299069A (en) * 1976-02-16 1977-08-19 Hitachi Ltd Production of lead frame
JPS5322660U (de) * 1976-08-05 1978-02-25
JPS5832439A (ja) * 1982-03-01 1983-02-25 Nec Corp リ−ドフレ−ム
GB8910685D0 (en) * 1989-05-10 1989-06-28 Moran Peter Integrated circuit package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3040676A1 (de) * 1980-10-29 1982-05-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum herstellen von halbleiteranordnugen
US5068206A (en) * 1988-07-22 1991-11-26 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor

Also Published As

Publication number Publication date
FR2218654A1 (de) 1974-09-13
JPS49107674A (de) 1974-10-12
IT1008848B (it) 1976-11-30
NL7402112A (de) 1974-08-20
GB1406207A (en) 1975-09-17
JPS5144385B2 (de) 1976-11-27

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE69918038T2 (de) Ein mit Kunststoff umhülltes elektronisches Bauelement
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
CH686325A5 (de) Elektronikmodul und Chip-Karte.
EP0621633A2 (de) Leiterrahmen für integrierte Schaltungen
DE4207198A1 (de) Zufuehrungsrahmen und halbleitervorrichtung, welche den zufuehrungsrahmen verwendet
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1202854B (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE2406086A1 (de) Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung
DE2835577A1 (de) Verfahren zum herstellen eines duennfilmmagnetkopfes und duennfilmmagnetkopf mit einem nickel-eisen-muster mit boeschungen
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE10297264T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3514253A1 (de) Halbleitereinrichtung
DE60028275T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
EP0998724B1 (de) Verfahren zur herstellung eines chipmoduls
DE3618751A1 (de) Kupferband (leiterrahmenband)
DE19625466C1 (de) Kontaktbehaftete Chipkarte
DE2630695A1 (de) Halbleitervorrichtung
EP0056472A2 (de) Elektronische Dünnschichtschaltung
DE212021000165U1 (de) Halbleiterbauteil
DE1052580B (de) Verfahren zum Herstellen einer elektrischen Entladungsroehre
DE2354256A1 (de) Verfahren zum kontaktieren eines halbleiterbauelementes
DE19730166A1 (de) Transponderanordnung und Verfahren zu deren Herstellung
DE2855972C2 (de) Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung