DE2100223A1

DE2100223A1 - Verfahren zur Herstellung von integrier ten Halbleiteranordnungen

Info

Publication number: DE2100223A1
Application number: DE19712100223
Authority: DE
Inventors: Hess Martin Stephen Poughkeepsie Grochowski Edward George Wappingers Falls Zachos Elias Basil Pinewood Knolls NY Castrucci. Paul Phillip (V St A ) HOIl 19 00
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-01-26
Filing date: 1971-01-05
Publication date: 1971-08-05
Also published as: FR2077315B1; US3723200A; GB1333988A; JPS4913915B1; FR2077315A1

Description

IBM Deutschland Internationale Büro-Matdiincn Geaelhthaft mbH

Anmelderin:

Amtliches Aktenzeichen:

Böblingen, den 29. Dezember 1970 gg-ba

International Business Machines Corporation, Armonk, N.Y. 10504

Neuanmeldung

Aktenzeichen der Anmelderin: Docket FI 969 087

Verfahren zur Herstellung von integrierten Halbleiteranordnungen

Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Halbleiteranordnungen mit Isolationszonen, die sich von einem Substrat ersten Leitfähigkeitstyps durch eine darauf aufgewachsene Epitaxieschicht zweiten Leitfähigkeitstyps erstrecken.

Bei der Herstellung integrierter Halbleiteranordnungen geht das Bestreben dahin, unter Anwendung der bestehenden Technologie eine höhere Integrationsdichte zu erreichen. Die erreichbare Integrationsdichte wird in erster Linie dadurch begrenzt, daß bei den monolithisch aufgebauten Anordnungen elektrische Isolationen zwischen den einzelnen Schaltungsteilen erforderlich sind. Diese Isolationen werden bekanntlich dadurch hergestellt, daß in der die Schaltungsteile aufnehmenden Epitaxieschicht durch Diffusion von Störstellen Isolationszonen hergestellt werden. Diese Isolationszonen reichen bis in das unter der Epitaxieschicht liegende Substrat und gehören dem gleichen Leitfähigkeitstyp an. Diese Isolationszonen nehmen einen wesentlichen Teil der für die integrierte Anordnung zur Verfügung stehenden Halbleiterfläche ein. Es ist deshalb anzustreben, die laterale Ausdehnung der diffundierten Isolationszonen möglichst kleinzuhalten. Dies gilt insbesondere für den Tiefenbe-

109832/1518

reich innerhalb der Epitaxieschicht, in dem die die Schaltungsanordnung bildenden aktiven Schaltkomponenten ihre maximalen horizontalen Ausdehnungen aufweisen.

Es sind verschiedene Vorschläge zur Herstellung der vertikalen Isolationszonen bekannt. Beispielsweise ist aus dem US-Patent Nummer 3 260 902 eine Methode bekannt, bei der an den vorgegebenen Stellen eines Halbleitersubstrats Zonen eingebracht werden, die die für die zu bildende Isolationszone erforderlichen Störstellen enthalten. Auf das Substrat wird dann eine Epitaxieschicht entgegengesetzten Leitfähigkeitstyps aufgewachsen. Die gesamte Anordnung wird dann einer Wärmebehandlung unterzogen, bei der die Störstellen aus den entsprechenden Zonen des Substrats in die darüberliegende Epitaxieschicht ausdiffundieren und diese durchquerende Isolationszonen bilden. Aus dem US-Patent 3 379 584 ist ebenso eine Methode zur Erzeugung von Isolationszonen in einem Halbleitersubstrat bekannt. Dabei wird auf das Substrat eine erste Epitaxieschicht aufgewachsen, in die wiederum an der entsprechenden Stelle eine Isolationszone eingebracht wird. Anschließend wird eine zweite Epitaxieschicht aufgebracht und wiederum an ansprechender Stelle eine Isolationszone erzeugt. Bei einer anschließenden Wärmebehandlung diffundieren die drei genannten Isolationszonen aus und bilden eine sich über beide Epitaxieschichten erstreckende durchgehende Isolationszone. Diese bekannnten Verfahren zeigen jedoch nicht einen Weg, wie vertikale Isolationszonen erzeugt werden können, die an kritischen Stellen nur eine geringe Breite aufweisen. Das bedeutet also, daß durch diese bekannten Verahren nicht die maximal mögliche Packungsdichte erreicht werden kann. Handelt es sich beispielsweise bei dem zu isolierenden Halbleiterelement um einen Epitaxie-Transistor, so weisen dessen den Subkollektor land die Basis bildenen Diffusionen an der unteren und an der oberen Fläche der Epitaxieschicht die größte horizontale Ausdehnung auf. Nach den bekannten Verfahren hergestellte Isolationszonen haben aber gerade an diesen Stellen ebenfalls ihre größte horizontale Ausdehnung, so daß keine maximale Packungsdichte erreicht werden

Docket FI 969 087 109832/1518

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Halbleiteranordnungen mit Xsolationszonen anzugeben, die durch ihre Formgebung eine maximale Packungsdichte gewährleisten.

Diese Aufgabe wird für Isolationszonen, die sich von einem Substrat ersten Leitfähigkeitstyps durch eine darauf aufgewachsene Epitaxieschicht zweiten Leitfähigkeitstyps erstrecken, dadurch gelöst, daß zunächst eine erste Epitaxieschicht aufgewachsen wird, daß darin an den mit isolationszonen zu versehenen Stellen Störstellen des ersten Leitfähigkeitetyps eingebracht werden, daß anschließend eine zweite Epitaxieschicht aufgewachsen wird und daß der zweite Aufwachsprozefi hinsichtlich Temperatur und Dauer so gesteuert wird, daß die Störstellen bis zu etwa gleich großen Abständen zur Oberfläche der zweiten Epitaxieschicht und zur Grenzfläche zwischen erster Epitaxieschicht und Substrat hin ausdiffundieren. Dabei ist es von Vorteil, wenn die Ausdiffusion durch eine zusätzliche Härmebehandlung fortgesetzt wird, bis sich die Isolationszone völlig durch beide Epitaxieschichten hindurch erstreckt.

Das erfindungsgemäße Verfahren wird dadurch besonders einfach, daß die zur Herstellung der in die Epitaxieschichten einzubringenden und die eigentlichen Schaltelemente der integrierten Halbleiteranordnung bildenden Halbleiterzonen erforderliche Wärmebehandlung die zusätzliche Härmebehandlung ersetzt. Insbesondere ist die Wärmebehandlung so durchzuführen, daß die Störstellenkonzentration der ausdiffundierten Isolationszone an der Ober-

18 3 fläche der zweiten Epitaxieschicht, etwa 10 Atome/cm beträgt.

Das erfindungsgemäße Verfahren gewährleistet, daß die dabei erzeugten Isolationszonen an der unteren und an der oberen Fläche der zusammengesetzten Epitaxieschicht die geringste horizontale Ausdehnung aufweisen.

Docket FI 969 087 10 9 0 3 2/1518

Weitere Einzelheiten ergeben sich aus der nachstehenden Beschreibung in Verbindung mit der Zeichnung. Es zeigen:

Fig. 1 eine graphische Darstellung der Wachstumsgeschwindigkeit der Epitaxieschicht und der Ausdiffusionsgeschwindigkeit der Isolations-StörsteIlen und

Fig. 2,3,4,5,6 eine nach dem erfindungsgemäßen Verfahren hergestellte Halbleiteranordnung jeweils am Ende bestimmter Verfahrensschritte.

Die Figuren 2 bis 6 zeigen jeweils ein Substrat 4 aus einem Halbleitermaterial eines vorgegebenen Leitfähigkeitstyps. Auf das Substrat ist eine erste Epitaxieschicht 1 des entgegengesetzten Leitfähigkeitstyps aufgewachsen. In die Epitaxieschicht 1 ist eine Isolationszone 3 des gleichen Leitfähigkeitstyps wie Substrat 4 eingebracht. Auf der Epitaxieschicht 1 ist eine zweite Epitaxieschicht aufgewachsen. Bei diesem Aufwachsprozeß diffundiert die ursprüngliche Isolationszone 3 teilweise in die Epitaxieschicht 2 aus und tiefer in die Epitaxieschicht 1 ein. Die ursprüngliche Isolationszone 3 ist durch die gestrichelte Linie 25 angedeutet. Der Aufwachsprozeß für die Epitaxieschicht 2 wird solange fortgesetzt, bis der in Fig. 4 dargestellte Zustand erreicht ist. Dabei weist die ausdiffundierte Isolationszone gleichgroße Abstände 5 und 6 zur oberen Fläche der Epitaxieschicht 2 und zur Grenzfläche zwischen erster Epitaxieschicht 1 und der Oberfläche des Substrats 4 auf. Nachfolgende Wärmebehandlungen, wie sie beispielsweise zur Herstellung der Schaltungsteile im isolierten Bereich der beiden Epitaxieschichten erforderlich sind, bewirken eine weitere Ausdiffusion der Isolationszone 3 bis an die obere Fläche 7 der zweiten Epitaxieschicht und bis zur Oberfläche 8 des Substrats 4 (Fign. 5 und 6).

Die Methode, mit der es erreicht wird, daß die t< ilweise ausdiffundierte Zone 3 etwa in der Mitte der zusammengeru>tzUm Epita-

Docket FI 969 087 ^{1 fl} ' ^{: !} 8

xieschicht 1, 2 zu liegen kommt (Fig. 4), ergibt sich aus der Darstellung der Fig. 1. Es wird ein Ausführungsbeispiel beschrieben, bei dem typische Parameter angenommen sind. Die Entfernung innerhalb der Epitaxieschichten ist auf der Abszisse 26 aufgetragen. Die Aufwachszeiten der Epitaxieschichten und die Diffusionszeiten sind auf der Ordinate 27 aufgetragen. Die Fig. 1 stellt eine graphische Lösung des mathematischen Zusammenhangs dar, der für die Dicke der Epitaxieschichten 1 und 2 und der ausdiffundierten Isolationszone 3 maßgebend ist, um die in Fig. 4 dargestellte Struktur zu erhalten.

Es ist beispielsweise angenommen, daß eine Gesamtdicke der Epitaxieschichten von 7,5 Micron bei einem spezifischen Widerstand von 0,1 Ohm/cm angestrebt wird. Typische Diffusionsparameter für die Isolationszone 3 sind eine Borkonzentration von 3,5 · 10 Atome/cm und eine Diffusionszeit von 25 Minuten bei einer Temperatur von 1200 ⁰C. Aus diesen Parametern läßt sich die Diffusionstiefe der Zone 3 in der Epitaxieschicht 1 errechnen. Beim betrachteten Beispiel beträgt diese Tiefe 3,23 Micron. Weiterhin wird angenommen, daß die Wachstumsgeschwindigkeit der Epitaxieschicht 2 bei einer Temperatur von 1150 ⁰C etwa 0,75 Micron pro Minute beträgt. Aus der bekannten Störstellenkonzentration in der Zone 3 und den bekannten Wachstums-Parametern der Epitaxieschicht 2 läßt sich die Ausdiffusion der Isolationszone 3 in die Epitaxieschicht 2 und in die Epitaxieschicht 1 als eine Funktion der Zeit berechnen. Die Ergebnisse dieser Berechung sind in der nachstehenden Zusammenstellung angegeben.

Docket FI 969 087 1 ° ⁹ ' "' ² ' ' ^{5 1 8}

Aufwachszeit	Ausdiffusion in	Ausdiffusion in
Epitaxieschicht 2	Epitaxieschicht 1	Spitaxieschicht 2
(Minute)	(Micron)	(Micron)
1	3.25	.36
2	3.27	.50
3	3.29	.62
4	3.31	.71
5	3.33	.8O
6	3.35	.87

Die aufgrund der Erwärmung beim Aufwachsen der Epitaxieschicht 2 erfolgende Ausdiffusion der Isolationszone 3 in die Epitaxieschicht 1 ist durch die Kurve 9 in Fig. 1 wiedergegeben. Die während der gleichen Zeit erfolgende Ausdiffusion in die Epitaxieschicht 2 ergibt sich aus der Kurve 10 der Fig. 1. Die Kurve 11 gibt das' Wachstum der Epitaxieschicht 2 in Abhängigkeit von der Zeit wieder. Die Ordinate 27 entspricht gleichzeitig der oberen Fläche der Epitaxieschicht 2, während die zur Ordinate 27 parallele Linie 13 der Grenzfläche zwischen Epitaxieschicht 1 und Substrat 4 entspricht. Die Kurven 9 und IO der Fig. 1 sind nach den in der voranstehenden Zusammenstellung enthaltenen Werten aufgezeichnet.

Aus den Kurven 9, 10 und 11 ist zu ersehen, daß ein bestimmter Zeitpunkt auftritt, bei dem das Wachstum der Epitaxieschicht 2 und die Ausdiffusion der Isolations zone 3 in die Epitaxieschichten 1 und 2 die aus der Fig. 4 zu ersehende Bedingung erfüllen, daß nämlich die Dicke 6 des diffusionsfreien Bereiches der Epitaxieschicht 1 etwa gleich der Dicke 5 des diffusionsfreien Bereiches der Epitaxieschicht 2 ist. Im betrachteten Beispiel wird dieser Zustand nach 3,24 Minuten Aufwachszelt der Epitaxieschicht

Docket FI 969 087 109832/1518

-Tf, V

2 erreicht. Dabei haben die nicht von der Isolationszone 3 eingenommenen Bereiche der Epitaxieschichten 1 und 2 eine Dicke von 1,78 Micron. Die von der Isolationszone 3 eingenommenen Bereiche der Epitaxieschichten 1 und 2 weisen dabei Dicken 28 und 29 von 3,29 Micron und 0,65 Micron auf.

ISOlatiOnSZOlie 3 beide Epitaxieschichten vollständig

durchquert ist eine zusätzliche Wärmebehandlung erfoderlich, Was aus den Fign. 5 und 6 zu ersehen ist. In vorteilhafter Weise kann die erforderliche zusätzliche Ausdiffusion direkt in Verbindung mit konventionellen Verfahrensschritten erreicht werden, äk bei denen innerhalb der isolierten Bereiche der beiden Epitaxieschichten Halbleitereimente erzeugt werden. Beispielsweise ist in Fig. 5 die zusammengesetzte Epitaxieschicht mit einer Siliciumdioxydschicht 14 versehen, die als Maske für die Diffusion der Basis eines Transistors 15 (Fig. 6) dient. Die mit dem Aufbringen der Siliciumdioxydschicht 14 verbundene Wärmebehandlung setzt die Ausdiffusion der Isolationszone 3 fort, bis sie die ganze Epitaxieschicht durchquert. Die Ausdiffusion sollte in jedem Falle so durchgeführt werden, daß die Störstellenkonzentration an der Oberfläche 7 ausreicht um mögliche Inversionen an der Oberfläche zu verhindern und um eine wirkungsvolle elektrische Isolation zu gewährleisten. Eine Oberflächenkonzentration, die rain-

18 3 äik

destens in der Größenordnung von 10 Atome/cm liegt, ist aus- f| reichend. Diese Oberflächenkonzentration muß also nach Durchführung der konventionellen Basis- und Emitterdiffusionen, die die Transistorstruktur der Fig. 6 vervollständigen, erreicht sein.

Aus der Fig. 6 ist zu ersehen, daß die Isolationszonen 16 und 17 bereits im Bereich einer durch die Linie 18 gekennzeichneten Tiefe eine verminderte laterale Ausdehnung aufweisen. In dieser Tiefe liegt auch die Kollektor-Sperrschicht 19 des Transistors 15. Das bedeutet also, daß die Isolationszonen 16 und 17 und die Transistorstruktur 15 dichter beieinander anqooidnet werden können. Man erreicht also eine höhere Packungsdichte.

1 0 S : 3 2 / 1 5 1 8

Oasselbe gilt für die horizontalen Abmessungen der Isolationszonen 16 und 17 im Bereich der Linie 20, die mit dem Subkollektor 21 zusammenfällt. Die maximale horizontale Ausdehnung der Isolationszonen 16 und 17 liegt im Bereich der Grenzschicht 22 zwischen erster und zweiter Epitaxieschicht. In diesem Bereich weisen die zu isolierenden Halbleiterkomponenten jedoch nicht ihre maximalen horizontalen Abmessungen auf, so daß die erreichbare Packungsdichte nicht beeinflußt wird. Dasselbe gilt, wenn die zu isolierenden Halbleiterkomponenten nicht Transistoren, sondern diffundierte Widerstände, Dioden oder Kapazitäten sind. In jedem Falle ist sichergestellt, daß die maximale horizontale Ausdehnung der Isolationszonen in einer bezüglich der zu isolierenden Halbleiterkomponenten unkritischen Tiefe liegt.

Docket FI 969 087 10 9 8 3 2/1518

Claims

PATENTANSPRÜCHE

Verfahren zur Herstellung von integrierten Halbleiteranordnungen mit Isolationszonen, die sich von einem Substrat ersten Leitfähigkeitstyps durch eine darauf aufgewachsene Epitaxieschicht zweiten Leitfähigkeitstyps erstrecken, dadurch gekennzeichnet, daß zunächst eine erste Epitaxieschicht aufgewachsen wird, daß darin an den mit Isolationszonen zu versehenen stellen Störstellen des ersten Leitfähigkeitstyps eingebracht werden, daß anschließend eine zweite Epitaxieschicht aufgewachsen wird und daß der zweite Aufwachsprozeß hinsichtlich Temperatur und Dauer so gesteuert wird, daß die Störstellen bis zu etwa gleich großen Abständen zur Oberfläche der zweiten Epitaxieschicht und zur Grenzfläche zwischen erster Epitaxieschicht und Substrat hin ausdiffundieren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausdiffusion durch eine zusätzliche Wärmebehandlung fortgesetzt wird, bis sich die Isolationszone völlig durch bei de Epitaxieschichten hindurch erstreckt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zur Herstellung der in die Epitaxieschichten einzubringenden und die eigentlichen Schaltelemente der integrierten Schaltungsanordnung bildenden Halbleiterzonen erforderliche Wärmebehandlung die zusätzliche Wärmebehandlung ersetzt.
4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeich net, daß die Wärmebehandlung so durchgeführt wird, daß die Störstellenkonzentration der ausdiffundierten Isolationszone an der Oberfläche der zweiten Epitaxieschicht etwa 1O¹⁸ Atome/cm³ beträgt.

Docket Fl 969 087 10 9 8 3 2/1518