DE202016009120U1

DE202016009120U1 - Mehrstufiger Digital-Analog-Wandler

Info

Publication number: DE202016009120U1
Application number: DE202016009120.5U
Authority: DE
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2015-08-27
Filing date: 2016-07-26
Publication date: 2022-06-08
Anticipated expiration: 2026-07-27
Also published as: CN106487387A; EP3136606A1; US9444487B1; JP2017046352A; JP2018201242A; TW201711402A; JP6452655B2; TWI643465B

Abstract

Mehrstufiger Digital-Analog-Wandler, DAC, umfassend:
eine erste Stufe (110), die einen ersten Satz von Impedanzelementen (R1) umfasst,
eine zweite Stufe (120), die einen zweiten Satz von Impedanzelementen (R2) umfasst, und
eine dritte Stufe (130), die einen dritten Satz von Impedanzelementen umfasst,
wobei die zweite Stufe schaltbar mit der ersten Stufe unabhängig von der dritten Stufe und mit einem Ausgang (140) des DAC gekoppelt ist, und die dritte Stufe eine Last innerhalb eines ersten und zweiten individuellen schaltbaren Impedanzpfades zwischen der ersten Stufe und der zweiten Stufe bereitstellt;
wobei der DAC dazu ausgelegt ist, zwischen sowohl einem ersten Modus, einem zweiten Modus als auch einem dritten Betriebsmodus in Abhängigkeit von einem Eingangscode in den DAC überzugehen, wobei:
im ersten Modus die erste Stufe mit der zweiten Stufe unabhängig von der dritten Stufe gekoppelt ist;
im zweiten Modus die Last über den ersten individuellen schaltbaren Impedanzpfad zwischen der ersten Stufe und einem ersten Teil der zweiten Stufe unter Verwendung eines Satzes von Schaltern gekoppelt ist, wobei der Satz von Schaltern den zweiten individuellen schaltbaren Impedanzpfad im zweiten Modus deaktiviert; und
im dritten Modus die Last über den zweiten individuellen schaltbaren Impedanzpfad zwischen der ersten Stufe und einem zweiten, anderen Teil der zweiten Stufe von Impedanzelementen unter Verwendung des Satzes von Schaltern gekoppelt ist, wobei der Satz von Schaltern den ersten individuellen schaltbaren Impedanzpfad im dritten Modus deaktiviert.

Description

Gebiet
Die vorliegende Anmeldung betrifft einen Digital-Analog-Wandler (DAC) und insbesondere einen DAC, der unter Verwendung mehrerer geschalteter Strings oder Stufen implementiert wird. Solche Konfigurationen eignen sich insbesondere zur Herstellung integrierter Schaltungen unter Verwendung von zum Beispiel MOS-Technologie.
Hintergrund
Digital-Analog-Wandler oder DACs sind in der Technik gut bekannt und werden zum Decodieren eines digitalen Eingangssignals in ein entsprechendes analoges Ausgangssignal verwendet. Beispiele für solche DACs sind im gleichzeitig zugewiesenen US-Patent US 5,969,657 beschrieben.
Andere bekannte DAC-Konfigurationen sind im gleichzeitig zugewiesenen US-Patent 7,136,002 beschrieben, das eine Doppel-String-DAC-Konfiguration beschreibt, die unter Verwendung eines Zwischenzustands mit hoher Impedanz implementiert wird.
Weitere bekannte DAC-Konfigurationen sind im gleichzeitig zugewiesenen PCT/EP2014/055155 beschrieben, das verschiedene mehrstufige DAC-Schaltungen beschreibt.
Kurzfassung
Gemäß einem Aspekt der vorliegenden Lehren ist ein mehrstufiger Digital-Analog-Wandler (DAC) bereitgestellt, der eine erste Stufe umfassend einen ersten Satz von Schaltungskomponenten, eine zweite Stufe umfassend einen zweiten Satz von Schaltungskomponenten und eine dritte Stufe umfassend einen dritten Satz von Schaltungskomponenten umfasst. Die Komponenten der dritten Stufe sind derart angeordnet, dass sie eine Last durch einen ersten und zweiten individuellen haltbaren Impedanzpfad selektiv mit einem ersten und zweiten Teil der zweiten Stufe koppeln. Unter Verwendung dieser Schaltungskomponenten ist der DAC in sowohl einem ausgeprägten ersten Modus, einem zweiten Modus als auch einem dritten Betriebsmodus betreibbar. In einem ersten Modus ist die erste Stufe schaltbar mit der zweiten Stufe unabhängig von der dritten Stufe gekoppelt; in einem zweiten Modus ist die Last mit einem ersten Teil der zweiten Stufe von Schaltungskomponenten gekoppelt und wird diesem präsentiert und in einem dritten Modus ist die Last mit einem zweiten Teil der zweiten Stufe von Schaltungskomponenten gekoppelt und wird diesem präsentiert.
Es versteht sich, dass es dort, wo beschrieben wird, dass die erste Stufe mit der zweiten Stufe unabhängig von der dritten Stufe gekoppelt ist, es einen Leckverlust oder andere endliche leitfähige Pfade geben kann, die zwischen der ersten Stufe und einer dritten Stufe bereitgestellt sind, die gleichzeitig existieren, wenn die erste Stufe mit der zweiten Stufe gekoppelt ist, diese aber im Kontext des leitfähigen Pfades zwischen der ersten und zweiten Stufe relativ trivial sind, und der Beitrag, und dessen Signifikanz, kann durch die Verwendung einer Simulation und dergleichen evaluiert werden, wie durch Fachleute auf dem Gebiet gewürdigt wird. In dieser Hinsicht kann die erste Stufe als im Wesentlichen unabhängig von der dritten Stufe schaltbar gekoppelt angesehen werden.
In einem Aspekt umfasst ein erster der individuellen Impedanzpfade einen ersten schaltbaren variablen Widerstand. In bestimmten Konfigurationen umfasst ein zweiter der individuellen Impedanzpfade einen zweiten schaltbaren variablen Widerstand. Der erste und zweite variable Widerstand können die gleichen Vorrichtungen sein oder können unterschiedliche Vorrichtungen sein. Wenn sie als unterschiedliche Vorrichtungen bereitgestellt sind, sodass der erste und zweite schaltbare variable Widerstand bereitgestellt sind, kann jeder des ersten und zweiten schaltbaren variablen Widerstands im Wesentlichen den gleichen Wert aufweisen. Es versteht sich, dass sich ihre idealen Bereiche unterscheiden können und es daher nicht erforderlich ist, dass sie die gleichen sind, aber es kann zur Implementierung vorteilhaft sein, den gleichen Wert zu verwenden, sowohl zur Wiederverwendung der Schaltung als auch für die assoziierte digitale Logik.
In einem Aspekt umfasst ein erster der individuellen Impedanzpfade mehrere Widerstände, die individuell schaltbar sind, um sowohl MSB-Übergänge (MSB: Most Significant Bit - höchstwertiges Bit) als auch LSB-Übergänge (LSB: Least Significant Bit - niederwertigstes Bit) innerhalb des DAC zu definieren.
Die dritte Stufe kann dazu ausgelegt sein, sowohl einen Pfad mit hoher Auflösung als auch einen Pfad mit niedriger Auflösung von der ersten Stufe zu einem Ausgang des DAC bereitzustellen. Durch das Bereitstellen einer dritten Stufe, die zwischen sowohl der ersten als auch zweiten Stufe gekoppelt sein kann, kann die dritte Stufe in Kombination mit der zweiten Stufe verwendet werden, um einen LSB-Beitrag zu der Gesamt-DAC-Übertragungsfunktion bereitzustellen. Es versteht sich, dass die Auflösung der DAC-Übertragungsfunktion mit dem LSB-Beitrag von der zweiten Stufe in Beziehung steht. Durch das Reduzieren des Widerstandswerts der individuellen Widerstände R2 der zweiten Stufe relativ zu dem Widerstandswert der individuellen Widerstände R1 der ersten Stufe, wird sich die Größe der durch die zweite Stufe bereitgestellten LSBs reduzieren. Mit dieser Reduzierung in der Größe der durch die zweite Stufe bereitgestellten LSBs gibt es einen entsprechenden Bedarf für eine Reduzierung in den durch die dritte Stufe bereitgestellten LSBs, um Konsistenz in der DAC-Übertragungsfunktion beizubehalten. Diese Reduzierung in den LSBs der dritten Stufe kann erreicht werden, indem zu der dritten Stufe Auflösung hinzugefügt wird, was einen Gesamteffekt der Erhöhung der Auflösung des DAC hat.
Auf diese Weise kann die dritte Stufe ein programmierbares Widerstandsnetzwerk umfassen, das die mehreren individuellen schaltbaren und komplementären Impedanzpfade bereitstellt. Ein solches programmierbares Widerstandsnetzwerk kann digital gesteuert werden.
Dementsprechend liefert eine erste Ausführung der Anmeldung einen DAC zum Umwandeln eines digitalen Eingangscodes in ein analoges Äquivalent, wie gemäß den unabhängigen Ansprüchen bereitgestellt. Vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen bereitgestellt.
Figurenliste
Die vorliegende Anmeldung wird jetzt mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen gilt:

1 ist eine schematische Blockarchitekturdarstellung, die eine DAC-Schaltung zeigt, die gemäß den vorliegenden Lehren bereitgestellt ist;
2A ist eine Blockarchitektur, die zusätzliche Einzelheiten für die Spezifikationen von 1 in einer ersten Schaltanordnung zeigt, die einen dritten Betriebsmodus des DAC veranschaulicht;
2B ist eine Blockarchitektur, die zusätzliche Einzelheiten für die Spezifikationen von 1 in einer zweiten Schaltanordnung zeigt, die einen ersten Betriebsmodus des DAC zeigt;
2C ist eine Blockarchitektur, die zusätzliche Einzelheiten für die Spezifikationen von 1 in einer dritten Schaltanordnung zeigt, die einen zweiten Betriebsmodus des DAC zeigt;
2D ist eine Blockarchitektur, die zusätzliche Einzelheiten für die Spezifikationen von 1 in einer vierten Schaltanordnung zeigt, die einen zweiten Betriebsmodus des DAC zeigt;
2E ist eine Blockarchitektur, die zusätzliche Einheiten für die Spezifikationen von 1 in einer fünften Schaltanordnung zeigt, die einen ersten Betriebsmodus des DAC zeigt, bei dem ein oberer Teil des R2-Strings jetzt mit einem benachbarten Widerstand zu dem in 2B gezeigten gekoppelt ist, was eine Leapfrog-Schaltanordnung veranschaulicht;
3 ist eine schematische Blockdarstellung, die Beispiele für ein geschaltetes Widerstandsnetzwerk zeigt, das zum Bereitstellen von einer der ersten und zweiten variablen Last von 1 verwendet werden könnte;
4 ist ein Beispiel für eine weitere Schalt-Schaltungsanordnung, die vorteilhafterweise eingesetzt werden kann, um selektiv einen Pfad von der ersten Stufe zu dem Ausgang des DAC bereitzustellen;
5A ist ein Beispiel für Schaltungselemente, die nützlich eingesetzt werden können, um einen Teil der DAC-Schaltungsanordnung von 1 bereitzustellen;
5B ist ein Beispiel für Schaltungselemente, die nützlich eingesetzt werden können, um einen Teil der DAC-Schaltungsanordnung von 1 bereitzustellen;
6A ist ein Beispiel für andere Arten von Schaltungselementen, die nützlich eingesetzt werden können, um einen Teil der DAC-Schaltungsanordnung von 1 bereitzustellen;
6B ist ein Beispiel für andere Arten von Schaltungselementen, die nützlich eingesetzt werden können, um einen Teil der DAC-Schaltungsanordnung von 1 bereitzustellen.

Ausführliche Beschreibung der Zeichnungen
Die vorliegenden Lehren werden nun mit Bezug auf beispielhafte Anordnungen beschrieben, die in der Form eines Multi-String-Digital-Analog-Wandlers bzw. Multi-String-DAC implementiert werden. Digital-Analog-Wandler werden verwendet, um ein digitales Eingangssignal in eine entsprechende analoge Ausgabe umzuwandeln. Ein DAC nach den vorliegenden Lehren erfordert keine gepufferte Architektur. Herkömmliche DACs werden unter Verwendung einer Digitalzahlübergangsanordnung implementiert, aber gemäß den vorliegenden Lehren gibt es keine einschränkende Anforderung für binäre Übergänge, obwohl die Schaltungen in diesem Kontext beschrieben werden. An Stellen, an denen sich die vorliegende Offenbarung daher auf MSB- und LSB-Übergänge bezieht, die typischerweise im Kontext einer binären Zustandsänderung interpretiert werden, die Spezifikationen eines digitalen Eingangscodes widerspiegeln, sollten diese innerhalb des Kontextes der vorliegenden Lehren allgemeiner als Zustandsänderungen interpretiert werden, die nicht notwendigerweise einen binären Übergang repräsentieren.
Es versteht sich, dass ein Multi-String-DAC auch als ein mehrstufiger DAC angesehen werden kann, bei dem jede Stufe einen String von Impedanzelementen umfasst. In einem solchen Multi-String-Wandler verwendet eine erste Stufe einen ersten String zum Umwandeln einer Gruppe von Bits höherer Ordnung eines N-Bit-Digitalwortes und eine zweite Stufe verwendet einen zweiten String zum Decodieren der verbleibenden Bits niedrigerer Ordnung. Innerhalb des Kontextes des Folgenden, was zur Unterstützung von Fachleuten beim Verständnis von Merkmalen und Vorteilen einer Anordnung gemäß den vorliegenden Lehren bereitgestellt ist, wird jeder der Strings mit Bezug auf eine beispielhafte Implementierung unter Verwendung von Widerständen beschrieben. Es versteht sich, dass Widerstände ein Beispiel für die Art von Impedanzelement sind, das verwendet werden kann, und es wird nicht beabsichtigt, die vorliegenden Lehren auf eine Implementierung zu beschränken, bei der Widerstände ausschließlich als Impedanzelemente verwendet werden. In dieser Hinsicht versteht es sich, dass Widerstände eine bevorzugte Art von Impedanzelement sein können, insbesondere in Szenarien, bei denen die Spannung über den String hoch ist - wie etwa den String, der mit den Referenzanschlüssen des Wandlers gekoppelt ist. In anderen Strings, bei denen die Spannung relativ klein ist, können auch andere Elemente, wie etwa aktive MOS-Vorrichtungen, verwendet werden. Die vorliegenden Lehren sollten daher nicht als auf einen Multi-Widerstand-String-DAC beschränkt ausgelegt werden.
Die Referenzanschlüsse sind typischerweise mit dem ersten String gekoppelt und das folgende Beispiel veranschaulicht ein spezifisches Beispiel für eine Spannungsquelle. Fachleute auf dem Gebiet werden verstehen, dass der Begriff Spannungsquelle eine aktive Spannungsversorgung, einen Spannungspuffer oder eine Stromquelle, die mit anderen Scheidungselementen gekoppelt ist und dazu ausgelegt ist, eine Zielspannung bereitzustellen, oder in der Tat eine beliebige andere Konfiguration von Spannungsquellen/-puffern/-folgern oder Schaltungselementen, die mit passiven oder aktiven Netzwerken gekoppelt sind, die als ein Unterteil einer Schaltung hoher Ebene implementiert werden könnten, definieren und einschließen soll, und die vorliegenden Lehren sollen nicht auf irgendeine spezifische Implementierung eingeschränkt werden. Innerhalb dieser allgemeinen Definition versteht sich, dass die vorliegenden Lehren nicht auf irgendeine spezifische Konfiguration und daher Verwendung des Begriffs Referenzanschluss beschränkt werden sollten.
Ferner werden innerhalb des Kontextes der folgenden beispielhaften Figuren gleiche oder ähnliche Komponenten, die mit Bezug auf eine Figur beschrieben sind, mit den gleichen Bezugsziffern in anderen Figuren bezeichnet.
1 zeigt eine beispielhafte schematische Blockform eines mehrstufigen Digital-Analog-Wandlers DAC 100, der gemäß den vorliegenden Lehren bereitgestellt ist. Der DAC umfasst eine erste DAC-Stufe 110 mit mehreren Impedanzelementen (in der schematischen Darstellung als Impedanzelemente R1 gezeigt). Die erste Stufe, die einen ersten String 110 beinhaltet, ist mit Referenzanschlüssen oder -knoten gekoppelt, in diesem spezifischen Beispiel Referenzanschlüssen, die durch eine Spannungsquelle an einem ersten 111 und zweiten 112 Referenzknoten bereitgestellt werden.
In der schematischen Darstellung von 1 sind diese Referenzknoten nicht mit irgendeiner Bezugnahme darauf detailliert, ob sie Referenzknoten für positive und negative Spannungen sind, da zu erkennen ist, dass unterschiedliche Potenziale nach Bedarf bereitgestellt werden könnten. Der erste String ist dazu ausgelegt, MSBs (höchstwertige Bits) eines digitalen Eingangssignals umzuwandeln, und kann daher als ein MSB-DAC-String angesehen werden. Wie aus dem Folgenden verstanden wird, können in bestimmten Konfigurationen ausgewählte LSB-Codes auch durch selektives und sinnvolles Schalten von Impedanzelementen des ersten Strings bereitgestellt werden, und die vorliegenden Lehren sollen nicht so ausgelegt werden, dass sie nur auf das Bereitstellen eines MSB-Schaltens vom ersten String eingeschränkt sind. Es versteht sich daher aus dem Folgenden, dass gemäß den vorliegenden Lehrern ein sinnvolles Schalten von mindestens einem der Impedanzelemente dieses ersten Strings verwendet werden kann, um einen LSB-Übergang am Ausgang des DAC bereitzustellen. Auf diese Weise sollte die erste Stufe nicht als ausschließlich eine Umwandlung von MSBs des digitalen Eingangswortes bereitstellend angesehen werden.
Der DAC 100 umfasst auch einen zweiten Satz von Schaltungskomponenten, die dazu ausgelegt sind, LSBs (niederwertigste Bits) eines digitalen Eingangssignals umzuwandeln, und können daher als ein LSB-DAC-Block 120 angesehen werden. Dieser LSB-DAC-Block 120 umfasst einen zweiten String 160 des DAC, wobei der zweite String 160 mehrere Impedanzelemente R2 umfasst und eine zweite Stufe des DAC definiert. Individuelle dieser Impedanzelemente sind mit individuellen Schaltern gekoppelt, was ein selektives Schalten dieser Impedanzelemente ermöglicht. Es versteht sich, dass die Anzahl von individuellen Impedanzelementen im zweiten String in Abhängigkeit von der Gesamt-DAC-Konfiguration variieren wird, und diese beispielhafte Anordnung von drei individuellen Widerständen sollte als rein beispielhaft für die Anzahl von Impedanzelementen angesehen werden, die die tatsächliche Schaltung bilden können. Dieser LSB-DAC-Block 120 ist in dieser schematischen Darstellung als schaltbar mit einem Ausgangsknoten 140 des DAC gekoppelt gezeigt, aber es versteht sich, dass zusätzliche Stufen bereitgestellt sein können. Wie oben erwähnt, ist der zweite Block oder die zweite Stufe dazu ausgelegt, LSBs (niederwertigste Bits) eines digitalen Eingangssignals umzuwandeln, und kann daher als ein LSB-DAC-String angesehen werden, aber wiederum, wie aus dem Folgenden zu würdigen ist, sollen die vorliegenden Lehren nicht als darauf beschränkt angesehen werden, dass sie nur ein LSB-Schalten von diesem zweiten String bereitstellen.
Es versteht sich, dass das Verwenden gleichwertiger Widerstände für jeden der Einheitswiderstände in der ersten 110 und der zweiten 120 Stufe vorteilhafterweise dazu beiträgt, eine gewünschte lineare Lösung für die Umwandlung von digitalen Eingangscodes in entsprechende analoge Werte bereitzustellen. Es versteht sich jedoch, dass innerhalb des Kontextes der vorliegenden Lehren das Bereitstellen gleichwertiger Widerstände nicht innerhalb des Kontextes der vorliegenden Lehren wesentlich ist. Es versteht sich auch, dass die Anzahl von Widerständen R1, die in der ersten Stufe 110 bereitgestellt sind, typischerweise größer ist als die Anzahl von Widerständen R2 in der zweiten Stufe 120, da diese Widerstände bevorzugt verwendet werden, um MSB-Übergänge der DAC-Übertragungsfunktion bereitzustellen. Es versteht sich, dass die Werte der Einheitswiderstände R1 nicht gleich den Werten der R2-Widerstände sein müssen.
Es versteht sich, dass die Auflösungder DAC-Übertragungsfunktion von dem durch die zweite Stufe bereitgestellten LSB-Beitrag abhängt. Demnach wird sich durch das Reduzieren des Widerstandswerts der individuellen R2-Widerstände dieser zweiten Stufe 120 relativ zu dem Widerstandswert der individuellen R1-Widerstände der ersten Stufe 110 die Größe der durch die zweite Stufe bereitgestellten LSBs reduzieren. Um zu gewährleisten, dass die Gesamtkonsistenz der Übertragungsfunktion beibehalten wird, wird der LSB-Beitrag von der dritten Stufe signifikanter. Die Beibehaltung der Konsistenz der DAC-Übertragungsfunktion mit R2-Widerständen, die einen reduzierten Wert aufweisen, kann durch das Erhöhen der Auflösung der dritten Stufe erreicht werden, sodass diese der Reduzierung des Beitrags der Auflösung der zweiten Stufe entspricht oder diese kompensiert.
Wie in 1 gezeigt, umfasst der DAC 100 ferner eine dritte Stufe 130, die als einen ersten und zweiten schaltbaren Impedanzpfad zu ausgewählten Teilen der zweiten Stufe 120 bereitstellend angesehen werden kann. Durch das Schalten entweder des ersten oder zweiten schaltbaren Teils zu der zweiten Stufe wird der ersten Stufe 110 des DAC 100 eine Last präsentiert.
In der Anordnung von 1 umfassen die schaltbaren Pfade einen ersten Teil 130A und einen zweiten Teil 130B. Sowohl der erste Teil als auch der zweite Teil umfasst eine Last - in 1 als RLASTA und RLASTB gezeigt, sodass die dritte Stufe 130 (die in 1 als zwei Bestandteile 130A, 130B umfassend gezeigt ist) eine erste Last und eine zweite Last umfasst. Durch das Schalten entweder der ersten Last oder der zweiten Last in die Schaltung kann sowohl die erste als auch zweite Last 130A, 130B unabhängig mit anderen Komponenten der DAC-Architektur gekoppelt werden, sodass diese jeweilige Last der ersten Stufe der Architektur selektiv präsentiert wird. Auf diese Weise werden die erste und zweite Last auf eine komplementäre Weise mit der anderen der zweiten und ersten Last gekoppelt. Dies kann durch das Bereitstellen der individuellen Teile 130A und 130B der dritten Stufe als ein erster und zweiter individueller schaltbarer Impedanzpfad, die zwischen sowohl der ersten als auch zweiten Stufe des DAC bereitgestellt sind, bewirkt werden. Durch ein sinnvolles Schalten dieser jeweiligen Pfade ist es möglich, die jeweilige Last des Teils 130A oder 130B in Reihe mit dem Widerstandswert der ausgewählten Widerstände von der ersten Stufe 110 des DAC und mit ausgewählten Widerständen von der zweiten Stufe 120 des DAC bereitzustellen. Die erste und zweite Last können jeweils eine variable Last umfassen, die durch einen variablen Widerstand oder andere Impedanzelemente bereitgestellt werden kann, um mehrere individuell schaltbare Impedanzelemente bereitzustellen, die selektiv gekoppelt oder geschaltet werden können, um die Gesamtlast zu variieren, die dem ersten Satz von Schaltungskomponenten 110 präsentiert wird, wie in 3 gezeigt.
In der Anordnung von 1 werden die mehreren individuellen schaltbaren und komplementären Impedanzpfade, die durch die dritte Stufe definiert werden, selektiv aktiviert, sodass, wenn eine Last vom ersten Teil 130A der dritten Stufe zu der ersten Stufe 110 bereitgestellt wird, es im Wesentlichen keine DC-Last gibt, die durch den zweiten Teil 130B der dritten Stufe zu derselben ersten Stufe bereitgestellt wird. Dies kann konfiguriert werden, indem gewährleistet wird, dass, wenn ein erster schaltbarer Impedanzpfad, der einen ersten Pfad durch den dritten Satz von Schaltungskomponenten definiert, aktiviert wird, ein entsprechender zweiter Pfad durch den dritten Satz von Schaltungskomponenten entkoppelt wird, sodass in einem statischen Zustand der erste und zweite Teil nicht gleichzeitig aktiviert sind. Es versteht sich, dass bestimmte Übergänge zwischen den beiden Pfaden Instanzen aufweisen können, bei denen die beiden aktiviert sind, aber für den Zweck eines statischen Betriebs liefern die vorliegenden Lehren, dass einer der beiden Pfade aktiviert ist, während der andere der beiden deaktiviert ist.
In einem Aspekt umfasst ein erster der individuellen komplementären Impedanzpfade einen ersten schaltbaren variablen Widerstand. In bestimmten Konfigurationen umfasst ein zweiter der individuellen komplementären Impedanzpfade einen zweiten schaltbaren variablen Widerstand. Die Widerstände von sowohl dem ersten als auch zweiten schaltbaren variablen Widerstand können mit dem gleichen Widerstandswert aufweisend bereitgestellt werden oder weisen Widerstandswertbereiche auf, die sich einander überlappen.
In einem Aspekt umfasst ein erster der individuellen komplementären Impedanzpfade mehrere Widerstände, die individuell schaltbar sind, um sowohl MSB-Übergänge (MSB: Most Significant Bit - höchstwertiges Bit) als auch LSB-Übergänge (LSB: Least Significant Bit - niederwertigstes Bit) innerhalb des DAC zu definieren.
Die dritte Stufe kann dazu ausgelegt sein, sowohl einen Pfad mit hoher Auflösung als auch einen Pfad mit niedriger Auflösung von der ersten Stufe zu einem Ausgang des DAC bereitzustellen. Dies kann durch das Bereitstellen mehrstufiger Architekturen erreicht werden, die Impedanzen umfassen können, die in Reihe und/oder parallel gekoppelt sind. Ein Beispiel für eine Architektur, die vorteilhafterweise innerhalb des Kontextes der vorliegenden Lehren eingesetzt werden kann, um einen parallelen programmierbaren Widerstandswert bereitzustellen, ist jene, die in der gemeinsam zugewiesenen Anmeldung mit Anwaltsaktenzeichen 26256.0372-NP (APD 5268-1), US-Anmeldung 14/823 , 843 , eingereicht am 11. August 2015, beschrieben ist. Wie in dieser Anmeldung beschrieben, kann eine programmierbare Impedanz durch eine Architektur bereitgestellt werden, die einen Impedanzwert über zwei Knoten als Reaktion auf ein Eingangscodewort bereitstellt. Die Impedanz wird von einem ersten Zweig, der zwischen den beiden Knoten gekoppelt ist und bei der Bereitstellung von Impedanzwerten über einen ersten Bereich des Eingangscodewortes verwendet wird, und einem zweiten Zweig, der zwischen den beiden Knoten gekoppelt ist und bei der Bereitstellung von Impedanzwerten über einen zweiten Bereich des Eingangscodewortes verwendet wird, erzeugt. Durch das Verwenden eines ersten und zweiten Zweigs zum Erzeugen von Impedanzen für jeweilige Bereiche des erforderlichen Betriebs ist es möglich, Probleme zu vermeiden, die mit Schaltwiderständen, Leckverlust und Geschwindigkeit in anderen bekannten vergleichbaren programmierbaren Impedanzen assoziiert sind, die dazu ausgebildet sind, über einen gesamten Betriebsbereich zu arbeiten. Dies ermöglicht einen Dynamikbereich mit höherer Auflösung als herkömmlich verfügbar ist.
Auf diese Weise kann die dritte Stufe ein programmierbares Widerstandsnetzwerk umfassen, das die mehreren individuellen schaltbaren und komplementären Impedanzpfade bereitstellt. Ein solches programmierbares Widerstandsnetzwerk kann digital gesteuert werden und unter Verwendung eines variablen Widerstands in Form eines digitalen Rheostats, eines digitalen Potenziometers oder digiPOT bereitgestellt werden. Zum Zwecke der Vollständigkeit die folgenden Beispiele für digital variable Widerstände, die nützlich innerhalb des Kontextes der vorliegenden Lehren eingesetzt werden können: US5495245 , US6414616 , US6567026 und US7956786 .
Der DAC 100 ist in einem von drei statischen oder ausgeprägten Modi betreibbar. In einem ersten Modus ist die erste Stufe schaltbar mit der zweiten Stufe unabhängig von der dritten Stufe gekoppelt; in einem zweiten Modus ist die Last der dritten Stufe mit einem ersten Teil der zweiten Stufe von Schaltungskomponenten gekoppelt und wird diesem präsentiert und in einem dritten Modus ist die Last der dritten Stufe mit einem zweiten Teil der zweiten Stufe von Schaltungskomponenten gekoppelt und wird diesem präsentiert, wobei sowohl der dritte als auch zweite Modus unabhängig von dem anderen des zweiten und dritten Modus präsentiert wird. Da die Last von der dritten Stufe zu unterschiedlichen Teilen der zweiten Stufe präsentiert wird, wird ihr Effekt an der analogen Gesamt-Übertragungsfunktion, die am Ausgang 140 des DAC bereitgestellt ist, verschieden sein. Die Übergänge zwischen dem ersten, zweiten und dritten Modus können in Abhängigkeit von den Eingangscodes, die dem DAC 100 bereitgestellt werden, programmiert oder vorkalibriert werden. Auf diese Weise können die Übergänge zwischen dem ersten, zweiten und dritten Modus aus einer digital codierten DAC-Übertragungsfunktion oder aus vorprogrammierten oder vorkalibrierten Abhängigkeiten vom DAC-Eingangscode ermittelt werden. Eine solche Kalibrierung kann durch die Verwendung von Nachschlagetabellen, boolescher Logik oder Syntheseoptimierung oder dergleichen bewirkt werden, wie durch Durchschnittsfachleute auf dem Gebiet gewürdigt wird. Ferner kann eine ausführlichere digitale Optimierung verwendet werden, z. B. für niedrige Leistung oder Bereichsoptimierung, falls/wie gewünscht, wie durch Fachleute auf dem Gebiet gewürdigt wird.
Es versteht sich, dass die vorstehend veranschaulichten drei DAC-Stufen 110, 130, 120, wenn sie miteinander gekoppelt sind, eine Gesamtimpedanz zum Erbringen des angezielten, konfigurierten Ausgangsspannungspegels hinsichtlich der Referenzanschlüsse 111, 112 bereitstellen. Die spezifische Kopplung individueller Elemente von jeder der drei Stufen wird den Ausgangsspannungspegel variieren, und diese spezifische Kopplung wird vom Eingangscode abhängen, der eine Umwandlung erfordert. Wie in 1 gezeigt, wird die zweite Stufe 120 auch ein Schaltnetzwerk beinhalten, das betrieben wird, um einen Anschluss des R2-Widerstand-Strings 120 mit dem Ausgangsknoten 140 zu koppeln, und der Impedanzbeitrag des Schaltnetzwerks wird in die DAC-Übertragungsfunktion in allen statischen oder DC-Betriebsmodi integriert.
4 zeigt eine andere Variation, die nützlich eingesetzt werden kann. In dieser Konfiguration ist es optional auch möglich, die Knoten des ersten R1-Strings, der durch die erste Stufe 110 bereitgestellt wird, mit dem Ausgang 140 zu koppeln und daher den Beitrag der dritten Stufe 130 in den DAC-Betrieb auf eine andere Weise zu integrieren. In einer solchen Konfiguration sind die Impedanzelemente R2 der zweiten Stufe 120 nicht direkt schaltbar mit dem Ausgang 140 gekoppelt, die innerhalb des Blocks 120 gezeigten Schalter werden offen gelassen, sodass die Impedanz, die zu der Gesamt-DAC-Übertragungsfunktion beiträgt, über den Pfad ist, der durch die Schalter 400 definiert wird. Während dies zusätzliche Flexibilität liefern kann, besitzt es assoziierte Nachteile in dem Sinne, dass es einen zusätzlichen Satz von Schaltern 400A, 400B erfordert, die von der ersten Stufe 110 zu dem Ausgang 140 koppeln.
In dieser beispielhaften Konfiguration werden die Schalter400A, B in Kombination mit sinnvollem Schalten der Schalter 410, 430A, 430B verwendet, d. h. es besteht eine Absicht, dass individuelle dieser Schalter 410, 430A, 430B einen Pfad so definieren werden, dass individuelle von RLASTA, RLASTB und ausgewählte des R2-Strings 160 auch am Ausgang 140 beitragen werden. In einer weiteren Konfiguration können die ausgewählten Schalter 410, 430A, 430B offen gelassen werden, sodass die Spannung am Ausgang 140 direkt und nur mit Beiträgen von der ersten Stufe 110 assoziiert ist. Es versteht sich, dass die Anzahl von Codes, die unter Verwendung einer solchen direkten Kopplung von nur der ersten Stufe umgewandelt werden kann, beschränkt ist. Das Verwenden der Doppelschalteranordnung 400A, 400B, wie in 4 veranschaulicht, ermöglicht, dass ein Leapfrog-Schaltregime implementiert wird, wobei benachbarte der Widerstände R1 im String der ersten Stufe 110 selektiv mit dem Ausgang 140 gekoppelt werden können.
In einer anderen Konfiguration, die nicht gezeigt ist, kann nur ein Satz von Schaltern, die die erste Stufe 110 mit dem Ausgang 140 koppeln, bereitgestellt sein. Die Spezifikationen dieser Schaltarchitektur können sich von denen unterscheiden, die für das Leapfrog-Schalten verwendet werden, das zum Koppeln von ungeraden und geraden des R1-Widerstand-Strings mit dem Ausgang 140 von 4 verwendet wird.
5 und 6 zeigen eine Variation an den vorstehend beschriebenen Schaltungskomponenten der dritten Stufe. In diesen Anordnungen, die ähnlich zu 1 einen ersten und zweiten schaltbaren Impedanzpfad zu ausgewählten Teilen der zweiten Stufe 120 bereitstellen, die, wenn sie geschaltet werden, eine Last zu der ersten Stufe 110 des DAC 100 präsentieren, verwendet die Schaltungsanordnung die gleiche Last, aber ein anderes Schaltregime, um den gleichen Effekt zu erreichen.
In der Anordnung von 5A, die der Konfiguration von 3 ähnelt und von der sich erinnert wird, dass sie Spezifikationen einer Anordnung zum Bereitstellen von entweder RLASTA oder RLASTB zeigt, ist die erste Stufe 110 über eine Schaltanordnung 430 mit einem Widerstandsnetzwerk 130 gekoppelt. Dies ermöglicht, dass ausgewählte der R1-Widerstände von der ersten Stufe mit der dritten Stufe 130 gekoppelt werden.
Die Schalter 520 ermöglichen eine Auswahl eines geeigneten Satzes von Widerständen von der ersten Stufe 130, wohingegen Schalter 501, 502 bestimmen, mit welchem Teil der zweiten Stufe 120 diese ausgewählten Widerstände gekoppelt werden. Durch das selektive Schalten von individuellen der Widerstände kann die bereitgestellte Gesamtlast variiert werden. Es versteht sich, dass sich 5A von der Anordnung von 3 darin unterscheidet, dass ein zusätzlicher Satz von Schaltern 501, 502 bereitgestellt ist, die auf eine komplementäre Weise geschaltet werden, um zu variieren, an welchen Teil der zweiten Stufe 120 die Last des Widerstandsnetzwerks 130 angelegt wird. Falls beispielsweise der Schalter 501 geschlossen ist und der Schalter 502 offen gelassen wird, dann wird die Last an einen oberen Teil der zweiten Stufe angelegt. Alternativ, wenn 501 offen gelassen wird und 502 geschlossen ist, dann wird die Last mit dem unteren Teil der zweiten Stufe gekoppelt. Es versteht sich, dass die Begriffe „oberer“ und „unterer“ für die in 5A gezeigte Kopplung repräsentativ sind und nicht die Kopplung auf irgendeine spezifische Konfiguration einschränken sollen. In dieser Hinsicht versteht sich, dass die Schaltungskomponenten der dritten Stufe 130 schaltbar mit einem beliebigen ersten und zweiten Teil der zweiten Stufe gekoppelt werden können.
Auf eine ähnliche Weise, und wie in 5B gezeigt, ist es möglich, einen ersten und zweiten Pfad von einem beliebigen ersten und zweiten Anschluss innerhalb der ersten Stufe 110 zu einem beliebigen ersten und zweiten Teil der zweiten Stufe 120 bereitzustellen. In der vereinfachten schematischen Darstellung von 5B ist dies als einen ersten 410A und einen zweiten 410B Schalter verwendend gezeigt, die die erste Stufe 110 mit einem ersten und zweiten Teil der zweiten Stufe 120 koppeln.
In dieser Konfiguration von 5A oder 5B ist das Schaltnetzwerk 501, 502 separat zu den Schaltungselementen des Widerstandsnetzwerks bereitgestellt, das die Last der dritten Stufe 130 bereitstellt. Es versteht sich, dass eine solche Anordnung einen ersten 520 und zweiten 501, 502 Satz von Schaltern bereitstellt, die in der Reihe miteinander geschaltet werden. Der erste Satz 520 von Schaltern ist integral zu der dritten Stufe 130 und ermöglicht ein selektives Schalten von individuellen des Widerstandsnetzwerks. Der zweite Satz 501, 502 ist bereitgestellt, um dann die Kopplung dieser ausgewählten Widerstände mit einem jeweiligen Ort innerhalb der zweiten Stufe 120 zu ermöglichen.
In einer alternativen Anordnung, die in 6 gezeigt ist, ist ein erster 601 und zweiter 602 Satz von Schaltern bereitgestellt, wobei sowohl der erste als auch zweite Satz von Schaltern eine Auswahl von individuellen der Widerstände des Widerstandsnetzwerks innerhalb der dritten Stufe 130 ermöglicht. Jeder der Sätze von Schaltern kann als ein Multiplexer angesehen werden, da sie ermöglichen, dass eine Auswahl von individuellen der Widerstände des Widerstandsnetzwerks miteinander gekoppelt werden, um eine Ausgangslast zu der zweiten Stufe 120 bereitzustellen. Im Effekt liefert diese Konfiguration eine duale Multiplexing-Funktion, bei der die Schalter 601, 602 eine Funktion eines digitalen Potenziometers, manchmal als ein digiPOT bezeichnet, bereitstellen, wobei sie das Schalten ausgewählter Widerstände innerhalb der dritten Stufe 130 zu der zweiten Stufe 120 ermöglicht und auch eine Auswahl von individuellen der Widerstände R2 innerhalb der zweiten Stufe 120 bereitstellt.
Auf eine ähnliche Weise zu der oben beschriebenen ist es unter Verwendung der Schaltanordnung 430 möglich, zu variieren, welche ausgewählten der R1-Widerstände von der ersten Stufe mit der dritten Stufe 130 gekoppelt werden.
Es versteht sich, dass in der schematischen Darstellung von 6A (und auch 6B) die Impedanzelemente innerhalb der dritten Stufe 130 als ein einzelner String gezeigt sind. Es versteht sich, dass diese Einzelstring-Implementierung zur Vereinfachung der Erläuterung bereitgestellt ist und es gleichermaßen wünschenswert sein kann, ein mehrstufiges digitales Rheostat zu verwenden, um die Anzahl von Schaltern zu reduzieren. Es versteht sich, dass dies auch eine Implementierung ermöglicht, bei der die letzte Stufe eine niedrige Auflösung aufweist, die folglich eine Reduzierung der Anzahl von Schaltern ermöglicht, die zwischen der dritten Stufe 130 der zweiten Stufe 120 erforderlich sind.
Auf diese Weise wird die dritte Stufe, von der sich aus der obigen Besprechung erinnert wird, dass sie in einem Aspekt der vorliegenden Lehren durch ein digitales Potenziometer bereitgestellt wird, ein Widerstandsnetzwerk beinhalten wird, das mit einer Anordnung 602 eines ersten 601 und zweiten Multiplexers gekoppelt ist, die einen Gesamt-Dual-Multiplexer 600 bereitstellt. Durch das Verwenden entweder des ersten 601 oder zweiten 602 Multiplexers ist es möglich, die Last von der dritten Stufe zu spezifischen Teilen der zweiten Stufe 120 bereitzustellen. In der schematischen Darstellung von 6A repräsentiert die durchgezogene Linie der Schalter 601 eine Aktivierung dieses Satzes von Schaltern, sodass die Last an den oberen Teil der zweiten Stufe 120 bereitgestellt wird. In einer alternativen Konfiguration, bei der es ein Bedürfnis gibt, die Last mit dem unteren Teil zu koppeln, würde der erste Satz von Schaltern 601 deaktiviert werden und ausgewählte des zweiten Satzes von Schaltern 602 würden aktiviert werden.
Auf eine ähnliche Weise zu dieser Anordnung, und auch zu der in 5B gezeigten, wie in 6B gezeigt, ist es möglich, einen ersten und zweiten Pfad zwischen der ersten Stufe 110 und der zweiten Stufe 120 über einen ersten 410A und einen zweiten 410B Schalter bereitzustellen, um eine Kopplung der ersten Stufe 110 mit einem beliebigen ersten Teil oder zweiten Teil der zweiten Stufe 120 zu ermöglichen.
Es versteht sich, dass, wenn die dritte Stufe ein einzelnes spaltbares Widerstandsnetzwerk umfasst, das mit der ersten Stufe über einen einzelnen Multiplexer 430 gekoppelt ist - wie nach 5 oder 6 - ein erster und zweiter geschalteter Ausgang der dritten Stufe verwendet werden, um das einzelne schaltbare Widerstandsnetzwerk der dritten Stufe mit der zweiten Stufe zu koppeln, dass die Spezifikationen des bereitgestellten Schaltnetzwerks variieren werden, da sich die Spezifikationen einer Schaltarchitektur, die für das Leapfrog-Schalten verwendet wird, um ungerade oder gerade des R1-Widerstand-Strings mit dem Ausgang 140 zu koppeln, von einem Schaltnetzwerk unterscheiden werden, das verwendet wird, um einfach ausgewählte der Widerstände innerhalb der ersten Stufe 110 mit dem Ausgang 140 zu koppeln.
Obwohl nicht ausführlich beschrieben, versteht es sich, dass die Schalter selbst eine Impedanz beitragen werden, genauso wie irgendeine parasitäre Schaltung und/oder Verbindungsimpedanz, und dass diese Impedanzen zu der Gesamtimpedanz der DAC-Architektur während eines beliebigen spezifischen Schaltregimes beitragen werden. Der Durchschnittsfachmann wird verstehen, dass diese sekundären Impedanzen bei der Bestimmung der Gesamtimpedanz des Netzwerks berücksichtigt werden müssen und diese Parameter während des Schaltungsdesigns und der Schaltungssimulation bestimmt werden.
Es versteht sich, dass eine solche Programmierung des DAC eine sequenzielle Aktivierung von jedem der Betriebsmodi in einer Leapfrog-Anordnung bewirken wird, sodass für jedes Impedanzelement in der ersten Stufe ein Schaltregime bewirkt wird, um sequenziell den ersten, zweiten und dritten Modus zu aktivieren, wenn der DAC-Eingangscode inkrementiert oder dekrementiert wird.
Ein Beispiel für eine solches Schaltregime ist aus einer Untersuchung der 2A, 2B, 2C, 2D und 2E ersichtlich, die mit Bezug auf die Schaltungsanordnung von 1 beschrieben sind, die die Verwendung von zwei ausgeprägten Lasten RLASTA und RLASTB beschrieb. Es versteht sich, dass das Verwenden einer gemeinsam genutzten Last, aber unterschiedlicher Schaltpfade der 5 oder 6 ein äquivalenter Satz von schematischen Darstellungen erzeugt werden könnte, die eine sinnvolle Auswahl von entweder dem ersten, zweiten oder dritten Modus zeigen. Der Kürze halber sind diese schematischen Darstellungen hierin nicht bereitgestellt.
In 2A befindet sich der DAC im dritten Modus, bei dem die Ausgangsspannung, die bei 140 bereitgestellt wird, Beiträge von sowohl R1, R2 als auch RLASTB aufweist. Dies wird durch das Schalten von RLASTB in Reihe mit dem R2-Netzwerk vom R1-Netzwerk erreicht.
In 2B wird sowohl RLASTA als auch RLASTB nicht in das Netzwerk geschaltet, sodass die Spannung am Ausgang 140 direkt vom Beitrag von sowohl dem R1- als auch R2-Impedanznetzwerk kommt. Dies repräsentiert den ersten Betriebsmodus des DAC 100, da die erste Stufe schaltbar mit der zweiten Stufe gekoppelt ist, ohne wesentlichen DC-Beitrag von den Lasten RLASTA, RLASTB der dritten Stufe.
In 2C wird der zweite Betriebsmodus beispielhaft dargestellt. In dieser Konfiguration weist die Ausgangsspannung, die bei 140 bereitgestellt wird, Beiträge von sowohl R1, R2 als auch RLASTA auf.
In 2D ist die Last RLASTA mit einem alternativen der R1-Impedanzelemente gekoppelt, was eine Leapfrog-Konfiguration repräsentiert, wobei die RLASTA schaltbar mit der unteren Seite des untersten gezeigten Widerstands R1 der ersten Stufe gekoppelt ist, mit der der R2-String gekoppelt ist. Dieses Leapfrog entlang des R1-Strings kann für sowohl RLASTA als auch RLASTB bei verschiedenen Übergängen implementiert werden, die für ausgewählte DAC-Eingangscodes bereitgestellt werden. Es versteht sich, dass es in einer solchen Leapfrog-Konfiguration zwei Schalter gibt, die für jeden Knoten des R1-Strings bereitgestellt sind, und dass eine sinnvolle Auswahl von individuellen dieser Schalter die Last der dritten Stufe einkoppeln kann oder einen direkten DAC-Pfad zwischen der ersten 110 und der zweiten Stufe 120 bereitstellen kann.
In 2E ist sowohl RLASTA als auch RLASTB ausgeschaltet und repräsentiert die erneute Annahme des ersten Modus, ähnlich zu dem mit Bezug auf 2B beschriebenen. Die Schaltkonfiguration von R1 zu R2 wird jedoch durch Leapfrogging entlang des R1-Strings variiert, sodass der obere Teil des R2-Netzwerks jetzt mit dem unteren Teil des untersten gezeigten Widerstands R1 gekoppelt ist, mit dem der untere Teil des R2-Strings gekoppelt ist - siehe zum Vergleich das in 2B veranschaulichte Schaltregime. Dies ermöglicht, dass der Beitrag benachbarter Widerstände von der ersten Stufe sequenziell bei der Bereitstellung einer Umwandlung spezifischer DAC-Eingangscodes nach einem Leapfrog-Schaltregime verwendet wird. Es versteht sich, dass die Verwendung von Leapfrog-Schalten vorteilhafterweise eine Reduzierung der Anzahl von erforderlichen DAC-Schaltern ermöglicht.
Es versteht sich, dass die durch jede der 2A bis 2E bereitgestellte Schaltsequenz die Art von Schaltregime repräsentiert, das verwendet wird, um ein Dekrementieren des DAC von einer initialen Kopplung zu der Oberseite der zweiten Stufe 120 in 2A zu der Unterseite derselben Stufe in 2C zu ermöglichen. In 2D ist der RLASTA-String parallel mit dem unteren Widerstand R1 der ersten Stufe gekoppelt, wodurch der R2-String umgedreht und eine Leapfrog-Implementierung demonstriert wird. Es versteht sich aus einer Untersuchung der 2C und 2D, dass beim Übergang vom Koppeln eines ersten Impedanzelements der ersten Stufe zu der zweiten Stufe zum Koppeln eines zweiten Impedanzelements in der ersten Stufe zu der zweiten Stufe der existierende zweite Betriebsmodus beibehalten wird, da RLASTA weiterhin zu der ersten Stufe präsentiert wird, jedoch zu einem anderen Impedanzelement dieser ersten Stufe. Es versteht sich, dass, obwohl dies die Verwendung von RLASTA veranschaulicht, ein ähnliches Leapfrogging für RLASTB verwendet werden kann und dass das Leapfrogging von RLASTA oder RLASTB zu den Elementen der ersten Stufe typischerweise für alternative der Elemente der ersten Stufe implementiert werden wird.
Eine Weiterführung dieses Leapfrog-Schaltens ist in 2E gezeigt, bei dem ein Schalten der zweiten Stufe 120 bewirkt wird, um eine Auswahl benachbarter Widerstände von der ersten Stufe 110 zu ermöglichen.
Eine Untersuchung der in 2B bis 2E gezeigten Sequenz zeigt, wie aufeinanderfolgende Widerstände des ersten Strings 110 in das Gesamt-DAC-Netzwerk gekoppelt werden können, um aufeinanderfolgende DAC-Übertragungsfunktion-Änderungen bereitzustellen.
Obwohl dies mit Bezug auf einen Leapfrog-Schaltregime beispielhaft dargestellt ist, versteht sich, dass andere Arten von Schaltregimes auch implementiert werden könnten. Beispielsweise ist es möglich, ein Schalten zu verwenden bzw. bereitzustellen, das keine derartige komplexe umgedrehte oder Leapfrog-Schaltmethode erfordert.
Es versteht sich, dass die Anordnung der individuellen Stufen der mehrstufigen Architektur nach den vorliegenden Lehren eine intrinsische Monotonie beibehält, die gewöhnlich mit einer Einzelstring-Architektur assoziiert ist. Die Verwendung des hierin veranschaulichten Schaltregimes kann bei Nichtvorhandensein einer Fehlfunktion oder eines Defekts einer Schaltung eine monotone Übertragungsfunktionscharakteristik bereitstellen.
Obwohl es oben im Kontext eines dreistufigen DAC beschrieben ist, können zusätzliche Stufen zu dem Gesamt-DAC-Netzwerk hinzugefügt werden, und während jede zusätzliche Stufe zu dem Netzwerk zugefügt wird, kann die Anzahl von Impedanzelementen in den nachfolgenden Strings reduziert werden. Da der innerhalb der ersten Stufe definierte erste String den Leistungsverbrauch dominiert und einen Schlüsselteil der Genauigkeit des DAC bereitstellt, wird er typischerweise eine größere Anzahl von Impedanzelementen im Vergleich zu nachfolgenden Stufen beinhalten. Letztendlich, falls ausreichende Anzahlen von Stufen hinzugefügt werden, kann die Anzahl von Impedanzelementen minimiert werden.
Die Referenzanschlüsse sind typischerweise mit dem ersten String 110 gekoppelt und sind typischerweise mit einer Spannungsquelle gekoppelt. Wie durch Fachleute auf dem Gebiet verstanden wird, soll der Begriff Spannungsquelle eine aktive Spannungsquelle, einen Spannungspuffer oder eine Stromquelle definieren oder einschließen, die/der mit anderen Schaltungselementen gekoppelt ist und dazu ausgelegt ist, eine Zielspannung bereitzustellen. Innerhalb dieser allgemeinen Definition versteht sich, dass die vorliegenden Lehren nicht auf irgendeine spezifische Konfiguration und daher Verwendung des Begriffs Referenzanschluss beschränkt werden sollten. Es versteht sich ferner, dass dort, wo die Referenzanschlüsse durch Spannungsquellen/-puffer/-folger angesteuert werden oder mit passiven, aktiven oder geschalteten Netzwerken gekoppelt sind, diese als ein Unterteil einer Schaltung hoher Ebene implementiert werden könnten, und die vorliegenden Lehren sollen nicht auf irgendeine spezifische Implementierung beschränkt sein.
Um eine Digital-Analog-Umwandlung bereitzustellen, liefern solche DAC-Schaltungen ein sinnvolles Schalten der individuellen Impedanzelemente, um eine entsprechende analoge Ausgabe für einen digitalen Eingangscode bereitzustellen. Fachleute auf dem Gebiet erkennen und wissen, dass die Schaltnetzwerke, die zum Koppeln individueller Impedanzelemente verwendet werden, auch Impedanz im Gesamt-DAC-Netzwerk beitragen.
Eine Optimierung des DAC kann auf eine Anzahl unterschiedlicher Weisen erreicht werden; beispielsweise können eine parasitäre Impedanz und andere layoutabhängige Effekte (LDEs) in die Optimierung integriert werden und die Schalt-Schaltung kann zum Beispiel ein Reihenwiderstandselement des gleichen Typs von Widerstand oder Widerstandsmaterial wie R1 und/oder R2 beinhalten. Jegliche weitere Entwicklungen hinsichtlich des Schalterdesigns mit gesteuerter Impedanz können hier auch verwendet werden.
In einer beispielhaften Implementierung der dritten Stufe als ein digitales Potenziometer - wie oben beschrieben - werden Widerstandselemente, die in der dritten Stufe verwendet werden, typischerweise vom gleichen Typ sein wie er in der ersten und zweiten Stufe verwendet wird, sodass alle Varianzen der drei Stufen, die aus Widerständen hervorgehen, z. B. Prozess- und Temperaturvariationen, korreliert sind und übereinstimmen. Diese Variationsabgleichung oder -verfolgung wird unter Verwendung einer den Fachleuten auf dem Gebiet bekannten Schaltungs- und Layoutdesign-Praxis erreicht.
Es versteht sich, dass dort, wo die Elemente oder Vorrichtungen, die zum Herstellen der individuellen Strings des DAC verwendet werden, mit Bezug auf Widerstände mit einem Widerstandswert beschrieben sind, diese spezifische Beispiele für Impedanzelemente sind, die jeweils eine assoziierte Impedanz aufweisen. Die vorliegenden Lehren sollen nicht als auf Widerstände und Widerstandswert beschränkt ausgelegt werden, und andere Beispiele für Impedanzelemente können innerhalb des Gesamtkontextes der vorliegenden Lehren verwendet werden. Beispielsweise können Stromquellen oder -senken mit dem DAC-Netzwerk verwendet werden, aber es versteht sich, dass die Verwendung passiver Impedanzen nach den obigen beispielhaften Anordnungen vorteilhafterweise ein ratiometrisches Design ergeben und dadurch eine reduzierte Empfindlichkeit gegenüber Fehlerquellen einer Umwandlung von Spannung zu Strom und zurück zu Spannung aufweisen.
Es versteht sich, dass die vorliegenden Lehren MOS-Schalter für den Betrieb der beispielhaften beschriebenen Schaltungen beschreiben. Es versteht sich jedoch, dass der Betrieb der vorliegenden Lehren nicht auf MOS-Schalter beschränkt ist und unter Verwendung von JFET(Sperrschicht-Feldeffekttransistoren)-Schaltern, MESFET(Metall-Halbleiter-FET)-, HEMT(Transistoren mit hoher Elektromobilität)-, MEMS(mikroelektromechanische Systeme)-Schaltern oder ein beliebiges anderes Schaltschema, das in Wandlern verwendet wird, eingesetzt werden kann. Ferner versteht sich, dass MOS-Vorrichtungen nicht unter Verwendung einer Metalloxid-Halbleiter-Konstruktion in modernen Technologien hergestellt werden, sondern dies ein herkömmlicher Begriff ist, der zum Beschreiben von allgemein modernen „CMOS-Prozessen“ verwendet wird, einschließlich jener, die unter Verwendung einer Poly-Gate-, Metall-Gate- und Nicht-Oxid-Isolationsschicht implementiert werden. Es versteht sich ferner, dass dort, wo MOS-Schalter verwendet werden, diese Schalter nicht als Transmission-Gates oder Einzel-MOS-Vorrichtung-Schalter implementiert werden müssen, da viele andere Schalterimplementierungen und -konfigurationen einschließlich Reverse Body Biasing, Forward Body Biasing, adaptives Biasing und andere Schalterdesigntechniken, die Fachleuten auf dem Gebiet bekannt sind, auch gegebenenfalls verwendet werden können.
Andere Ausführungsformen liegen innerhalb des Gedankens und Schutzumfangs der beigefügten Ansprüche. Beispielsweise können aufgrund von Herstellungsvarianzen und nicht idealen Bedingungen zweiter Ordnung die Nennwerte von R1, R2 und Beiträge vom Schaltnetzwerk und parasitären Impedanzen angepasst werden, um optimale Ergebnisse zu ergeben. Monte-Carlo-Analyse, eine andere statistische Analyse oder analoge Designoptimierungswerkzeuge und -methoden können zum Durchführen dieser Optimierung verwendet werden. Beispielsweise werden für jeden Knoten, der von der ersten Stufe 110 zu der zweiten Stufe gekoppelt ist, parasitäre Elemente, die mit dem direkten Pfad 410 und entsprechenden Pfaden, die die dritte Reihenlast-Stufe integrieren, assoziiert sind, wünschenswert abgeglichen. Dies kann sowohl die Schalt-Schaltungsanordnung als auch parasitäre Verbindungsimpedanzen beinhalten. Dies kann in Simulationen erfasst und verifiziert werden, die parasitäre Layout-Elemente integrieren, genannt Layout-Simulationen. Ferner können verschiedene Technologien für die Schalter verwendet werden, wie etwa CMOS-Transmission-Gates, ein MOS-Transistortyp (z. B. NMOS oder PMOS), eines der obigen mit einem einzelnen oder mehreren Reihenwiderständen an einer oder beiden Seiten des Schalters. Weiterhin können zwei parallele Widerstand-Strings verwendet werden.
Während die vorliegenden Lehren vorstehend mit Bezug auf spezifische Beispiele von herkömmlichen Anordnungen mit binärer Nummerierung beschrieben wurden, da diese gewöhnlich bevorzugte und weitläufig verwendete Implementierungen repräsentieren. Die vorliegenden Lehren sollten jedoch nicht als auf solche Implementierungen beschränkt ausgelegt werden, da die Lehren eine Anwendung bei Anordnungen mit nicht binärer Basis oder anderen Nummerierungssystemen wie etwa zum Beispiel relativen Primzahlen aufweisen.
Innerhalb des Kontextes der vorliegenden Lehren ist die Gesamt-DAC-Auflösung eine Kombination der individuellen Beiträge von jeder der Stufen. Im Kontext des Bereitstellens einer binären DAC-Auflösung können eine oder mehrere der individuellen Stufen einen nicht binären Beitrag bereitstellen. Die Anzahl von Zuständen, die durch eine DAC-Architektur gemäß den vorliegenden Lehren bereitgestellt werden, kann gleich oder größer als die sein, die tatsächlich erforderlich ist, und dies sich kann bei der Schaltungs- oder Systemoptimierung nützlich erweisen.
Wo die vorliegenden Lehren spezifische Merkmale oder Elemente mit Bezug auf eine bestimmte Figur beschreiben, versteht es sich, dass diese Merkmale oder Elemente mit anderen Merkmalen oder Elementen verwendet werden könnten, ohne vom Gedanken oder Schutzumfang der beanspruchten Lehren abzuweichen.
Die Wörter „umfasst/umfassend“ und die Wörter „aufweisend/einschließlich“, wenn sie hierin mit Bezug auf die vorliegende Spezifikation verwendet werden, werden verwendet, um das Vorhandensein von genannten Merkmalen, Ganzzahlen, Schritten oder Komponenten zu spezifizieren, schließen jedoch nicht das Vorhandensein oder Hinzufügen von einem bzw. einer oder mehreren anderen Merkmalen, Ganzzahlen, Schritten, Komponenten oder Gruppen davon aus.
Die vorliegenden Lehren sind nicht auf die vorstehend beschriebenen Ausführungsformen beschränkt, sondern können in sowohl Konstruktion als auch Detail variiert werden.
KLAUSELN

1. Mehrstufiger Digital-Analog-Wandler (DAC), umfassend:
- eine erste Stufe, die einen ersten Satz von Schaltungskomponenten umfasst,
- eine zweite Stufe, die einen zweiten Satz von Schaltungskomponenten umfasst, und
- eine dritte Stufe, die einen dritten Satz von Schaltungskomponenten umfasst, wobei die dritte Stufe eine Last innerhalb eines ersten und zweiten individuellen schaltbaren Impedanzpfades bereitstellt;
- wobei der DAC in sowohl einem ersten Modus, einem zweiten Modus als auch einem dritten Betriebsmodus betreibbar ist, wobei im ersten Modus die erste Stufe schaltbar mit der zweiten Stufe unabhängig von der dritten Stufe gekoppelt ist; im zweiten Modus die Last mit einem ersten Teil der zweiten Stufe von Schaltungskomponenten gekoppelt ist und diesem präsentiert wird und im dritten Modus die Last mit einem zweiten, anderen Teil der zweiten Stufe von Schaltungskomponenten gekoppelt ist und diesem präsentiert wird.
2. DAC nach Klausel 1, wobei die Last einen ersten variablen Widerstand oder ein digital variables Impedanzelement umfasst.
3. DAC nach Klausel 1 oder 2, ferner umfassend einen Multiplexer, der dazu ausgelegt ist, die Last selektiv mit der zweiten Stufe von Schaltungskomponenten zu koppeln.
4. DAC nach Klausel 3, wobei mindestens eines der Folgenden gilt:
1. a) der Multiplexer definiert einen ersten und zweiten schaltbaren Pfad von der Last zu der zweiten Stufe von Schaltungskomponenten;
2. b) die dritte Stufe umfasst ein digitales Rheostat, wobei der Multiplexer eine Komponente des digitalen Rheostats ist;
3. c) die dritte Stufe umfasst einen ersten Multiplexer und einen zweiten Multiplexer, wobei eine operative Auswahl von entweder dem ersten Multiplexer oder dem zweiten Multiplexer den ersten und zweiten individuellen schaltbaren Impedanzpfad bereitstellt.
5. DAC nach Klausel 1 oder 2, wobei mindestens eines der Folgenden gilt:
1. a) ferner umfassend einen Satz von Schaltern, die in Reihe mit der Last angeordnet sind, um die Last selektiv mit der zweiten Stufe zu koppeln;
2. b) wobei die Last durch ein Widerstandsnetzwerk bereitgestellt wird, das mehrere Widerstände umfasst, die individuell schaltbar sind, um sowohl MSB-Übergänge (MSB: Most Significant Bit - höchstwertiges Bit) als auch LSB-Übergänge (LSB: Least Significant Bit - niederwertigstes Bit) innerhalb des DAC zu definieren;
3. c) wobei die dritte Stufe dazu ausgelegt ist, sowohl einen Pfad mit hoher Auflösung als auch einen Pfad mit niedriger Auflösung von der ersten Stufe zu einem Ausgang des DAC bereitzustellen.
6. DAC nach einer vorstehenden Klausel, wobei die dritte Stufe eine erste Last und eine zweite Last umfasst, wobei sowohl die erste Last als auch die zweite Last unabhängig von der anderen der zweiten und ersten Last zu der zweiten Stufe von Schaltungskomponenten präsentiert wird.
7. DAC nach Klausel 6, wobei mindestens eines der Folgenden gilt:
1. a) sowohl die erste Last als auch die zweite Last umfassen einen variablen Widerstand und, optional, wobei Widerstandswerte von sowohl dem ersten als auch zweiten variablen Widerstand überlappende Impedanzbereiche aufweisen;
2. b) die erste Last und/oder die zweite Last umfassen ein digital variables Impedanzelement und, optional, wobei sowohl die erste Last als auch die zweite Last ein digital variables Impedanzelement umfassen.
8. DAC nach einer der Klauseln 1 bis 5, wobei die dritte Stufe ein programmierbares Widerstandsnetzwerk umfasst, das mehrere individuelle schaltbare Impedanzpfade bereitstellt, und, optional, wobei das programmierbare Widerstandsnetzwerk dazu ausgelegt ist, digital gesteuert zu werden.
9. DAC nach einer vorstehenden Klausel, wobei der DAC dazu ausgelegt ist, jeden der Betriebsmodi in einer Leapfrog-Anordnung zu aktivieren, sodass für jedes Impedanzelement in der ersten Stufe ein Schaltregime zum Aktivieren des ersten, zweiten und dritten Modus bewirkt wird, und, optional, derart ausgelegt ist, dass bei einem Übergang vom Koppeln eines ersten Impedanzelements der ersten Stufe zu der zweiten Stufe zum sequenziellen Koppeln eines zweiten Impedanzelements in der ersten Stufe zu der zweiten Stufe der existierende Modus beibehalten wird.

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 5969657 [0002]
US 7136002 [0003]
EP 2014/055155 PCT [0004]
US 14/823 [0027]
US 843 [0027]
US 5495245 [0028]
US 6414616 [0028]
US 6567026 [0028]
US 7956786 [0028]

Claims

Mehrstufiger Digital-Analog-Wandler, DAC, umfassend: eine erste Stufe (110), die einen ersten Satz von Impedanzelementen (R1) umfasst, eine zweite Stufe (120), die einen zweiten Satz von Impedanzelementen (R2) umfasst, und eine dritte Stufe (130), die einen dritten Satz von Impedanzelementen umfasst, wobei die zweite Stufe schaltbar mit der ersten Stufe unabhängig von der dritten Stufe und mit einem Ausgang (140) des DAC gekoppelt ist, und die dritte Stufe eine Last innerhalb eines ersten und zweiten individuellen schaltbaren Impedanzpfades zwischen der ersten Stufe und der zweiten Stufe bereitstellt; wobei der DAC dazu ausgelegt ist, zwischen sowohl einem ersten Modus, einem zweiten Modus als auch einem dritten Betriebsmodus in Abhängigkeit von einem Eingangscode in den DAC überzugehen, wobei: im ersten Modus die erste Stufe mit der zweiten Stufe unabhängig von der dritten Stufe gekoppelt ist; im zweiten Modus die Last über den ersten individuellen schaltbaren Impedanzpfad zwischen der ersten Stufe und einem ersten Teil der zweiten Stufe unter Verwendung eines Satzes von Schaltern gekoppelt ist, wobei der Satz von Schaltern den zweiten individuellen schaltbaren Impedanzpfad im zweiten Modus deaktiviert; und im dritten Modus die Last über den zweiten individuellen schaltbaren Impedanzpfad zwischen der ersten Stufe und einem zweiten, anderen Teil der zweiten Stufe von Impedanzelementen unter Verwendung des Satzes von Schaltern gekoppelt ist, wobei der Satz von Schaltern den ersten individuellen schaltbaren Impedanzpfad im dritten Modus deaktiviert.
DAC nach Anspruch 1, wobei die Last einen ersten variablen Widerstand oder ein digital variables Impedanzelement umfasst.
DAC nach Anspruch 1 oder 2, wobei der Satz von Schaltern einen Multiplexer (600) umfasst, der dazu ausgelegt ist, die Last selektiv mit der zweiten Stufe von Impedanzelementen zu koppeln.
DAC nach Anspruch 3, wobei mindestens eines der Folgenden gilt: a) der Multiplexer definiert einen ersten und zweiten schaltbaren Pfad von der Last zu der zweiten Stufe von Impedanzelementen; b) die dritte Stufe umfasst ein digitales Rheostat, wobei der Multiplexer eine Komponente des digitalen Rheostats ist; c) die dritte Stufe umfasst einen ersten Multiplexer (601) und einen zweiten Multiplexer (602), wobei eine operative Auswahl von entweder dem ersten Multiplexer oder dem zweiten Multiplexer den ersten und zweiten individuellen schaltbaren Impedanzpfad bereitstellt.
DAC nach Anspruch 1 oder 2, wobei mindestens eines der Folgenden gilt: a) wobei der Satz von Schaltern einen Satz von Schaltern (501, 502) umfasst, die in Reihe mit der Last angeordnet sind, um die Last selektiv mit der zweiten Stufe zu koppeln; b) wobei die Last durch ein Widerstandsnetzwerk bereitgestellt wird, das mehrere Widerstände umfasst, die individuell schaltbar sind, um sowohl MSB-Übergänge (MSB: Most Significant Bit - höchstwertiges Bit) als auch LSB-Übergänge (LSB: Least Significant Bit - niederwertigstes Bit) innerhalb des DAC zu definieren; c) wobei die dritte Stufe dazu ausgelegt ist, sowohl einen Pfad mit hoher Auflösung als auch einen Pfad mit niedriger Auflösung von der ersten Stufe zu dem Ausgang des DAC bereitzustellen.
DAC nach einem vorstehenden Anspruch, wobei die dritte Stufe eine erste Last (130A) und eine zweite Last (130B) umfasst, wobei sowohl die erste Last als auch die zweite Last unabhängig von der anderen der zweiten und ersten Last zu der zweiten Stufe von Impedanzelementen präsentiert wird.
DAC nach Anspruch 6, wobei mindestens eines der Folgenden gilt: a) sowohl die erste Last als auch die zweite Last umfassen einen variablen Widerstand und, optional, wobei Widerstandswerte von sowohl dem ersten als auch zweiten variablen Widerstand überlappende Impedanzbereiche aufweisen; b) die erste Last und/oder die zweite Last umfassen ein digital variables Impedanzelement und, optional, wobei sowohl die erste Last als auch die zweite Last ein digital variables Impedanzelement umfassen.
DAC nach einem der Ansprüche 1 bis 5, wobei die dritte Stufe ein programmierbares Widerstandsnetzwerk umfasst, das mehrere individuelle schaltbare Impedanzpfade bereitstellt, und, optional, wobei das programmierbare Widerstandsnetzwerk dazu ausgelegt ist, digital gesteuert zu werden.
DAC nach einem vorstehenden Anspruch, wobei der DAC dazu ausgelegt ist, jeden der Betriebsmodi zu aktivieren, sodass für jedes Impedanzelement in der ersten Stufe ein Schaltregime zum Aktivieren des ersten, zweiten und dritten Modus bewirkt wird, und sodass bei einem Übergang vom Koppeln eines ersten Impedanzelements der ersten Stufe zu der zweiten Stufe zum sequenziellen Koppeln eines zweiten Impedanzelements in der ersten Stufe zu der zweiten Stufe der existierende Modus beibehalten wird.