TWI643465B - 多階段數位類比轉換器、將數位輸入碼轉換為等效類比碼之方法、數位類比轉換器電路 - Google Patents

Abstract

於一範例中，本發明揭露一種多階段數位類比轉換器，其包含：一第一階段，其具有一第一組電路元件；一第二階段，其具有一第二組電路元件；以及一第三階段，其具有一第三組電路元件，該第三階段提供一負載於一第一可切換阻抗通道與一第二可切換阻抗通道之內；其中，該數位類比轉換器係可於一第一模式、一第二模式以及一第三模式中作業，其中於該第一模式中，該第一階段係可切換地耦合至獨立於該第三階段外之該第二階段，於該第二模式中，該負載係經耦合並提供於該等電路元件第二階段之一第一部分，於該第三模式中，該負載係經耦合並提供至該等電路元件第二階段之一相異第二部分。本發明亦揭露與上述相對應之系統與方法。

Description

多階段數位類比轉換器、將數位輸入碼轉換為等效類比碼之方法、數位類比轉換器電路

本發明係關於數位類比轉換器(DAC)，更詳而言之，特指一種利用多重切換串列或階段所實施的數位類比轉換器，此種配置特別適用於積體電路製造用途，例如金氧半導體(MOS)技術。

數位類比轉換器，或稱DAC，係為該領域中多為人知之技術，用以將一數位輸入訊號編碼為一對應之類比輸出訊號。數位類比轉換器之範例係可如美國專利US 5,969,657所述，於此引用該案作為參考。

其他已知數位類比轉換器配置係可如美國專利US 7,136,002所述，於此亦引用該案作為參考，其敘述一雙串數位類比轉換器配置，其係利用一高阻抗之中間狀態。

另一已知數位類比轉換器配置係可如PCT/EP2014/055155專利案所述，於此亦引用該案作為參考。

本發明一方面係教示一種多階段數位類比轉換器(DAC)， 其具有：一第一階段，其中包含一第一組電路元件；一第二階段，其中包含一第二組電路元件；以及一第三階段，其中包含一第三組電路元件。第三階段之元件係經配置以選擇性將一負載透過第一及第二可切換阻抗通道，耦合至第二階段之第一部分及第二部分。利用此等電路元件，該數位類比轉換器係可於不同之第一模式、第二模式及第三模式中運作。於第一模式中，第一階段係可切換地偶而至獨立於第三階段外之第二階段；於第二模式中，該負載係經耦合並提供給電路元件第二階段之一第一部分；於第三階段中，該負載係經耦合並提供給電路元件第二階段之一第二部分。

需留意者，於此所描述第一階段耦合至獨立於第三階段外之第二階段中，當第一階段耦合至第二階段時，於第一階段及第三階段之間可能會有漏損或其他有限導電通道，但與第一及第二階段間之導電通道相較之下，此等僅係相對細微者，其作用係可透過模擬方式來評估，此已為該等領域中精通技藝者所知悉。於此考量下，第一階段係可視為實質上獨立於第三階段外可切換性進行耦合。

於一方面，第一阻抗通道具有一第一可切換可變電阻。於特定配置中，第二阻抗通道具有一第二可切換可變電阻。第一及第二可變電阻係可為相同或相異之裝置。當兩者係為不同裝置時，第一及第二可變電阻可具有實質上相同之電阻值。須了解兩者之理想範圍可能有所不同，因此兩者並不必須為相同者，但使用相同值之兩者可有利於電路之重複使用以及有利於相關聯之數位邏輯。

於一方面，第一阻抗通道具有複數電阻，其等係各為可各自切換，以界定數位類比轉換器中所轉變之最高有效位元(MSB)以及最低 有效位元(LSB)。

第三階段係可經配置以自第一階段提供各高解析度通道與低解析度通道至數位類比轉換器之一輸出端。藉由提供可耦合於各第一及第二階段間之一第三階段，第三階段係可搭配第二階段使用，以提供一最低有效位元之作至整體數位類比轉換器之轉換作用。須了解數位類比轉換器之轉用作用之解析度度係與來自第二階段之最低有效位元作用相關聯。藉由降低第二階段電阻R2相對於第一階段電阻R1之電阻值，由第二階段所提中之最低有效位元之大小將會降低。藉由將第二階段所提供之最低有效位元大小降低，即會產生將第三階段所提供最低有效位元降低之對應需求，藉以維持數位類比轉換器之轉換作用之一致性。此第三階段最低有效位元之降低，係可透過增加第三階段解析度之方式達成，其具有整體提升數位類比轉換器解析度之效果。

以此方式，第三階段可具有一可程式化電阻網路，提供負數可切換且互補之阻抗通道。此一可程式化電阻網路係可經數位控制。

依此，本發明第一實施例提供一種數位類比轉換器，以及對應於獨立項的一種將一數位輸入碼轉換為一類比輸入碼之方法，其他實施例則經提供於附屬項中。

100‧‧‧數位類比轉換器

110‧‧‧第一階段、第一串列、第一數位類比轉換器階段、第一組電路元件

111‧‧‧第一基準節點

112‧‧‧第二基準節點

120‧‧‧最低有效位元數位類比轉換器元件、第二階段

130‧‧‧第三階段、電阻網路

130A‧‧‧第一部分、第一負載

130B‧‧‧第二部分、第二負載

140‧‧‧輸出節點

160‧‧‧第二串列

400‧‧‧開關

400A‧‧‧雙開關配置

400B‧‧‧雙開關配置

410‧‧‧開關、通道

430‧‧‧開關配置、多工器

430A‧‧‧開關

430B‧‧‧開關

501‧‧‧開關

502‧‧‧開關

520‧‧‧開關

600‧‧‧雙多工器

601‧‧‧開關

602‧‧‧開關

R1‧‧‧電阻

R2‧‧‧電阻、阻抗元件

RLOADA‧‧‧負載

RLOADB‧‧‧負載

圖1係為表示本發明所提供數位類比轉換器電路架構之方塊圖。

圖2A係為圖1所示數位類比轉換器處於一第一切換配置之細部架構方塊圖，表示數位類比轉換器之一第三作業模式。

圖2B係為圖1所示數位類比轉換器處於一第二切換配置之細部架構電路圖，表示數位類比轉換器之一第一作業模式。

圖2C係為圖1所示數位類比轉換器處於一第三切換配置之細部架構電路圖，表示數位類比轉換器之一第二作業模式。

圖2D係為圖1所示數位類比轉換器處於一第四切換配置之細部架構電路圖，表示數位類比轉換器之一第二作業模式。

圖2E係為圖1所示數位類比轉換器處於一第五切換配置之細部架構電路圖，表示數位類比轉換器之一第一作業模式，其中R2串列之一上部係耦合於如圖2B所示之一鄰近電阻，表示一跳位(leap frog)切換配置。

圖3係為一經切換電阻網路範例之電路圖，其可用以提供圖1中第一及第二可變負載之其中之一。

圖4係為可進一步實施之切換電路電路圖，其可實施以選擇性自數位類比轉換器輸出端之第一階段提供一通道。

圖5A係為電路元件之範例電路圖，其可經實施以提供圖1所示數位類比轉換器電路系統之一部分。

圖5B係為電路元件之範例電路圖，其可經實施以提供圖1所示數位類比轉換器電路系統之一部分。

圖6A係為其他種類電路元件電路圖，其可經實施以提供圖1所示數位類比轉換器電路系統之一部分。

圖6B係為其他種類電路元件電路圖，其可經實施以提供圖1所示數位類比轉換器電路系統之一部分。

本案將以多串列數位類比轉換器(DAC)型態不同實施例之方式進行說明。數位類比轉換器係用以將一輸入數位訊換轉換為一對應之類比輸出訊號。本發明所教示之數位類比轉換器並非必須具有一緩衝架構。傳統數位類比轉換器係利用一數位轉換配置加以實施，但與本案相同處為，其並無二進位轉換之限制要求，而該等電路將於此背景下進行說明。因此，本案揭露內容係關於最高有效位元與最低有效位元之轉換，其一般係於反映一數位輸入碼之二進位狀態轉換的背景下進行轉譯，於本案教示背景中，其等應整體轉譯為狀態之變化，而非必要代表一二進位轉換。

於此須了解一多串列數位類比轉換器亦可視為一多階段數位類比轉換器，其中各階段皆包含一阻抗元件之串列。於此一多串列轉換器中，一第一階段係利用一第一串列以轉換一組N位元數位字之較高次序位元，且一第二階段係利用一第二串列以解碼其餘較低次序位元。於下列提供精通該領域相關技藝者了解本案優點及配置效益之背景中，各串列係參照利用電阻實施之範例加以說明。該等電阻係為可利用之阻抗元件種類範例，並非用以將本案教示內容限制於僅將電阻專門作為阻抗元件利用。於此考量下，該等電阻係為阻抗元件之較佳種類，尤指跨越該串列之電壓較高之情況，例如耦合於轉換器基準終端之串列。於電壓相對較小之其他串列中，係可利用其他元件如主動性MOS裝置。因此，本案教示內容不該理解為受限於一多電阻串列數位類比轉換器。

該等基準終端一般係耦合於第一串列，下述範例係說明一電壓來源之特定範例。正如該領域中精通技藝者所理解，電壓來源一詞係用以定義並包含一主動電壓供給，一電壓緩衝或一電流來源，其係耦合於其 他電路元件並經設置以提供一目標電壓，或可作為任何其他電壓來源/緩衝/隨動器或經耦合至被動、主動或開關網路，此等結構係可實施為一高層次電路之一次部分，且本案教示內容並非限制於任一特定實施例。於此整體定義中，本案教示內容非以限制於任一特定配置方式，亦非限制基準終端之用途。

再者，於下述範例圖示背景中，相似或相同元件係於各圖中標示相同元件標號。

如圖1所示，係為本案所提供一多階段數位類比轉換器(DAC)100之電路圖。數位類比轉換器100具有一第一數位類比轉換器階段110，其包含負數阻抗元件(於提示中以阻抗元件R1表示)。具有一第一串列110之第一階段係耦合於基準終端或節點，於此特定範例中，基準終端於一第一基準節點111以及第二基準節點112具有一電壓來源。

於圖1中，此等基準節點並未表示其細節，例如其係為正電壓或負電壓基準節點，其亦可依需求具有不同電位。第一串列係設置以轉換一數位輸入訊號之最高有效位元(MSB)，因此可是為一最高有效位元數位類比轉換器串列。於特定設置中，經選擇之最低有效位元碼亦可藉由審慎且選擇性地切換第一串列阻抗元件之方式加以提供，本案教示內容非以限制僅由第一串列提供最高有效位元之切換。因此可由下列內容理解，於本案教示內容中，可利用第一串列之至少一阻抗元件之切換，以於數位類比轉換器之輸出端提供一最低有效位元轉折。於此方式中，該第一階段不該視為全然用以提供該數位輸出字之最高有效位元之轉換。

數位類比轉換器100亦具有一第二組電路元件，其係經設置 以轉換一數位輸入訊號之最低有效位元(LSB),因此可視為一最低有效位元數位類比轉換器元件120。此最低有效位元數位類比轉換器元件120包含數位類比轉換器之一第二串列160，第二串列160具有複數阻抗元件R2，並定義數位類比轉換器之一第二階段。此等阻抗元件係個別耦合於各開關，其可達成此等阻抗元件之選擇性切換。各阻抗元件將於第二串列中依照整體數位類比轉換器之設置進行改變，此三電阻之配置範例應僅視為可構成實際電路之阻抗元件數量範例。此最低有效位元數位類比轉換器元件120於圖式中係可切換地耦合於數位類比轉換器之一輸出節點140，但其可具有額外之階段。如上所述，第二元件或第二階段係經設置以轉換一數位輸入訊號之最低有效位元(LSB)，因此可視為一最低有效位元數位類比轉換器串列，但同樣地，本案教示內容非以限制僅自此第二串列提供最低有效位元切換。

於第一階段110及第二階段120使用等值的電阻，有助於提供理想之線性解析度，以將數位輸入碼轉換為對應之類比值。然而，於本案教示背景中，提供等值電阻並非必要條件。於第一階段110所提供之電阻R1數量一般係大於第二階段120中之電阻R2數量，因為該等電阻較適合用以提供數位類比轉換器轉換功能的最高有效位元轉折。電阻R1之數值必非必須等同於電阻R2之數值。

數位類比轉換器轉折功能之解析度係依照第二階段所提供之最低有效位元作用，依此，降低第二階段120個別電阻R2相對於第一階段110個別電阻R1之電阻值，第二階段所提供最低有效位元之大小亦會降低。為確保能夠維持轉換功能之整體一致性，來自第三階段之最低有效位 元係更為重要。要利用具有經降低電阻值之電阻R2以維持數位類比轉換器轉換功能之一致性，可藉由提升第三階段解析度以匹配或補償第二階段解析度作用降低值之方式來達成。

如圖1所示，數位類比轉換器100進一步具有一第三階段130，其可視為提供第一及第二可切換阻抗通道至第二階段120之選定部分。藉由切換地一或第二可切換部分至第二階段，對於數位類比轉換器100之第一階段提供一負載。

於圖1所示配置中，該等可切換通道包含一第一部分130A以及一第二部分130B，各該第一部分130A及第二部分130B皆具有一負載，於圖1中係表示為RLOADA及RLOADB，藉此，第三階段130(如圖1所示具有二部分，130A及130B)包含一第一負載以及一第二負載。藉由切換進入電路之第一負載或第二負載，各第一負載130A及第二負載130B係可獨立耦合至數位類比轉換器架構之其他元件，藉以選擇性將各負載提供至該架構之第一階段。以此方式，第一級第二負載係以互補方式彼此耦合，此可藉由將第三階段之第一部分130A及第二部分130B提供為數位類比轉換器第一及第二階段之間之第一及第二可切換阻抗通道來達成。藉由切換此等通道，可個別提供第一部分130A或第二部分130B之負載並與數位類比轉換器第一階段110與第二階段120所選定電阻之電阻值串連。第一及第二負載可個別具有一可變負載，其係可由一可變電阻或其他阻抗元件提供，以個別提供可選擇性耦合或切換以改變提供給第一組電路元件110之整體負載複數的可切換阻抗元件，如圖3所示。

於圖1所示配置中，由第三階段所界定之複數可切換與互補 阻抗通道係選擇性啟動，藉此，當由第三階段之第一部分130A提供一負載至第一階段110時，實質上並無DC負載由第三階段之第二部分130B經提供至相同之第一階段。此配置之達成方式，係確定當界定穿過第三組電路元件之一第一通道的一第一可切換阻抗通道啟動時，對應之通過第三組電路元件之第二通道可受到去耦合，藉此，於靜止狀態中，第一及第二部分不會同時啟動。兩通道間之特定轉折可能會碰上兩通道同時啟動的狀況，但為了靜態作業的目的，本發明教示內容提供兩通道之中一者啟動時則另一者關閉之結構。

於一方面，該等互補阻抗通道其中第一者具有一第一可切換可變電阻。於特定配置中，該等互補阻抗通道其中第二者具有一第二可切換可變電阻。各第一及第二可切換可變電阻之電阻，係可具有相同之電阻值或具有彼此重疊之電阻值範圍。

於一方面，該等互補阻抗通道其中第一者具有負數電阻，其等可經個別切換，以定義數位類比轉換器中最高有效位元(MSB)及最低有效位元(LSB)轉折。

第三階段係可經設置以自第一階段提供醫高解析度通道以及一低解析度通道至數位類比轉換器之一輸出端。此可藉由提供多階段架構之方達成，其客包含串連以及/或並聯耦合之複數阻抗。可於本案背景下所實施以提供一平行可程式化電阻之結構範例，係如2015年8月11日所申請之美國申請案第14/823,843號，代理人案號26256.0372-NP(APD 5268-1)所述，該案內容係於此引用供本案參考。如該案中所述，可藉由提供一對應一輸入碼字跨越兩節點之一阻抗值，以提供一可程式化阻抗，該阻抗係 由一第一分支及一第二分支所產生，第一分支係耦合於兩節點間，並用以提供跨越該輸入碼字之一第一範圍之阻抗值，且第二分支係耦合於兩節點之間，並用以提供跨越該輸入碼字之一第二範圍之阻抗值。藉由利用第一及第二分支依照所要求之作業產生個別範圍之阻抗，可解決與其他設計以於整體作業範圍所運作之已知類似可程式化阻抗中的開關電阻、漏損與速度相關之問題。此可較傳統已知方式達到蹬高解析度與動態範圍。

以此方式，第三階段可具有依可程式化電阻網路，其提供複數可切換及互補阻抗通道。此一可程式化阻抗網路係可經數位控制，並利用以數位變阻器、數位電位計或digiPOT數位電位計形態表現之可變電阻加以達成。為使說明完善，可用於本案教示內容中之數位可變電阻係如下列所引用參考之範例所示，包括US5495245、US6414616、US6567026及US7956786。

數位類比轉換器100係可於三種靜態或不同模式之一者中運作。於一第一模式中，第一階段係可切換地耦合至獨立於第三階段外之第二階段；於一第二模式中，第三階段之負載係耦合並提供至電路元件第二階段之一第一部分；於一第三模式中，第三階段之負載係耦合並提供至電路元件第二階段之一第二部分，第三及第二模式係各獨立表示於第二及第三模式中之其他者以外。當負載自第三階段提供至第二階段之不同部分時，其對於數位類比轉換器輸出節點140之整體類比轉換器作用所造成的影響將會有所不同。介於第一、第二與第三模式間之轉折，係可經程式化或依照所提供至數位類比轉換器100之輸入碼進行預先校準。以此方式，可透過一經數位編碼之數位類比轉換器轉換功能或根據數位類比轉換器輸 入碼所預先校正之方式，確立介於第一、第二與第三模式間之轉折。此種校準可能透過利用查找表、布林邏輯(Boolean logic)或綜合優化或類似方式而受到影響，此等技術係該領域具有通常技藝者所知悉。其他更細節之數位優化係可依照需求利用於例如低功率或區域優化等，此係為該領域精通技藝者所知悉。

至此所敘述之數位類比轉換器三階段110、130及120係相互耦合以提供整體阻抗，進而取得目標訊號時，係將輸出電壓層級相對於基準終端111、112進行設置。在此三階段各元件之特定耦合可改變輸出之電壓層級，且此特定耦合係根據需要轉換支輸入碼而決定。如圖1所示，第二階段120亦將具有一開關網路，其可經操作以選擇性將R2電阻串列120之一終端耦合至輸出節點140，且於所有靜態作業或DC作業模式中，該開關網路知阻抗作用係經整合至數位類比轉換器支轉換作用中。

如圖4所示，係為另一可實施之不同實施例。於此配置中，亦可選擇性將第一階段110所提供之第一R1串列的節點耦合至輸出節點140，藉此以不同方式將第三階段130之作用整合至數位類比轉換器之作業中。於此設置中，第二階段120之阻抗元件R2並非直接可切換地耦合至輸出節點140，於元件120當中所示之開關係保持開啟，藉此，可透過開關400界定對於整體數位類比轉換器轉換作用所造成影響的阻抗。由於此可能提供額外之靈活性，故可能造成之缺點在於需要額外之開關400A、400B之開關組，其等係自第一階段110耦合至該輸出節點140。

於配置範例中，開關400A、400B係用以與開關410、430A及430B的切換結合，例如此等開關410、430A及430B將各自界定通道， 使RLOADA、RLOADB以及R2串列160經選定者亦將對輸出節點140造成影響。於進一步設置中，經選定之開關410、430A及430B係可保持開啟，使輸出節點140之電壓直接地並僅受到來自第一階段110之影響。使用僅來自第一階段之此一直接耦合方式所能轉換的節點數量有所限制，利用雙開關配置400A、400B，如圖4所示，係可達成跳位(leapfrog)切換之實施方式，切此，第一階段110串列中相鄰之電阻R1係可經耦合至輸出節點140。

於圖式未標示之另一設置中，僅有一組開關係自第一階段110耦合至輸出節點140。此開關架構之細節係可不同於用以將奇數與偶數R1電阻串列至圖4輸出節點140之跳位切換所使用之架構。

如圖5與圖6所示，係為第三階段電路元件之不同實施例。於此與圖1所示類似之配置中，提供第一及第二可切換阻抗通道至第二階段120之選定部分，當經切換以提供一負載至數位類比轉換器100之第一階段110時，電路系統利用相同負載但不同之開關架構達成相同之效果。

於圖5A所示係與圖3相似亦如同提供RLOADA或RLOADB之結構配置，其中第一階段110係透過一開關配置430耦合至一電阻網路130，此可使第一階段之電阻R1經選定者經耦合至第三階段130。

該等開關520可使第三階段130中之一阻是擋電阻經過選定，開關501、開關502可決定第二階段120該等選定之電阻係耦合於第二階段120之哪一部分。藉由選擇性切換該等電阻之每一者，所受到提供的整體負載會受到改變。圖5A所示與圖3之配置不同，其中提供另一組開關501、502，其等可以互補方式切換，以改變第二階段120中受到施以電阻網路130負載的部分。舉例而言，假如開關501係為關閉且開關502保持開啟， 則該負載係施以第二階段之一上部。相反地，當501保持開啟而502關閉時，該負載係耦合至第二階段之一下部。於此所述之「上」與「下」係代表圖5A所示之耦合結構，並非用以將本案限制於任何特定設置之耦合結構。於此考量下，第三階段130之電路元件係可切換地耦合於第二階段之第一部分及第二部分任一者。

於圖5B所示之類似方式中，可自第一階段110內之第一終端及第二終端任一者提供第一及第二通道至第二階段120之第一部分及第二部分任一者。於圖5B所示之簡化電路圖中，係代表利用第一及第二開關410A、410B，其等將第一階段110耦合至第二階段120第一及第二部分。

於圖5A或圖5B的此設置中，開關網路501、502係獨立於提供第三階段130負載之電阻網路的電路元件外。此一設置提供了第一組開關520以及第二組開關501、502，其等係彼此串連切換。第一組開關520係整於於第三階段130，並使該電阻網路中之任一者可選擇性切換。第二組開關501、502係經提供以將經選定之電阻耦合至第二階段120內之個別位置。

於不同配置中，如圖6所示，係具有第一阻開關601及第二組開關602，其等可各自使第三階段130中之電阻網路之電阻個體受到選定。各組開關係可視為一多工器，因為其等可選擇電阻網路中之電阻個體，並將其相互耦合以將一輸出負載提供至第二階段120。此等設置之效果提供一雙多工功能，其中開關601、602提供一數位電位計，有時係可指一digiPOT數位電位計，作用在於將第三階段130中之選定電阻切換至第二階段120，並提供第二階段120內之電阻R2個體之選定。

於近似於上述之方式中，利用開關配置430，可改變第一階段中之電阻R1係何者耦合至第三階段130。

於圖6A(以及圖6B)中，第三階段130中之阻抗元件係表示為一單一串列，此單一串列之實施方式係便於說明，且其亦可使用多階段數位變壓計降低開關之數量。此亦可有利於最後階段具有低解析度以降低第三階段130及第二階段120之間所需要開關數量之實施方式。

以此方式，近似於本案前述教示利用數位電位計實施方式之第三階段，將具有一電阻網路耦合於第一工多器601及第二多工器602配置，其提供一整體雙多工器600。藉由利用第一多工器601或第二多工器602，可子第三階段提供負載至第二階段120的特定部位。如圖6A所示，開關601之實線代表該組開關之啟動，以提供該負載至第二階段120之上部。於不同配置中，當欲將負載耦合至低部時，第一組開關601係可經關閉，且第二組開關602中經選定者則會啟動。

於類似此配置以及圖5B所示配置中，亦如圖6B所示，係可於第一階段110與第二階段120間透過第一開關410A及第二開關410B提供第一通道及第二通道，以第一階段110可耦合至第二階段120之第一部分或第二部分。

第三階段具有依單一可切換電阻網路，其如圖5或圖6所示，透過一單一多工器430耦合至第一階段，第三階段之第一切換輸出與第二切換輸出係用以將第三階段之單一可切換電阻網路耦合至第三階段，藉此提供之開關網路細部結構會有所改變，正如將基數及偶數R1電阻串列耦合至輸出節點140的跳位切換所使用之切換架構細部結構亦會不同於用 以單純將第一階段110內之電阻經選定者耦合至輸出節點140之開關網路。

於此雖未詳細敘述，開關本身就會造成阻抗，任何其他附加電路以及/或連接之阻抗也相同，且此等阻抗皆會對數位類比轉換器架構於任何特定開關設定情況下之整體阻抗造成影響。具有通常技藝之人士可理解，於決定結構網路之整體阻抗時，皆需將此等次級阻抗納入考量，此等參數係於電路設計及模擬過程中決定。

數位類比轉換器之程式化係可能影響跳位配置中之各作業模式的連續啟動，藉此，對於第一階段中之各阻抗元件，當增加或減少數位類比轉換器輸入碼時，一開關設定係受到影響，以連續啟動第一、第二及第三模式。

此一開關設定情形係可透過圖2A、2B、2C、2D及2E清楚表示，其等係參照圖1之電路系統，說明兩相異負載RLOADA及RLOADB之使用。利用圖5或圖6各組中一共享負載但不同切換通道，可利用不同組電路圖表示可產生經選定之第一、第二或第三模式，為簡要說明之目的，於此並未提供此等電路示意圖。

於圖2A中，數位類比轉換器係處於第三模式，使140處所提供之輸出電壓受到個別來自R1、R2及RLOADB之作用，此係藉由將RLOADB自R1網路切換串聯至R2網路之方式達成。

於圖2B中，RLOADA及RLOADB皆非經切換至該網路中，輸出節點140之電壓係直接來自R1及R2阻抗網路之作用。此代表數位類比轉換器100之第一作業模式係經切換耦合至第二階段，且實質上無來自第三階段負載RLOADA、RLOADB之作用。

於圖2C中，係簡化表示第二作業模式。於此設置中，140之輸出電壓係具有來自R1、R2及TLOADA之作用。

於圖2D中，負載RLOADA係耦合於不同之R1阻抗元件，其代表一跳位設置，藉此RLOADA係經切換耦合至第一階段最下部電阻R1的下側與R2串列耦合之處。此沿R1串列之跳位係可實施於不同轉折提供至經選定數位類比轉換器輸入碼之各RLOADA及RLOADB，於此一跳位設置中，對R1串列之各節點提供二開關，且此等開關經選定者係可耦合於第三階段負載中，或於第一階段110及第二階段120間提供一直接數位類比轉換器通道。

於圖2E中，RLOADA及RLOADB係各自經切換斷開，並代表再度使用第一模式，近似於圖2B所示。然而，R1至R2之切換設置係透過沿R1串列之跳位設置改變，藉此，R2網路之上部係耦合於圖中最下部電阻R1之下側與R2串列下部耦合之處，可參照圖2B相互比對。此可使來自第一階段之鄰近電阻之作用可經連續利用以於一跳位切換設定中提供特定數位類比轉換器輸入碼之轉換。利用跳位切換可依照需求降低數位類比轉換器開關之數量。

由圖2A至圖2E各圖所提供之一系列開關切換係代表各開關設定之類型，用以使數位類比轉換器自初始耦合至圖2A中第二階段120頂部減縮為耦合至圖2C相同階段之底部。於圖2D中，RLOADA串列係並聯耦合至第一階段之底部電阻R1，翻越R2串列，以表現一跳位實施。檢視圖2C及圖2D可發現，自第一階段之一第一阻抗元件耦合至第二階段之情況，轉折至自第一階段之第二阻抗元件耦合至第二階段，雖然係將 RLOADA提供至第一階段之不同阻抗元件，但於RLOADA持續提供至第一階段之情形下，仍持續維持其中所存在之第二作業模式。此表現出RLOADA之用途，而相似之跳位結構係可使用於ROLADB，且自RLOADA或RLOADB跳位至第一階段之元件之方式，一般亦可實施於第一階段之不同元件上。

沿用此跳位切換之結構係如圖2E所示，藉此係可影響第二階段120之一切換作業，使第一階段110之鄰近電阻可受到選擇。

檢視自圖2B至圖2E之連續表示後，可表現第一串列110之連續電阻如何耦合至整體數位類比轉換器網路，以提供連續之數位類比轉換器轉換作業之改變。

以一跳步切換設定為參考基準簡化後，亦可實施其他種類之開關設定。舉例而言，可提供一不需複雜翻越或跳位切換方法之開關設定。

本案所教示之多階段架構中各階段之配置，可維持單一串列架構常具有之固有單一性。在沒有電路失常或缺陷時，於此所示之開關設定可提供一單一轉換功能之特質。

上述內容係以一三階段數位類比轉換器為背景，可對於整體數位類比轉換器網路提供額外階段，當各額外階段增設置網路中時，連續串列中之阻抗元件數量則可減少。由於第一階段所界定之第一串列係主要的功率消耗部分，並握為了數位類比轉換器之一關鍵部分，其一般係可具有較後續階段更大數量之阻抗元件。最終，假如已加入足夠之階段數量，則可將阻抗元件數量減至最低。

基準終端一般係耦合於第一串列110並耦合於一電壓來源。該領域精通技藝者可了解，所謂電壓來源一詞係用以界定並包含一主 動電壓供給、電壓緩衝或耦合至其他電路元件並設置以提供一目標電壓之電流來源。於此普遍定義中，本案教示內容非用以限制任何特定設置架構以及基準終端一詞之用途。進一步地，此等基準電壓係受電壓來源/緩衝/隨動器所驅動或精耦合至被動、主動或開關網路，此等結構係可實施為依高層次電路之一次部分，且本案教示內容並非限制於任一特定實施例。

為提供一數位類比轉換功能，數位類比轉換器之電路提供各阻抗元件之切換，以提供一輸入數位碼之一對應類比輸出。該領域精通技藝者可了解，用以耦合各阻抗元件之開關網路亦會在整體數位類比轉換器網路中造成阻抗。

理想之數位類比轉換器設置係可以數種方式達成；舉例而言，負加阻抗與其他布局依賴效應(LDE)係可經整合至該設置中，且開關電路係可包含例如串聯之同類型電阻元件或如R1以及/R2之電阻材料。受控制阻抗開關設計之任何進一步態樣皆可適用於此。

於將第三階段作為一數位電位計(如前所述)之一實施例中，第三階段所使用之電阻元件一般而言係與第一及第二階段所使用之類型相同，因此，自電阻所產生三階段之變數，例如加工與溫度變數等，皆係相互端連且彼此匹配。此變數匹配或追蹤係利用電路與布局設計之方式所達成，並為該領域精通技藝者所知悉。

用以構成數位類比轉換器各串列之元件或裝置，係指具有電阻值之電阻，此等係為具有相關阻抗之阻抗元件特定範例。本案教示內容非用以限制電阻及電阻值，以及其他可用於本案教示內容整體背景之阻抗元件。舉例而言，電流來源或電流汲入係可搭配數位類比轉換器使用，但 前述配置範例中被動阻抗之用途係可獲得一比例計之設計，藉以對於電壓對電流轉換以及轉回電壓錯誤源具有較低之敏感度。

本案教示內容用於所述電路範例作業者係為金氧半導體(MOS)開關。然而，本案教示之作業並非線於MOS開關，且可利用接面場效電晶體(JFET)開關、金屬半導體場效電晶體(MESFET)、高電子移動率電晶體(HEMT)、微機電系統(MEMS)開關或任何其他用於轉換器之開關。再者，MOS裝置並非利用現代技術之金氧半導體結構所製造，此係為用以描述一般現代「互補式金氧半導體加工」(CMOS)之用語，包含利用多閘、金屬閘及非氧化物絕緣層之實施方式。進一步地，MOS開關係經使用，使此等開關不需如包括反向基底偏壓、正向基底偏壓、適應性偏壓以及該領域精通技藝者所知悉之其他開關設計技術之許多其他開關及設置方式一般，經實施為傳輸閘或單一MOS裝置開關。

其他實施例皆包含於本案請求項所主張之精神與範圍內，舉例而言，由於製造變數與次等非理想條件，R1、R2之數值以及來自開關網路之影響以及附加阻抗可經調整以提供最佳效果；蒙特卡羅分析(Monte Carlo analysis)、其他靜態分析或分析設計優化工具以及方法皆用以提供此一優化效果。舉例而言，對於自第一階段110耦合至第二階段之各節點，與直接通道410相關聯之附加元件以及結合第三階段串連負載之對應通道，皆可理想匹配，此可包含開關電路與附加聯繫阻抗兩者在內，此可於結合附加元件之模擬中獲得並確認，其稱為布局模擬。再者，可將不同技術利用於該等開關如CMOS傳輸閘、一MOS電晶體種類(例如NMOS或PMOS)等，上述具有單一或複數串聯電阻於該開關一側或兩側之任一者。再者， 亦可使用二平行電阻串列。

本案教示內容細觀於傳統二進位配置之特定範例，此等內容係普遍且廣泛可用之實施例。然而，本案教示內容非以限制於該等實施例，本案教示內容亦可適用於非二進位配置或不同編號系統，例如相對質數等。

於本案教示背景中，整體數位類比轉換器解析度係結合各階段之個別作用而成。於提供二進位數位類比轉換器解析度之背景中，至少一個別階段係可提供一非二進位作用值。由本案所教示數位類比轉換器架構所提供之狀態數量，係可等同於或大於實際所需，此可適用於電路或系統優化作業。

縱使本案教示內容係敘述特定圖示中之特定特徵或元件，但該等特徵或元件係可於不違背本案請求項之主張精神或範圍之前提下，以其他特徵或元件實施。

本案說明說中所使用之「包括/包含」以及「具有/含有」等用語係用以說明所述特徵、整體、步驟、元件，但並非排除額外增加至少一其他特徵、整體、步驟、元件或該等之群組。

本案教示內容非以限定於此處所述之實施例，其構造與細節皆可有所變化。

Claims (28)

1. 一種多階段數位類比轉換器(DAC)，其包含：一第一階段，其具有一第一組電路元件；一第二階段，其具有一第二組電路元件；以及一第三階段，其具有一第三組電路元件，該第三階段提供一負載於一第一可切換阻抗通道與一第二可切換阻抗通道之內；其中，該多階段數位類比轉換器係可於一第一模式、一第二模式以及一第三模式中作業，其中於該第一模式中，該第一階段係可切換地耦合至獨立於該第三階段外之該第二階段，於該第二模式中，該負載係經耦合並提供於該第二組電路元件之一第一部分，於該第三模式中，該負載係經耦合並提供至該第二組電路元件之一相異第二部分，其中該第三階段係經設置以提供自該第一階段至該多階段數位類比轉換器之一輸出端的一高解析度通道以及一低解析度通道。
2. 如請求項1所述的多階段數位類比轉換器，其中該負載具有一第一可變電阻。
3. 如請求項1所述的多階段數位類比轉換器，其中該負載具有一數位可變阻抗元件。
4. 如請求項1所述的多階段數位類比轉換器，進一步具有一多工器，其經設置以選擇性將該負載耦合至該等電路元件之第二階段。
5. 如請求項4所述的多階段數位類比轉換器，其中該多工器界定自該負載至該等電路元件第二階段之一第一可切換通道以及一第二可切換通道。
6. 如請求項4所述的多階段數位類比轉換器，其中該第三階段具有一數位變阻器，該多工器係為該數位變阻器之一元件。
7. 如請求項4所述的多階段數位類比轉換器，其中該第三階段具有一第一多工器以及一第二多工器，該第一多工器或該第二多工器可經選擇以提供該第一及第二可切換阻抗通道。
8. 如請求項1所述的多階段數位類比轉換器，進一步具有一組開關，其等係與該負載串聯配置，以選擇性將該負載耦合至該第二階段。
9. 如請求項1所述的多階段數位類比轉換器，其中該第三階段具有一第一負載以及一第二負載，各該第一負載及第二負載係獨立於該第一負載及第二負載之另一者之外經提供至該等電路元件之第二階段。
10. 如請求項9所述的多階段數位類比轉換器，其中該第一負載及該第二負載皆具有一可變電阻。
11. 如請求項10所述的多階段數位類比轉換器，其中該第一及第二可變電阻之電阻值具有相互重疊之阻抗範圍。
12. 如請求項9所述的多階段數位類比轉換器，其中該第一及第二負載中至少一者具有一數位可變阻抗元件。
13. 如請求項12所述的多階段數位類比轉換器，其中該第一及第二負載皆具有一數位可變阻抗元件。
14. 如請求項1所述的多階段數位類比轉換器，其中該負載具有一電阻網路，其中包含複數電阻，該等複數電阻係個別可經切換以界定該多階段數位類比轉換器中之最高有效位元(MSB)以及最低有效位元(LSB)轉折。
15. 如請求項1所述的多階段數位類比轉換器，其中該第三階段具有一可程式化電阻網路，其提供複數可切換阻抗通道。
16. 如請求項15所述的多階段數位類比轉換器，其中該可程式化電阻網路係經設置以可受到數位控制。
17. 如請求項1所述的多階段數位類比轉換器，其中該多階段數位類比轉換器係經設置以一跳位配置啟動各作業模式，藉此，對於該第一階段中之各阻抗元件，一開關設定係受影響以啟動該第一、第二及第三模式。
18. 如請求項17所述的多階段數位類比轉換器，其經設置於將第一階段之一第一阻抗元件耦合至該第二階段，轉折至將該第一階段之一第二阻抗元件耦合至該第二階段時，仍可維持現存模式。
19. 一種將一數位輸入碼轉換為一等效類比碼之方法，該方法包含：提供一多階段數位類比轉換器(DAC)，其具有一第一階段，包含一第一組電路元件，一第二階段，包含一第二組電路元件，以及一第三階段，包含一第三組電路元件，該第三階段於一第一可切換阻抗通道及一第二可切換阻抗通道內提供一負載；以及操作該多階段數位類比轉換器於不同之一第一模式、第二模式及第三模式中，其中於該第一模式中，該第一階段係可切換地耦合至獨立於該第三階段外之該第二階段，於該第二模式中，該負載係經耦合並提供於該第二組電路元件之一第一部分，於該第三模式中，該負載係經耦合並提供至該第二組電路元件之一相異第二部分，其中該第三階段係經設置以提供自該第一階段至該多階段數位類比轉換器之一輸出端的一高解析度通道以及一低解析度通道。
20. 如請求項19所述之方法，進一步包含分析該數位輸入碼，且對應於該數位輸入碼之分析，選擇該第一模式、該第二模式或該第三模式。
21. 如請求項20所述之方法，其中該數位輸入碼之分析包含測定自該第一模式、該第二模式及該第三模式各者至該第一模式、該第二模式及該第三模式中其他者之轉折。
22. 如請求項21所述之方法，其中該第一階段具有複數阻抗元件，其等經提供於一串列配置中，且該測定轉折之作業包含影響一跳位切換設定。
23. 如請求項21所述之方法，其中對於自該第一模式、該第二模式及該第三模式各者至該第一模式、該第二模式及該第三模式中其他者所進行之測定轉折作業係受一經數位編碼之數位類比轉換器轉換作用所確定。
24. 如請求項19所述之方法，進一步包含提供一組開關，並使用該組開關影響該第三階段中該負載之切換，並同時影響於該第二階段中各阻抗元件之一切換。
25. 一種數位類比轉換器電路，其具有：一第一階段，其具有一第一組電路構件；一第二階段，其具有一第二組電路構件；一第三階段，其具有一第三組電路構件，該第三階段提供一負載於一第一可切換阻抗構件與一第二可切換阻抗構件之內；以及操作該數位類比轉換器電路於一第一模式、一第二模式以及一第三模式之構件，其中，於該第一模式中，該第一階段係透過可切換耦合構件耦合至獨立於該第三階段外之該第二階段，於該第二模式中，該負載係透過耦合構件經耦合並提供於該第二組電路構件之一第一部分，於該第三模式 中，該負載係經耦合並提供至該第二組電路構件之一相異第二部分，其中該第三階段係經設置以提供自該第一階段至該數位類比轉換器電路之一輸出端的一高解析度通道以及一低解析度通道。
26. 一種多階段數位類比轉換器(DAC)，其包含：一第一階段，其具有一第一組電路元件；一第二階段，其具有一第二組電路元件；以及一第三階段，其具有一第三組電路元件，該第三階段提供一負載於一第一可切換阻抗通道與一第二可切換阻抗通道之內；其中，該多階段數位類比轉換器係可於一第一模式、一第二模式以及一第三模式中作業，其中於該第一模式中，該第一階段係可切換地耦合至獨立於該第三階段外之該第二階段，於該第二模式中，該負載係經耦合並提供於該第二組電路元件之一第一部分，於該第三模式中，該負載係經耦合並提供至該第二組電路元件之一相異第二部分，其中該多階段數位類比轉換器係經設置以一跳位配置啟動各作業模式，藉此，對於該第一階段中之各阻抗元件，一開關設定係受影響以啟動該第一、第二及第三模式。
27. 一種將一數位輸入碼轉換為一等效類比碼之方法，該方法包含：提供一多階段數位類比轉換器(DAC)，其具有一第一階段，包含一第一組電路元件，一第二階段，包含一第二組電路元件，以及一第三階段，包含一第三組電路元件，該第三階段於一第一可切換阻抗通道及一第二可切換阻抗通道內提供一負載；以及操作該多階段數位類比轉換器於不同之一第一模式、第二模式及第三模式中，其中於該第一模式中，該第一階段係可切換地耦合至獨立於該第 三階段外之該第二階段，於該第二模式中，該負載係經耦合並提供於該第二組電路元件之一第一部分，於該第三模式中，該負載係經耦合並提供至該第二組電路元件階段之一相異第二部分，其中該多階段數位類比轉換器係經設置以一跳位配置啟動各作業模式，藉此，對於該第一階段中之各阻抗元件，一開關設定係受影響以啟動該第一、第二及第三模式。
28. 一種數位類比轉換器電路，其具有：一第一階段，其具有一第一組電路構件；一第二階段，其具有一第二組電路構件；一第三階段，其具有一第三組電路構件，該第三階段提供一負載於一第一可切換阻抗構件與一第二可切換阻抗構件之內；以及操作該數位類比轉換器電路於一第一模式、一第二模式以及一第三模式之構件，其中，於該第一模式中，該第一階段係透過可切換耦合構件耦合至獨立於該第三階段外之該第二階段，於該第二模式中，該負載係透過耦合構件經耦合並提供於該第二組電路構件之一第一部分，於該第三模式中，該負載係經耦合並提供至該第二組電路構件之一相異第二部分，其中該數位類比轉換器電路係經設置以一跳位配置啟動各作業模式，藉此，對於該第一階段中之各阻抗元件，一開關設定係受影響以啟動該第一、第二及第三模式。