TWI407701B - 具受控緩衝輸入之數位至類比轉換器 - Google Patents

Description

具受控緩衝輸入之數位至類比轉換器

本發明係關於一種數位至類比轉換器(DAC)，而特定言之係關於一種具緩衝輸入之DAC。

數位至類比轉換器或DAC在此項技術中為人熟知，其係用以在數位與類比域之間提供一介面。該DAC藉由將一數位(一般係二進制)的輸入碼轉換為一對應的類比信號(一般係電壓或電流)來發揮功能。其可以係以各種方式來實施，例如藉由使用簡單的交換器或電阻器、電容器或電流源之一網路。習知的DAC配置之範例包括以下美國專利案：US 7015847、US 5969657及US 4491825，其全部係共同讓渡給本發明之受讓人。

在一分段式DAC架構中，在一第一DAC的輸出與一第二DAC的輸入之間提供一緩衝器有時會有用。可以藉由具有較高的一般模式線性之放大器來提供此類緩衝器，該等放大器提供必需的緩衝功能但不會在該DAC之輸出處形成明顯的綜合非線性(INL)誤差。儘管此可以提供必需的緩衝功能，但此類放大器之使用確實有麻煩，因為其常常需要較大的補償電容器來讓該放大器穩定而因此使得該實施方案對區域極為倚重。

因此，需要針對一DAC的輸入提供一緩衝器配置，其不會在該DAC之輸出形成明顯的INL誤差而可以係以一對區域不太倚重的方式來實施。

藉由依據本發明之散導內容而提供之電路來解決此等及其他問題。依據一第一具體實施例，一DAC具緩衝輸入，該等緩衝器具有由該等緩衝器的輸入電壓決定之供應電壓。依據本發明之教導內容之一電路之一第一具體實施例提供包括一第一DAC之一DAC電路，該第一DAC具有其第一與第二輸入，該等第一及第二輸入係分別藉由第一及第二緩衝器來緩衝，而其中向該等第一及第二緩衝器提供的電壓係與該DAC之輸入關聯以便將橫跨該等緩衝器的電壓保持為一第一等級，該第一等級係固定而因此減小非線性。

將參考以下範例性具體實施例來理解本發明之此等及其他特徵。

圖1顯示依據本發明之教導內容之一DAC電路100之一範例。此一電路包括第一105與第二110輸入。該DAC 100提供內插於該等第一與第二輸入105、110之間的一輸出115。在該DAC電路內提供第一及第二緩衝器120、125，其係分別耦合至該等第一及第二輸入。該等緩衝器係提供成將來自一第一電路(未顯示)之具有一高輸出阻抗位準的電壓傳輸至一內插電路101，該內插電路101可以係實施為一類比或混合電壓電路，而且其具有低得足以在該第一電路中引起非線性之一輸入阻抗位準。該等緩衝器120、125中的每一者係耦合至該內插電路之一個別輸入130、135。藉由類比或混合信號電路之電路組件來有效地提供此DAC 100之內插功能性，該等組件可以係藉由電阻器、電容器及/或電晶體(MOS(metal oxide semiconductor；金氧半導體)或雙極)來提供，熟習此項技術者會明白此點。作為一緩衝放大器而提供的內插緩衝器防止該類比或混合信號電路101給第一電路造成不可接受的負載並干擾其所需操作。可藉由將一運算放大器(opamp)組態於一負回授組態中並將其正輸入耦合至輸入信號來實施此一緩衝放大器。

本發明之教導內容提供該等緩衝放大器之每一者之供應電壓，其將係作為與該DAC的輸入信號關聯之一經調節的供應來提供。熟習此項技術者會明白，該電源供應之調節或其與該等緩衝器之關聯需要對該DAC之輸入信號作一監視，但不一定必須在該DAC上提供用於該些經調節供應之電源。應瞭解，隨著該放大器之輸入電壓改變，橫跨該放大器中電晶體端子之電壓變化，可引起放大器之非線性。電晶體之特性隨著橫跨其端子之電壓而呈非線性變化，而因此，輸入電壓之此變化可引起該輸出電壓之一非線性變化。若將此反映進該DAC，則此非線性會顯現為該DAC輸出處的綜合非線性(INL)，此係不合需要。藉由提供與其輸入電壓關聯或啟動(bootstrap)至其輸入電壓之一經調節的供應，該緩衝器之供應電壓會隨著該輸入信號之改變而改變。以此方式，令橫跨該電路中所有裝置的電壓保持恆定。應瞭解，此一技術係用於令橫跨該放大器中的電晶體之電壓保持固定為一第一等級，該第一等級明顯減小因該電晶體之非線性所致的該放大器之非線性。

應瞭解，藉由將該放大器供應電壓與其輸入電壓關聯，本發明教導將兩個經調節的供應(一正電源供應與一負電源供應)用於一差動放大器，其中經調節供應上之電壓係由該放大器之輸入信號決定。此將橫跨該放大器中的所有裝置之電壓固定為一第一等級。藉由使用與一簡單的源極隨耦器配置相對之一差動放大器，來消除與該源極隨耦器相關聯之任何偏移，而MOS的Vth變化不會在該DAC轉移函數中作為一非線性項而出現。

如圖2之組態所示，本發明之一具體實施例將圖1之DAC 100提供為一分段式DAC架構200之一子DAC。在此分段式架構中，該電路包括一主DAC 205，其輸出210、215係耦合至該子DAC。該等緩衝器係從該子DAC之內插電路101提供用於緩衝該主DAC 205。在此一組態中，針對該等緩衝放大器之供應電壓可以係產生於晶片上，而且係由提供給該主DAC之輸入碼決定。若實施於一混合供應零件中，則應明白可能可以使用可用於產生針對該等放大器的供應電壓之高電壓之一部分。

在圖2之配置中，該主DAC經組態用以提供最重要的位元MSB，而該子DAC經組態用以提供輸入字元之最不重要的位元LSB，至該DAC架構。以此方式，該主DAC將提供一hi(高)與lo(低)信號至該子DAC，而該子DAC內插於此等兩個信號位準之間以提供一輸出。來自該主DAC之輸出信號還係用於控制針對該緩衝放大器之電壓供應。

如上所述，本發明之教導內容提供該等緩衝放大器的供應電壓與該DAC的輸入信號之一關聯。圖3顯示可用於提供此類關聯之一架構之一範例。在此範例中，將針對與先前參考圖1及2所說明者相似的零件使用相同的參考數字。此項具體實施例之DAC 100包括一電源供應電路組件300，其輸出係與該DAC之輸入關聯。實現此關聯之一方式係提供可用於將該DAC的輸入105、110中的一者、兩者或任一者耦合至該電源供應電路之一交換電路305。以此方式，該電源供應電路之輸出將隨著該DAC之輸入而漂移。該電源供應電路可以係耦合至兩個緩衝器120、125，以便向每一緩衝器提供該供應電壓。應明白，可將相同的供應提供給每一緩衝器，或者每一緩衝器可從該電源供應電路接收一獨立的供應。藉由該類比或混合信號電路之電路組件與可選的交換器網路305一起提供依據此項具體實施例之一DAC之內插功能性。

儘管在上文中係作為在一單一通道DAC架構中之一實施方案來說明，但本發明之教導內容還可以係實施於一多通道DAC電路中。圖4顯示此一電路400之一範例，其中該DAC電路之一第一級(該主DAC 405)係用作用於多個子DAC 420(多個第二級)之一共享的第一級。可以依據本發明之教導內容實施該等第二級之一或多級，即使用供應電壓與該第二級的輸入關聯之一緩衝放大器。針對每一子DAC提供一第一級輸出，而該第二級之每一級針對該DAC通道產生一總體輸出。藉由多個第二級，可以提供多個DAC通道。共同讓渡給本發明受讓人之US7015847中提供此一多通道電路之一範例，其內容係以引用的方式併入本文。應瞭解，若要藉由使用先前技術(其中使用高開環增益放大器)之教導內容在該主DAC與每一子DAC之間提供一緩衝器，則區域要求將成為重點。藉由使用本發明之教導內容，可以使用此類緩衝而不需要此類高開環增益放大器，而因此在實務上可以實施此類緩衝。在此一配置中，該主DAC提供多個輸出，該等輸出係以可交換方式耦合至每一子DAC而其中該等多個輸出中的每一輸出係透過緩衝器而耦合至該子DAC。

應瞭解，已參考一緩衝DAC輸入之範例性具體實施例來說明本發明，其中藉由一差動放大器來提供該緩衝器，該差動放大器之供電軌(supply rail)係與該DAC之輸入關聯。藉由此一配置，可以放鬆該等放大器之開環增益規格而不影響該DAC之線性特性。儘管已參考較佳實施方案來說明本發明，但此等實施方案係作為範例性具體實施例來提供，因為諸多修改皆為可行並將為熟習此項技術者所明白。以此方式，應瞭解，應將本發明解釋為無任何限制意義，除非根據隨附申請專利範圍認為有必要。可以實施修改而不脫離本發明之精神及範疇。

本說明書中所使用的字詞包含/包括係用於指定上述特徵、積體、步驟或組件之存在，但並不排除存在或增加一或多個其他特徵、積體、步驟、組件或其群組。

100．．．DAC電路

101．．．內插電路/類比或混合信號電路

105．．．第一輸入

110．．．第二輸入

115．．．輸出

120．．．第一緩衝器

125．．．第二緩衝器

130．．．內插電路之輸入

135．．．內插電路之輸入

200．．．分段式DAC架構

205．．．主DAC

210．．．主DAC205之輸出

215．．．輸出

300．．．電源供應電路組件

305．．．交換電路

400．．．電路

405．．．主DAC

420．．．子DAC

上面已參考附圖來說明本發明，其中：圖1係顯示依據本發明之教導內容之具緩衝輸入之一DAC之一示意圖。

圖2係顯示併入依據圖1的DAC配置之一分段式架構之部分之一示意圖。

圖3顯示對圖2所示架構之一修改。

圖4顯示如何可以在一多通道DAC架構中實施本發明之架構。

100．．．DAC電路

101．．．內插電路/類比或混合信號電路

105．．．第一輸入

110．．．第二輸入

115．．．輸出

120．．．第一緩衝器

125．．．第二緩衝器

130．．．內插電路之輸入

135．．．內插電路之輸入

Claims (20)

1. 一種DAC電路，其包括具有耦合至一內插電路的第一與第二輸入之一第一DAC，該內插電路提供內插於該等第一與第二輸入之間的一輸出，而其中該內插電路之該等輸入中的至少一輸入係耦合至一具有一供應電壓之緩衝器，該DAC電路包括經組態以監視該第一DAC之該等輸入中的至少一輸入、及將該緩衝器供應電壓與該第一DAC之該等輸入中的至少一輸入關聯的電路。
2. 如請求項1之DAC電路，其中該DAC之該等第一與第二輸入中的每一者係分別藉由第一與第二緩衝器來緩衝，而其中該等緩衝器中的每一緩衝器之該供應電壓係與該第一DAC之該等輸入相關。
3. 如請求項2之DAC電路，其中該第一DAC係一分段式DAC架構之一子DAC，該電路包括一主DAC，該主DAC之輸出係耦合至該子DAC而其中該等緩衝器係從該子DAC之緩衝組件提供至該主DAC之緩衝組件。
4. 如請求項3之DAC電路，其中該主DAC提供多個輸出，該等輸出係以可交換方式耦合至該子DAC而其中該等多個輸出中的每一輸出係透過該緩衝器而耦合至該子DAC。
5. 如請求項2之DAC電路，其中該等第一及第二緩衝器係分別藉由第一及第二放大器來提供。
6. 如請求項5之DAC電路，其中該第一及第二放大器分別係第一及第二運算放大器(opamp)，該等opamp係配置為 單一增益放大器。
7. 如請求項6之DAC電路，其中針對該等opamp之該供應電壓係一經調節的供應，其係配置成回應於該等放大器的輸入所發生之變化而移動。
8. 如請求項1之DAC電路，其中該第一DAC係一分段式DAC架構之一子DAC，該電路包括一主DAC，該主DAC之輸出係以可交換方式耦合至該子DAC。
9. 如請求項8之DAC電路，其中該主DAC之該輸出係經由複數個交換器耦合至該子DAC之多個輸入。
10. 如請求項9之DAC電路，其中從該主DAC之該等輸出緩衝該子DAC之該等多個輸入之每一輸入。
11. 如請求項10之DAC電路，而其中該等緩衝器係提供於該主DAC與該子DAC之一內插電路之間。
12. 如請求項11之DAC電路，其中多個緩衝器可以係耦合至該子DAC之該第一輸入，而該子DAC之該第二輸入係提供於一開路的交換器組態中。
13. 如請求項1之DAC電路，其中該內插電路係提供於一類比組態中。
14. 如請求項1之DAC電路，其中該內插電路係提供於一混合信號組態中。
15. 一種數位至類比轉換器DAC，其具有第一與第二緩衝輸入並依據該等第一與第二緩衝輸入之間的一內插來提供一輸出信號，其中該DAC進一步包括一關聯電路用於監視該DAC之該等輸入中的至少一輸入及用於將一第一與 一第二緩衝器之供應電壓與該DAC之該等輸入中的至少一輸入關聯。
16. 一種用於一DAC電路之方法，該方法包括：a)提供一內插電路，該內插電路經組態用以依據該內插電路的兩個輸入信號之間的一內插來提供一輸出，b)藉由使用提供於一單一增益組態中的運算放大器來緩衝該等輸入信號之至少一信號，c)監視該DAC電路之該等輸入中的至少一輸入，以及d)將該放大器供應電壓與該DAC之該等輸入中的至少一輸入關聯。
17. 如請求項16之方法，其中緩衝該等輸入信號之至少一信號包括分別藉由一第一緩衝器及一第二緩衝器緩衝該兩個輸入信號之每一個，及其中一供應至該等緩衝器之每一個的供應電壓係與該DAC之輸入關聯。
18. 如請求項17之方法，其中該DAC係一分段式DAC架構之一子DAC及進一步提供一具有一耦合至該子DAC之輸出的主DAC，及其中該等緩衝器係從該子DAC之緩衝組件提供至該主DAC之緩衝組件。
19. 如請求項18之方法，其中該主DAC提供多個輸出，該等輸出係以可交換方式耦合至該子DAC，及其中該等多個輸出中的每一輸出係透過一緩衝器而耦合至該子DAC。
20. 如請求項16之方法，其中該DAC係一分段式DAC架構之一子DAC及進一步包括提供一主DAC，該主DAC之輸出係以可交換方式耦合至該子DAC。