DE19961453A1 - Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises für das Erhöhen der elektrischen Zwischenspannung des Sperrzustand-Bestimmungsgatters - Google Patents

Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises für das Erhöhen der elektrischen Zwischenspannung des Sperrzustand-Bestimmungsgatters

Info

Publication number
DE19961453A1
DE19961453A1 DE19961453A DE19961453A DE19961453A1 DE 19961453 A1 DE19961453 A1 DE 19961453A1 DE 19961453 A DE19961453 A DE 19961453A DE 19961453 A DE19961453 A DE 19961453A DE 19961453 A1 DE19961453 A1 DE 19961453A1
Authority
DE
Germany
Prior art keywords
lock state
state determination
node
gate
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19961453A
Other languages
English (en)
Other versions
DE19961453B4 (de
Inventor
Kenichi Nogi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE19961453A1 publication Critical patent/DE19961453A1/de
Application granted granted Critical
Publication of DE19961453B4 publication Critical patent/DE19961453B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Es ist ein Sperrzustand-Bestimmungsschaltkreis beschrieben, in welchem die elektrische Spannung am Eingang des Sperrzustand-Betimmungsgatters nach der Bestimmung des Sperrzustands angehoben wird, wodurch (die Zeitdauer des) der Strom(s), welcher durch das Sperrzustand-Bestimmungsgatter fließt, reduziert wird. Im Schaltkreis wird der Spannungspegel am Eingang des Sperrzustand-Bestimmungsgatters sofort nach der Bestimmung des Sperrzustands wirksam erhöht, so daß der durch den Sperrzustand-Bestimmungsgatter fließende Strom reduziert wird. Es können ein Pull-Up-Transistor und eine Verzögerungsschaltung vorgesehen sein, wobei die Verzögerungsschaltung aktiviert ist, sobald der Sperrzustand bestimmt ist, und der Pull-Up-Vorgang erfolgt durch Einstellen des Pull-Up-Transistors in den Durchlaßzustand für eine vorbestimmte Zeitdauer mit Hilfe der Verzögerungsschaltung.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen Sperrzustand-Be­ stimmungsschaltkreis eines Phasenregelkreises PLL, und insbesondere die Reduzierung des Energieverbrauchs des Phasenregelkreises PLL.
Diese Anmeldung basiert auf der japanischen Patentanmeldung Hei 10-363576, auf welche im folgenden vollinhaltlich Bezug genommen wird.
2. Beschreibung des verwandten Stands der Technik
Fig. 5 ist ein Schaltkreisdiagramm, welches den Aufbau eines herkömmlichen Sperrzustand-Bestimmungsschaltkreises eines PLL zeigt.
Wie es in der Figur dargestellt ist, vergleicht ein derartiger Bestimmungsschaltkreis zwei Ausgangssignale "Up" und "Down", welche von einen Phasen- und Frequenzdetektor Det ausgegeben werden, wodurch die Ausgabe eines Signals für die Steuerung eines Pulldown-Transistors "Tr.A" erfolgt, so daß die analoge Spannung am Knotenpunkt 1 (siehe Fig. 5) geändert werden kann.
Bei dem obigen Vorgang wird die elektrische Spannung am Knotenpunkt 1 schrittweise durch geeignetes Auswählen der Zeitkonstante, welche durch die Widerstände R51 und R52 sowie durch die Kapazität C51 bestimmt ist, verändert.
Im wesentlichen hat der PLL die Aufgabe, einen Bezugstakt (Signal) und einen Vergleichs- (d. h. Rückkopplungs-)Takt (Signal) zu vergleichen, so daß der Vergleichs-(Rückkopp­ lungs-)Takt mit dem Bezugstakt in Synchronisation ist. Zudem weist der PLL einen Kreisfilter für die Abflachung des Erfas­ sungs-Impulssignals vom Phasen- und Frequenzdetektor und für die Ausgabe eines Oszillator-Steuersignals auf, und weiter einen spannungsgesteuerten Oszillator für die Ausgabe eines Taktsignals, das eine vorbestimmte Frequenz aufweist, mit Hilfe des Ozillator-Steuersignals.
Bei der obigen Aufgabe des PLL liegt bis zur Realisierung des Sperrzustands eine Zeitverzögerung vor, sobald die Stromver­ sorgung aktivert ist oder der Bezugstakt geändert wird. Aus diesem Grund ist es bei diesem Vorgang erforderlich, daß ein Signal für die Überwachung der Sperrzustände bzw. der unge­ sperrten Zustände verwendet wird, und im wesentlichen wird ein deartiges Sperrzustand-Bestimmungssignal durch Verwendung eines Ausgangssignals vom Phasen- und Frequenzdetektor ge­ steuert.
In diesem Fall erfaßt der Phasen- und Frequenzdetektor den Frequenz-/Phasenunterschied zwischen dem Bezugstakt und dem Vergleichs-(Rückkopplungs-)Takt, und gibt das erfaßte Er­ gebnis mit Hilfe der Up- und Down-Signale aus.
Wenn ein Frequenz-/Phasenunterschied vorliegt, hält eines der Up- und Down-Signale seinen hohen Pegel "High" während einer Zeitdauer entsprechend dem Unterschied aufrecht; auf diese Weise wird der Transistor "Tr.A" wiederholt abwechselnd in den Durchlaßzustand bzw. in den Sperrzustand geschaltet.
Sobald der Transistor "Tr.A" den Durchlaßzustand aufweist, fällt die elektrische Spannung am Knotenpunkt 1 mit der RC- Zeitkonstante: R51 X C51, wohingegen die elektrische Spannung am Knotenpunkt 1 mit der RC-Konstante R52 X C51 steigt, sobald der Transistor "Tr.A" den Sperrzustand aufweist.
Sobald sich der Sperrzustand nähert, wird der hohe Pegelzu­ stand "High" des Up-/Down-Signals sporadisch beobachtet und auf diese Weise verlängert sich die Zeitdauer des Sperrzu­ stands des Transistors.
Sobald die Dauer des Sperrzustands des Transistors "Tr.A" die Zeitdauer "R52 X C51 übersteigt", steigt die elektrische Span­ nung am Knotenpunkt 1 nach und nach an. Wenn diese elektrische Spannung den Pegel Vdd/2 erreicht, wird letztendlich der Span­ nungspegel am Ausgang des Sperrterminals (siehe Fig. 5) hoch "High".
Nachdem das Sperrterminal einen hohen Spannungspegel "High" aufweist und somit der Sperrzustand bestimmt ist, steigt die elektrische Spannung am Knotenpunkt 1 immer noch allmählich auf den Pegel Vdd an, das heißt, der Knotenpunkt 1 weist eine gewisse Zeitdauer lang eine Zwischenspannung auf.
Sobald am Knotenpunkt 1 eine derartige Zwischenspannung vor und nach der zeitlich richtigen Einteilung der Sperrzustands­ bestimmung anliegt, fließt bei dem oben erwähnten Verfahren unter Bezugnahme von Fig. 5 eine Zeit lang ein Strom durch das Gatter, das mit Hilfe der Zwischenspannung gesteuert wird, wobei Energie verbraucht wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Unter Berücksichtigung der oben erwähnten Umstände ist es eine Aufgabe der vorliegenden Erfindung, einen Sperrzustand-Be­ stimmungsschaltkreis eines Phasenregelkreises PLL zu schaffen, in welchem die elektrische Spannung am Knotenpunkt 1 (dem Sperrzustands-Bestimmungsgatter) durch Erhöhung der Spannung am Knotenpunkt unmittelbar nach der Sperrbestimmung stabili­ siert werden kann, wodurch die Zeitdauer, welche der Strom durch das jeweilige Gatter fließt, verkürzt wird und somit der Energieverbrauch reduziert wird.
Aus diesem Grund schafft die vorliegende Erfindung einen Sperrzustand-Bestimmungsschaltkreis eines PLL (Phasenregel­ kreis), welcher dadurch gekennzeichnet ist, daß:
der PLL einen Phasen- und Frequenzdetektor für den Vergleich eines Bezugssignals mit einem Vergleichssignal und für die Ausgabe eines Erfassungs-Impulssignals entsprechend dem Unterschied zwischen den Bezugs- und Vergleichssignalen aufweist; und
der Sperrzustand-Bestimmungsschaltkreis den Sperrzustand eines Eingangssignals an den PLL basierend auf dem Erfassungs- Impulssignal bestimmt, und folgendes aufweist:
  • - ein Sperrzustand-Bestimmungsgatter, dessen Spannungspegel am Eingang eine Zeit lang nach der Bestimmung des Sperrzustands eine elektrische Zwischenspannung aufweist; und
  • - eine Pull-Up-Vorrichtung für das wirksame Anheben des Span­ nungspegels am Eingang des Sperrzustand-Bestimmungsgatters unmittelbar nach der Bestimmung des Sperrzustands, so daß ein durch das Sperrzustand-Bestimmungsgatter fließender Strom reduziert wird.
Bei dem oben beschriebenen Aufbau kann die Pull-Up-Vorrichtung einen Pull-Up-Transistor und eine Verzögerungsschaltung auf­ weisen, wobei:
die Verzögerungsschaltung aktiviert ist, sobald der Sperrzu­ stand bestimmt ist; und
der Vorgang des Anhebens des Spannungspegels des Eingangs des Sperrzustand-Bestimmungsgatters durch das Einstellen des Pull- Up-Transistors in den Durchlaßzustand für eine vorbestimmte Zeitdauer durch Verwendung der Verzögerungsschaltung erfolgt.
Es ist auch möglich, daß die Pull-Up-Vorrichtung bei dem obi­ gen Aufbau einer ersten Verzögerungsschaltung, die aktiviert wird, sobald der Sperrzustand bestimmt ist sowie einen Zwi­ schenspeicher aufweist, und der Eingangspegel des Sperrzu­ stand-Bestimmungsgatters eine vorbestimmte Zeitdauer mit Hilfe der ersten Verzögerungsschaltung und des Zwischenspeichers erhöht wird, und der
Sperrzustand-Bestimmungsschaltkreis ferner folgendes aufweist:
  • - eine Pull-Down-Vorrichtung mit einer zweiten Verzögerungs­ schaltung, die aktiviert ist, sobald der ungesperrte Zustand bestimmt ist, und mit einem Zwischenspeicher, wobei der Span­ nungspegel des Eingangs des Sperrzustand-Bestimmungsgatters für eine vorbestimmte Zeitdauer mit Hilfe der zweiten Verzö­ gerungsschaltung und dem Zwischenspeicher gesenkt wird.
Gemäß der vorliegenden Erfindung kann die elektrische Spannung am relevanten Knotenpunkt (d. h. am Eingang des Sperrzustand- Bestimmungsschaltkreises), welcher eine Zwischenspannung auf­ weist, nach der Sperrzustandsbestimmung mit Hilfe eines Pull- Up-Transistors, Zwischenspeicher oder dergleichen, auf den Pegel Vdd erhöht werden, und die elektrische Spannung kann nach Bestimmung des ungesperrten Zustands auf den Ausgangs­ pegel gesenkt werden. Aus diesem Grund kann der Strom, der durch das Sperrzustand-Bestimmungsgatter, wie z. B. einem Inverter (welcher mit dem obigen Knotenpunkt verbunden ist) reduziert werden, wodurch eine Reduzierung des Energiever­ brauchs erfolgt.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Weitere Einzelheiten, Vorteile und Merkmale ergeben sich aus der nachfolgenden Kurzbeschreibung mehrerer Ausführungsformen der Erfindung anhand der Zeichnungen:
Es zeigen:
Fig. 1 ein Schaltkreisdiagramm, welches die erste Ausfüh­ rungsform des Sperrzustand-Bestimmungsschaltkreises eines erfindungsgemäßen Phasenregelkreises PLL zeigt.
Fig. 2 eine Zeittafel, welche den Betrieb des Sperrzustand- Bestimmungsschaltkreises von Fig. 1 zeigt.
Fig. 3 ein Schaltkreisdiagramm, welches die zweite Ausfüh­ rungsform des Sperrzustand-Bestimmungsschaltkreises eines erfindungsgemäßen Phasenregelkreises PLL zeigt.
Fig. 4 eine Zeittafel, welche den Betrieb des Sperrzustand- Bestimmungsschaltkreises von Fig. 3 zeigt.
Fig. 5 ein Schaltkreisdiagramm, welches einen herkömmlichen Sperrzustand-Bestimmungsschaltkreis eines Phasenregel­ kreises PLL zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im folgenden werden Ausführungsformen des Sperrzustand-Be­ stimmungsschaltkreises eines erfindungsgemäßen Phasenregel­ kreises PLL unter Bezugnahme der Zeichnungen beschrieben.
Fig. 1 ist ein Schaltkreisdiagramm, welches die erste Ausfüh­ rungsform des Sperrzustand-Bestimmungsschaltkreises des Pha­ senregelkreises PLL zeigt. Fig. 2 ist eine Zeittafel, welche den Betrieb des Sperrzustand-Bestimmungsschaltkreises (eines Phasenregelkreises PLL) der ersten Ausführungsform zeigt.
In Fig. 1 sind die Bauteile, welche denen in Fig. 5 (zeigt den herkömmlichen Schaltkreis) entsprechen, mit identischen Be­ zugszeichen bezeichnet.
Der wesentliche Unterschied von Fig. 1 im Vergleich zu Fig. 5 besteht darin, einen Pull-Up-Transistor "Tr.B" (Widerstand: Hoch "High") zu schaffen und zusätzlich Gatter 7 und 9 für die Steuerung der Schaltung (d. h. in den Durchlaß-/Sperrzustand) des Transistors "Tr.B" und der Verzögerungsschaltung "Delay" 8 vorzusehen.
Nachdem die Stromversorgung aktiviert ist, wird im Phasenre­ gelkreis PLL ein Signal mit hohem Pegel "High" über den "Up"- Ausgangsanschluß des Phasen- und Frequenzdetektors Det ausge­ geben. Bei diesem Vorgang ist der Spannungspegel am Knoten­ punkt 2 hoch "High", während der Pegel am Knotenpunkt 1 nied­ rig "Low" ist.
Da die Zielphase und -frequenz nach und nach dem Bezugs-Takt­ signal folgen, wird das Up-Signal mit hohem Pegel "High" in Bruchstücken ausgegeben, und die Zeitdauer des hohen Pegels "High" am Knotenpunkt 2 wird nach und nach verkürzt. Weiter steigt die elektrische Spannung am Knotenpunkt 1 nach und nach gemäß der mit Hilfe der hohen Pegelgröße "High" am Knotenpunkt 2 und der Zeitkonstanten R1 X C1 berechneten Geschwindigkeit an.
Wenn die elektrische Spannung am Knotenpunkt 1 den Pegel Vdd/2 annimmt, wird der elektrische Spannungspegel am Knotenpunkt 3 durch die Inverter 5 und 6 hoch "High", und es erfolgt die Ausgabe des Sperrsignals "Lock" (welches anzeigt, daß der Sperrzustand realisiert ist).
Ein Signal aufgrund der elektrischen Spannung am Knotenpunkt 3 und ein weiteres Signal, welches ebenfalls vom Knotenpunkt 3 geliefert wird, jedoch mit Hilfe des Gatters 7 und der Verzö­ gerungsschaltung 8 verzögert wird, werden in das Gatter 9 (siehe Fig. 1) eingegeben. Nach der Inversion am Knotenpunkt 3 auf den hohen Pegel "High", behält der Eingang des Gatters des Transistors "Tr.B" seinen niedrigen Pegel "Low" während des Verzögerungszeitraums der Verzögerungsschaltung 8 bei, so daß die elektrische Spannung am Knotenpunkt 1 mit einem Schlag auf den Pegel Vdd angehoben wird.
Nach Ende des Verzögerungszeitraums kehrt die Spannung am Ein­ gang des Transistors "Tr.B" auf ihren hohen Pegel "High" zu­ rück, d. h. das nächste Ziel des Schaltkreises besteht darin, den ungesperrten Zustand zu bestimmen, und der Knotenpunkt 1 ist somit frei (nicht mehr gesperrt).
Falls bei dem oben beschriebenen Aufbau (mit dem Pull-Up-Tran­ sistor "Tr.B") auch ein Pull-Down-Transistor vorgesehen ist, kann die Reduzierung des Stroms (welcher durch das betreffende Gatter fließt) ebenfalls realisiert werden, sobald der unge­ sperrte Zustand anschließend nach der Realisierung des Sperr­ zustands bestimmt wird.
Zudem kann die Zeitkonstante des Knotenpunkts 1 von Fig. 1 für sowohl die Pull-Up- als auch die Pull-Down-Seite im Hinblick auf den Inverter 4 optimiert werden, wodurch eine weitere effiziente Reduzierung des Stroms, welcher durch das betref­ fende Gatter fließt, erzielt wird.
In der Zeittafel (von Fig. 2), welche jeden Knotenpunkt wäh­ rend des Betriebs zeigt, ist die Abweichung der elektrischen Spannung am Knotenpunkt 1 mit Hilfe der durchgezogenen Linie dargestellt, d. h. die Linie verläuft nach oben, sobald das Sperrsignal "Lock" (entsprechend dem Knotenpunkt 3) ausgegeben wird. In diesem Fall zeigt die mit dem Knotenpunkt 1 in Rela­ tion stehende gepunktete Linie ein typisches Beispiel für die bei herkömmlichem Betrieb beobachtete Abweichung der elektri­ schen Spannung.
Fig. 3 zeigt die zweite Ausführungsform des Sperrzustand-Be­ stimmungsschaltkreises eines erfindungsgemäßen Phasenregel­ kreises PLL. Fig. 4 ist eine Zeittafel, welche den Betrieb des Sperrzustand-Bestimmungsschaltkreises von Fig. 3 zeigt.
Der Betrieb der zweiten Ausführungsform wird durch die Beob­ achtung des Übergangs eines jeden Zustands von dem Zeitpunkt unmittelbar nach der Aktivierung der Stromversorgung an er­ klärt.
Zunächst gibt der Knotenpunkt 2 in Fig. 3 unmittelbar nach der Aktivierung der Stromversorgung fast immer ein Signal auf einem hohen Pegel "High" gemäß der Up-Signal-Ausgabe vom Pha­ sen- und Frequenzvergleicher Det aus. Bei diesem Vorgang weist das Sperrterminal (d. h. der Knotenpunkt 3) einen niedrigen Pe­ gel "Low" auf und somit weist der Knotenpunkt 8 ebenfalls einen niedrigen Pegel "Low" auf. Im Gegensatz hierzu weist der Knotenpunkt 9 einen hohen Pegel "High" auf, so daß die Knoten­ punkte 2 und 4 physisch über die Gatter 31 bzw. 32 miteinander verbunden sind. Aus diesem Grund ist der Knotenpunkt 2 laufend mit dem Widerstand R31 verbunden.
Während die Zeit verstreicht, gleichen sich Phase und Frequenz von Vergleichstakt und Bezugstakt nach und nach an, und die elektrische Spannung am Knotenpunkt 1 steigt nach und nach an. Sobald die elektrische Spannung am Knotenpunkt 1 den Pegel Vdd/2 übersteigt, wird der Pegel am Knotenpunkt niedrig "Low", und der Pegel am Knotenpunkt 3, dem Ausgang eines Signalspei­ chers bestehend aus den Gattern 34 und 35, wird hoch "High", während der Pegel am Knotenpunkt 6 zuerst für einen Verzöge­ rungszeitraum entsprechend dem Eingang "Knotenpunkt 7" niedrig "Low" ist, wobei sich der Pegel am Eingang mit einer durch die Verzögerungsschaltung 38 verursachten Verzögerung verändert, und der Pegel am Knotenpunkt 6 anschließend wieder den hohen Wert "High" annimmt.
Während dem oben beschriebenen Zeitraums mit niedrigem Pegel, wird die Spannung am Knotenpunkt 1 zwangsweise (für das An­ heben der elektrischen Spannung am Knotenpunkt 1) auf den hohen Pegel "High" gebracht, wobei die Wirkung über die ver­ bundenen Gatter 31 und 31 erfolgt (in diesem Fall hier ist der Widerstand auf der Seite des Knotenpunkts 6 größer als der Widerstand auf der Seite des Knotenpunkts 1). Ferner wird nach einer vorbestimmten Zeitdauer der Pegel am Knotenpunkt 6 hoch "High" und die oben erwähnte Wirkung wird unwirksam.
Der Ausgang des Gatters 39 bleibt unverändert und behält seinen hohen Pegel "High" bei, so daß das Gatter 32 immer noch offen ist.
Sobald der Sperrzustand beendet ist, beginnt der Phasen- und Frequenzdetektor mit der Ausgabe des Up = oder Down-Signals (dementsprechend wird der ungesperrte Zustand bestimmt) und die elektrische Spannung am Knotenpunkt 1 beginnt nach und nach abzufallen.
Sobald die elektrische Spannung am Knotenpunkt 1 den Pegel Vdd/2 einnimmt, wird der Pegel am Knotenpunkt 9 hoch "High", der Pegel am Knotenpunkt 5 wird niedrig "Low", während der hohe Pegel "High" am Knotenpunkt 5 aufrechterhalten wird.
Zusätzlich behält der Ausgang des Gatters 39 ensprechend der Verzögerungsschaltung 37 einen niedrigen Pegel "Low" über einen Verzögerungszeitraum bei, so daß das Gatter 32 eine bestimmte Zeitdauer lang auf den Abschaltzustand "Disable" eingestellt ist, und die elektrische Spannung am Knotenpunkt 1 plötzlich auf den Grundpegel Gnd (ground) abfällt (in diesem Fall hier ist der Widerstand auf der Seite am Knotenpunkt 10 größer als auf der Seite am Knotenpunkt 1).
Das Gatter 32 wird sofort wirksam, so daß der anfängliche Zustand zurückkehrt.
In der Zeittafel von Fig. 4 ist die Abweichung der elektri­ schen Spannung am Knotenpunkt 1 mit Hilfe einer durchgezogenen Linie dargestellt, und die gepunkteten Linien am Knotenpunkt 1 zeigen ein typisches Beispiel für die entsprechende Abwei­ chung im herkömmlichen Fall. Die elektrische Spannung an jedem Knotenpunkt ist auch in Fig. 4 dargestellt. Die in dieser Zeittafel dargestellte Abweichung beinhaltet sowohl die Vorgänge im Sperrzustand als auch im ungesperrten Zustand.
Wie es in Fig. 4 dargestellt ist, kann die Übergangsdauer in den jeweiligen Zustand entsprechend der Zwischenspannung am Knotenpunkt 1 auch in der zweiten Ausführungsform reduziert werden.
Die erste und die zweite Ausführungsform wurden detailliert mit Bezug auf die Zeichnungen erklärt. Jedoch ist die vor­ liegende Erfindung nicht auf diese Ausführungsformen be­ schränkt und es sind verschiedene Abänderungen hinsichtlich der Konstruktion innerhalb des Bereichs der vorliegenden Erfindung möglich.

Claims (3)

1. Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreis (PLL = phase-locked loop), dadurch gekennzeichnet, daß
der PLL einen Phasen- und Frequenzdetektor für den Ver­ gleich eines Bezugssignals mit einem Vergleichssignal und für die Ausgabe eines Erfassungs-Impulssignal entsprechend einer Abweichung zwischen dem Bezugs- und Vergleichssignal aufweist; und
der Sperrzustand-Bestimmungsschaltkreis den Sperrzustand eines Eingangsignals an den PLL basierend auf dem Erfassungs-Impulssignal bestimmt, und folgendes aufweist:
  • - ein Sperrzustand-Bestimmungsgatter, dessen Eingangspegel eine elektrische Zwischenspannung für eine gewisse Zeit­ dauer nach der Bestimmung des Sperrzustands aufweist; und
  • - eine Pull-Up-Vorrichtung für das wirksame Anheben des Eingangspegels des Sperrzustand-Bestimmungsgatters unmit­ telbar nach der Bestimmung des Sperrzustands, so daß ein Strom, der durch das Sperrzustand-Bestimmungsgatter fließt, reduziert wird.
2. Sperrzustand-Bestimmungsschaltkreis nach Anspruch 1, wobei die Pull-Up-Vorrichtung einen Pull-Up-Transistor und eine Verzögerungsschaltung aufweist, dadurch gekennzeichnet, daß:
  • - die Verzögerungsschaltung aktiviert ist, sobald der Sperrzustand bestimmt ist; und
  • - der Vorgang des Anhebens des Eingangspegels des Sperrzu­ stand-Bestimmungsgatters durch das Einstellen des Pull- Up-Transistors in den Durchlaßzustand für eine vorbe­ stimmte Zeitdauer, wobei die Verzögerungsschaltung ver­ wendet wird.
3. Sperrzustand-Bestimmungsschaltkreis nach Anspruch 1, da­ durch gekennzeichnet, daß die Pull-Up-Vorrichtung eine erste Verzögerungsschaltung, welche aktiviert ist, sobald der Sperrzustand bestimmt ist, sowie einen Zwischenspeicher aufweist, und der Eingangspegel des Sperrzustand-Bestim­ mungsgatters für eine vorbestimmte Zeitdauer mit Hilfe der ersten Verzögerungsschaltung und des Zwischenspeichers an­ gehoben wird, und der Sperrzustand-Bestimmungsschaltkreis weiter folgendes aufweist:
  • - eine Pull-Down-Vorrichtung, welche eine zweite Verzöge­ rungsschaltung, die aktiviert ist, sobald der ungesperrte Zustand bestimmt ist, und einen Zwischenspeicher auf­ weist, dadurch gekennzeichnet, daß der Eingangspegel des Sperrzustand-Bestimmungsschaltkreises durch Verwendung der zweiten Verzögerungsschaltung und des Zwischenspei­ chers für eine vorbestimmte Zeitdauer herabgesetzt wird.
DE19961453A 1998-12-21 1999-12-20 Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises für das Erhöhen der elektrischen Zwischenspannung des Sperrzustand-Bestimmungsgatters Expired - Fee Related DE19961453B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-363576 1998-12-21
JP36357698A JP3499766B2 (ja) 1998-12-21 1998-12-21 Ｐｌｌのロック判定回路

Publications (2)

Publication Number Publication Date
DE19961453A1 true DE19961453A1 (de) 2000-07-06
DE19961453B4 DE19961453B4 (de) 2004-03-18

Family

ID=18479669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19961453A Expired - Fee Related DE19961453B4 (de) 1998-12-21 1999-12-20 Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises für das Erhöhen der elektrischen Zwischenspannung des Sperrzustand-Bestimmungsgatters

Country Status (3)

Country Link
US (1) US6331795B1 (de)
JP (1) JP3499766B2 (de)
DE (1) DE19961453B4 (de)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5686528A (en) 1979-12-18 1981-07-14 Nec Corp Pulse circuit
JPS58196730A (ja) * 1982-05-11 1983-11-16 Sanyo Electric Co Ltd アンロツク信号検出回路
JPS62186617A (ja) * 1986-02-12 1987-08-15 Nec Corp 発振制御回路
JPH0752842B2 (ja) * 1987-07-03 1995-06-05 日本電気株式会社 フェイズロックル−プ集積回路
JPH0429411A (ja) 1990-05-23 1992-01-31 Matsushita Electric Ind Co Ltd 位相比較装置
JP2638286B2 (ja) 1990-10-31 1997-08-06 日本電気株式会社 位相比較回路
US5256989A (en) * 1991-05-03 1993-10-26 Motorola, Inc. Lock detection for a phase lock loop
JPH05291888A (ja) * 1992-04-07 1993-11-05 Mitsubishi Electric Corp 発振装置
JPH06232639A (ja) * 1993-02-04 1994-08-19 Mitsubishi Electric Corp マイクロコンピュータ
JPH0730416A (ja) 1993-07-13 1995-01-31 Mitsubishi Electric Corp Ｐｌｌ回路
JP3370776B2 (ja) 1994-06-02 2003-01-27 沖電気工業株式会社 Ｐｌｌ回路
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3415347B2 (ja) * 1995-10-25 2003-06-09 Ｎｅｃエレクトロニクス株式会社 マイクロコンピュータの動作モード設定用入力回路
JPH09171698A (ja) * 1995-12-20 1997-06-30 Mitsubishi Electric Corp 半導体記憶装置の冗長回路
JP2917892B2 (ja) * 1996-01-31 1999-07-12 日本電気株式会社 半導体集積回路
US5724007A (en) * 1996-03-25 1998-03-03 Cypress Semiconductor Corporation Adjustable lock detector for a phase-locked loop circuit
JPH1098376A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 位相同期ループ
JP3465493B2 (ja) * 1996-09-26 2003-11-10 ヤマハ株式会社 半導体集積回路
US5870002A (en) * 1997-06-23 1999-02-09 Exar Corporation Phase-frequency lock detector

Also Published As

Publication number Publication date
DE19961453B4 (de) 2004-03-18
US6331795B1 (en) 2001-12-18
JP2000188546A (ja) 2000-07-04
JP3499766B2 (ja) 2004-02-23

Similar Documents

Publication Publication Date Title
DE69400244T2 (de) Phasensynchronisierungsschaltung mit kurzer Verriegelungszeit und geringem Zittern
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE3878180T2 (de) Nachtriggerbarer multivibrator.
DE69926001T2 (de) Kristalloszillator mit gesteuertem tastverhältnis
DE69200189T2 (de) Phasendetektor.
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE60314415T2 (de) Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung
DE3232155A1 (de) Phasenfestlegungs-schaltungsanordnung
DE102008005927B4 (de) Flexible Oszillatorstruktur
DE102017118543A1 (de) Hybrider phasenregelkreis
DE3587141T2 (de) Zentrierschaltung eines spannungsgesteuerten oszillators.
DE69028324T2 (de) Signalverzögerungsschaltung mit Ladungspumpenschaltung
DE3733554A1 (de) Pll-verzoegerungsschaltung
DE3335220A1 (de) Phasenregelschaltung fuer eine niederspannungslast
EP4181628A1 (de) Hf-system für eine hochfrequenzlampe
DE2603641A1 (de) Phasenstarre rueckfuehrschleife, insbesondere fuer einen breitbandsender
DE19910885C2 (de) Schaltungsanordnung zum störungsfreien Initialisieren von Delay-Locked-Loop-Schaltungen mit Fast-Lock
DE19850476C2 (de) Integrierte Schaltung
DE19841719C2 (de) Schaltungsanordnung zur Flankensteilheitsformung
DE102006010284A1 (de) Halbleitervorrichtung
EP1264401B1 (de) Anordnung und verfahren zum einstellen der flankenzeiten eines oder mehrerer treiber sowie treiberschaltung
DE10357495B4 (de) Pegelumsetzer mit zwei Umsetzerstufen
DE102007052196A1 (de) Phasenregelkreis, integrierte Schaltung mit einem Phasenregelkreis und Verfahren zum Verriegeln einer Phase
DE60127966T2 (de) Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

Effective date: 20120828

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701