JPS58196730A - アンロツク信号検出回路 - Google Patents
アンロツク信号検出回路Info
- Publication number
- JPS58196730A JPS58196730A JP57079721A JP7972182A JPS58196730A JP S58196730 A JPS58196730 A JP S58196730A JP 57079721 A JP57079721 A JP 57079721A JP 7972182 A JP7972182 A JP 7972182A JP S58196730 A JPS58196730 A JP S58196730A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- segment
- output
- segment code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明＃ｉＣＢトランシーバ等の無線機器において、搬
送波信号あるいは局部発＃ｉ周波数信号を得るために用
いられるＰＬＬ（７エーズロツクドループ）−波数シン
セサイザのアンロック信号検出回路に関する。
送波信号あるいは局部発＃ｉ周波数信号を得るために用
いられるＰＬＬ（７エーズロツクドループ）−波数シン
セサイザのアンロック信号検出回路に関する。
−ＩＩｌｋＫ、ＰＬＬを用い九ＣＢ）ランシーパにおい
ては、ＰＬＬがロックしていない時（アンロック時）及
びチャンネル切換時に、送信時にあっては不要輻射の発
生を防ぎ、受信時にあっては不快な雑音の発生を防止す
る目的で、その間送信を禁止したにあるいＦｉ１ニーテ
ィングを動作させる必要がある。
ては、ＰＬＬがロックしていない時（アンロック時）及
びチャンネル切換時に、送信時にあっては不要輻射の発
生を防ぎ、受信時にあっては不快な雑音の発生を防止す
る目的で、その間送信を禁止したにあるいＦｉ１ニーテ
ィングを動作させる必要がある。
そこで、従来は、ＰＬＬがロックしていない状鱒を、位
相比較器の出力信号よね得られる位相差信号にて検出し
、こ？位相差信号に応じてアンロック信号を得、アンロ
ック信号により送信の禁止あるいはミューティング動作
を行なわせていたつしかしながら、ＰＬＬＦｉ通常、ロ
ックしている状晦でも常に位相補正を行なっているため
、位相差信号が発生する。Ｔ能性があり、又、ＰＬＬ中
の電圧制御発振器のコイルの機械的ショックによつても
位相差信号が出力されてしまう。従って、あまり小さな
位相差信号でアンロック信号を出力すると、実用上問題
となるつところが、位相差信号が大きいときアンロック
信号が発生するようにすれば、チャンネルを切り換えた
時でも、位相差信号が小さすぎる場合はアンロック信号
が出力されないという不都合が生ずる。
相比較器の出力信号よね得られる位相差信号にて検出し
、こ？位相差信号に応じてアンロック信号を得、アンロ
ック信号により送信の禁止あるいはミューティング動作
を行なわせていたつしかしながら、ＰＬＬＦｉ通常、ロ
ックしている状晦でも常に位相補正を行なっているため
、位相差信号が発生する。Ｔ能性があり、又、ＰＬＬ中
の電圧制御発振器のコイルの機械的ショックによつても
位相差信号が出力されてしまう。従って、あまり小さな
位相差信号でアンロック信号を出力すると、実用上問題
となるつところが、位相差信号が大きいときアンロック
信号が発生するようにすれば、チャンネルを切り換えた
時でも、位相差信号が小さすぎる場合はアンロック信号
が出力されないという不都合が生ずる。
本発明は、プロゲラでプルデイパイダの分局数の設定を
チャンネル表示用７セグメントコードにより行なう周波
数シンセサイザにおいて、上述の虞に鑑み、電圧制御発
振器のコイルの機械的ショック等ではアンロック信号が
出力せず、チャンネル切換時には必ずアンロック信号を
出力するようにした新規なアンロック信号検出回路を提
供するものであるっ 以下、本発明を図面を参照しながら説明するう第１図は
、本発明の実施例を示すブロック図であり、（ｍｌけ基
準発振器、（２１ｉ１基準信号を分局するリファレンス
デイパイダ、（３）はチャンネルに対応する分ｌｉ！８
故で電圧制御発振器（４）の発振信号を分局するプロク
リマグルディパイグ、（５）ｉｉ両ディパイダ（２）及
び（３）の出力信号ＲＯ及びＰＯの位相差を検出する位
相比較器、（６）はＰチャンネルトランジスタ及びＮチ
ャンネルトランジスタより構成され、位相比較器（５）
の出力信号を電圧に変換するチャージポンプ、（７）は
チャージポンプ（６）の出力信号を積分し電圧制御発振
器（４）Ｋ制御電圧を供給するローパスフィルタ、（８
）／ｆｉチャンネル表示用の７セグメント表示器（９）
のＡ−Ｇの各セグメントを構成する灯させるスイッチ、
αυけＡ−Ｇの７セグメントコードのうち、Ａ％Ｂ、Ｅ
、Ｆ％Ｇのセグメントコードをデコードし、これらのセ
グメントコードの内容に対応する分崗゛歇即ちチャンネ
ルに対応する分局数をプログラマグルディパイダ（３）
に設定するデコーダである。
チャンネル表示用７セグメントコードにより行なう周波
数シンセサイザにおいて、上述の虞に鑑み、電圧制御発
振器のコイルの機械的ショック等ではアンロック信号が
出力せず、チャンネル切換時には必ずアンロック信号を
出力するようにした新規なアンロック信号検出回路を提
供するものであるっ 以下、本発明を図面を参照しながら説明するう第１図は
、本発明の実施例を示すブロック図であり、（ｍｌけ基
準発振器、（２１ｉ１基準信号を分局するリファレンス
デイパイダ、（３）はチャンネルに対応する分ｌｉ！８
故で電圧制御発振器（４）の発振信号を分局するプロク
リマグルディパイグ、（５）ｉｉ両ディパイダ（２）及
び（３）の出力信号ＲＯ及びＰＯの位相差を検出する位
相比較器、（６）はＰチャンネルトランジスタ及びＮチ
ャンネルトランジスタより構成され、位相比較器（５）
の出力信号を電圧に変換するチャージポンプ、（７）は
チャージポンプ（６）の出力信号を積分し電圧制御発振
器（４）Ｋ制御電圧を供給するローパスフィルタ、（８
）／ｆｉチャンネル表示用の７セグメント表示器（９）
のＡ−Ｇの各セグメントを構成する灯させるスイッチ、
αυけＡ−Ｇの７セグメントコードのうち、Ａ％Ｂ、Ｅ
、Ｆ％Ｇのセグメントコードをデコードし、これらのセ
グメントコードの内容に対応する分崗゛歇即ちチャンネ
ルに対応する分局数をプログラマグルディパイダ（３）
に設定するデコーダである。
ここで、ＣＢトランシーバでは、一般に、第２１図に示
すような、２桁の７セグメント表示器でチインネルを表
示しており、例えば、４ｏチヤンネルのＣＢ）クンシー
パの場合は、デコードされる７つのセグメントコードが
、１〜４００チヤンネルに第３図の如く対応している、
そして、第３図から明らかなように、下位桁の７セグメ
ントのうち、ＡセグメントとＥセグメントの少なくとも
一方のセグメントコードは、隣接チャンネルで必ず異な
っているう即ち、一般に、チャンネル切換時には、Ａセ
グメントとＥセグメントの少なくとも一方のセグメント
コードが必ず変化するっ尚、第１図の実施例は、０〜９
チヤンネルを１桁の７セグメント表示器でチャンネル表
示する例を示すものであるっ さらに、第１図において、σのは、遅延回路０３０組Ｅ
ＸＯＲ（イクス９ ／Ｌ／ −ジグＯＲ）ゲートαｓｕ
ｅ。
すような、２桁の７セグメント表示器でチインネルを表
示しており、例えば、４ｏチヤンネルのＣＢ）クンシー
パの場合は、デコードされる７つのセグメントコードが
、１〜４００チヤンネルに第３図の如く対応している、
そして、第３図から明らかなように、下位桁の７セグメ
ントのうち、ＡセグメントとＥセグメントの少なくとも
一方のセグメントコードは、隣接チャンネルで必ず異な
っているう即ち、一般に、チャンネル切換時には、Ａセ
グメントとＥセグメントの少なくとも一方のセグメント
コードが必ず変化するっ尚、第１図の実施例は、０〜９
チヤンネルを１桁の７セグメント表示器でチャンネル表
示する例を示すものであるっ さらに、第１図において、σのは、遅延回路０３０組Ｅ
ＸＯＲ（イクス９ ／Ｌ／ −ジグＯＲ）ゲートαｓｕ
ｅ。
インバータＱ加８α１１２１ｍ及びＯＲデー）（２１）
より構成され、ＡセグメントとＥセグメントの少なくと
も一方のセグメントコードが変化したことを検出する検
出回路、＠はインバータ（至）とＯＲゲート（２）より
収り、位相比較器（５）の出力信号を入力し、チャージ
ポンプ（６）の少なくとも一方のトランジスタが導通し
ている時、位相差信号り、 を出力する位相差弁別回路
、（至）ｉｉＯＲゲート、（ホ）は抵抗□□□及びコン
ポンプ（至）より成る時定数回路、（２）はＯＲゲート
（至）の出力信号によりそのデート電極が制御され、コ
ンデンサ（至）Ｋ並列接続されたＮチャンネルトランジ
スタ、（至）は出力信号としてアンロック信号ＩＮＨを
発生するインバータである。
より構成され、ＡセグメントとＥセグメントの少なくと
も一方のセグメントコードが変化したことを検出する検
出回路、＠はインバータ（至）とＯＲゲート（２）より
収り、位相比較器（５）の出力信号を入力し、チャージ
ポンプ（６）の少なくとも一方のトランジスタが導通し
ている時、位相差信号り、 を出力する位相差弁別回路
、（至）ｉｉＯＲゲート、（ホ）は抵抗□□□及びコン
ポンプ（至）より成る時定数回路、（２）はＯＲゲート
（至）の出力信号によりそのデート電極が制御され、コ
ンデンサ（至）Ｋ並列接続されたＮチャンネルトランジ
スタ、（至）は出力信号としてアンロック信号ＩＮＨを
発生するインバータである。
次Ｋ、本実施例の動作を第４図〜第６図のタイミングチ
ャートを参照しながら説明するっ先ｆ、リファレンスデ
イパイダ（２）の出力信号ＲＯ（第４図（イ））とプロ
グラマプルデイパイダ（３）の出力信号Ｐｏ−（第４図
（ロ））の位相差が大きい場合は、第４図（ハ）の如く
、位相差弁別回路＠から位相差信号り、が出力されｌ’
ＨＪレベルの期間、Ｎチャンネルトランジスタ（２）
がオンする。このため、時定数回路（２）の出力電圧Ｄ
ｏは第４図（′Ａに示すように、コンデンサ（至）の値
ＣとＮチャンネルトランジスタ（至）のオン抵抗によね
定まる時定数に従って下降して行き、出力電圧Ｄｏ が
インバーターのスレッショルド電圧Ｖｏ以下になると、
アンロツク信号ＩＮＨが立ち上がる（第４図（ホ）→０
位相差信号ＤＩ がｒＬＪレベルに反転すると、Ｎチャ
ンネルトランジスタ（２１はオフするため、出力電圧り
。
ャートを参照しながら説明するっ先ｆ、リファレンスデ
イパイダ（２）の出力信号ＲＯ（第４図（イ））とプロ
グラマプルデイパイダ（３）の出力信号Ｐｏ−（第４図
（ロ））の位相差が大きい場合は、第４図（ハ）の如く
、位相差弁別回路＠から位相差信号り、が出力されｌ’
ＨＪレベルの期間、Ｎチャンネルトランジスタ（２）
がオンする。このため、時定数回路（２）の出力電圧Ｄ
ｏは第４図（′Ａに示すように、コンデンサ（至）の値
ＣとＮチャンネルトランジスタ（至）のオン抵抗によね
定まる時定数に従って下降して行き、出力電圧Ｄｏ が
インバーターのスレッショルド電圧Ｖｏ以下になると、
アンロツク信号ＩＮＨが立ち上がる（第４図（ホ）→０
位相差信号ＤＩ がｒＬＪレベルに反転すると、Ｎチャ
ンネルトランジスタ（２１はオフするため、出力電圧り
。
は時定数回路（至）の時定数ＣＲに従って上昇し、スレ
ッショルド電圧ＶＯ以上になると、アンロック信号ＩＮ
Ｈけ「Ｌ」レベルに反転する。
ッショルド電圧ＶＯ以上になると、アンロック信号ＩＮ
Ｈけ「Ｌ」レベルに反転する。
又、位相差が小さい場合は、第５図に示すように、パル
ス中が狭い位相！！Ｏｓ号ＤＩが発生する丸め、時定数
回路（至）の出力電圧Ｄｏ Ｉｄスレッショルド電圧Ｖ
ｏ 以下にならず、このため、アンロック信号ＩＮＨは
出力されない。
ス中が狭い位相！！Ｏｓ号ＤＩが発生する丸め、時定数
回路（至）の出力電圧Ｄｏ Ｉｄスレッショルド電圧Ｖ
ｏ 以下にならず、このため、アンロック信号ＩＮＨは
出力されない。
ところが、チャンネル切換時には、Ａ及（Ｊ”Ｅセグメ
ントの少なくとも一方のセグメントコードが変化し、飼
えば、第６図に示すように、Ａセグメントコードが変化
した場合には、プログラマプルデイパイグ（３）の内容
ＰＤが変化すると共に、Ａセグメントコードと、遅延回
路ＨＫより遅延された信号ＥＸＤがＥＸＯＲゲー）（Ｌ
ＥＤに入力されて、第６図０９に示す如き検出信号ＥＸ
がＯＲゲー）（２υを介して発生するっこのため、チャ
ンネル９Ｊ換ＩＩ’Ｋ、第６図（ト）に示すようなパル
ス中の狭い位相差信号Ｉ）１シか出力されなかったとし
ても、検出信号ＥＸがＩＨＪレベルの期間ＯＲゲート（
ハ）を介してＮチャンネルトランジスタ（支）をオンさ
せるため、時定歇回路翰の出力信号Ｄｏ Ｉｄインバー
タ（至）のスレッショルド電圧Ｖｏ以下となり、アンロ
ック信号Ｉ ＮＨＩｆｉ必ず出力される。
ントの少なくとも一方のセグメントコードが変化し、飼
えば、第６図に示すように、Ａセグメントコードが変化
した場合には、プログラマプルデイパイグ（３）の内容
ＰＤが変化すると共に、Ａセグメントコードと、遅延回
路ＨＫより遅延された信号ＥＸＤがＥＸＯＲゲー）（Ｌ
ＥＤに入力されて、第６図０９に示す如き検出信号ＥＸ
がＯＲゲー）（２υを介して発生するっこのため、チャ
ンネル９Ｊ換ＩＩ’Ｋ、第６図（ト）に示すようなパル
ス中の狭い位相差信号Ｉ）１シか出力されなかったとし
ても、検出信号ＥＸがＩＨＪレベルの期間ＯＲゲート（
ハ）を介してＮチャンネルトランジスタ（支）をオンさ
せるため、時定歇回路翰の出力信号Ｄｏ Ｉｄインバー
タ（至）のスレッショルド電圧Ｖｏ以下となり、アンロ
ック信号Ｉ ＮＨＩｆｉ必ず出力される。
尚、時定数回路翰の時定数ＣＲは、ＰＬＬの状喬が十分
落ち看いてから、アンロック信号ＩＮＨをｆ−ＬＪレベ
ルにして、送信の禁止あるいはミューティングを解除す
るように選定されている。又、チャンネル切換時に、Ｅ
セグメントコードが変化した場合は、ＥＸＯＲゲート０
埼の出力信号がＯＲグートンυを介して検出信号ＥＸと
して出力される。
落ち看いてから、アンロック信号ＩＮＨをｆ−ＬＪレベ
ルにして、送信の禁止あるいはミューティングを解除す
るように選定されている。又、チャンネル切換時に、Ｅ
セグメントコードが変化した場合は、ＥＸＯＲゲート０
埼の出力信号がＯＲグートンυを介して検出信号ＥＸと
して出力される。
本発明によるアンロック信号検出回路は、上述の如く、
チャンネル切換時には必ずアンロック信号を出力し、且
つ、電圧制御発振器の機械的ショック等では動作しにく
いので、送信の禁止あるい、。
チャンネル切換時には必ずアンロック信号を出力し、且
つ、電圧制御発振器の機械的ショック等では動作しにく
いので、送信の禁止あるい、。
はミューティングをａ１実に行なわせることができる。
第１図は本発明の実施例を示すブロック図、第２図はＣ
Ｂ）ランシーバのチャンネル表示用７セグメント表示器
を示°す図、第５図はチャンネルとデコーダ入力との関
係を示す図、１８４図（イ）〜（ホ）は位相差が大きい
場合の本実施例の動作を示すタイ作を示すタイミングチ
ャートであるつ 主な図番の説明 （２）・・・リファレンスデイパイグ、（３）・・・プ
ログラマプルデイバイダ、（４）・・・電圧制御発振器
、（５）・・・位相比較ｉｎ、（８）・・・ＬＥＤ、（
１０・・・スイッチ、ｑυ・・・デコーダ、０・・・検
出回路、ｕ３Ｑ４・・・遅延回路、空・・・位相差弁別
回路、（至）・・・時定数回路、（至）・・・Ｎチャン
ネルトランジスタ、…・・・インバータっ −図 （伯Ｒ８−Ｊ−一一一一 μ 同図 イ” ＲＯ」 第６図
Ｂ）ランシーバのチャンネル表示用７セグメント表示器
を示°す図、第５図はチャンネルとデコーダ入力との関
係を示す図、１８４図（イ）〜（ホ）は位相差が大きい
場合の本実施例の動作を示すタイ作を示すタイミングチ
ャートであるつ 主な図番の説明 （２）・・・リファレンスデイパイグ、（３）・・・プ
ログラマプルデイバイダ、（４）・・・電圧制御発振器
、（５）・・・位相比較ｉｎ、（８）・・・ＬＥＤ、（
１０・・・スイッチ、ｑυ・・・デコーダ、０・・・検
出回路、ｕ３Ｑ４・・・遅延回路、空・・・位相差弁別
回路、（至）・・・時定数回路、（至）・・・Ｎチャン
ネルトランジスタ、…・・・インバータっ −図 （伯Ｒ８−Ｊ−一一一一 μ 同図 イ” ＲＯ」 第６図
Claims (1)
- １）基準信号を分目するり７アレンスデイパイダと、チ
ャンネルに対応する分鴫数により電圧制御発振器の発振
信号を分目するプロゲラ彎プルデイパイダと、両デイパ
イダの出力信号の位相差を検出する位相比較器とを含み
、前記プロゲラ！ゾルデイパイダの分目数の設定をディ
ンネル表示用７セグメントコーＦにより行なうＰＬＬｌ
１！波数シンセサイデにおいて、前記位相比較器の出力
信号を入力し位相差信号を発生する位相差弁別回路と、
前記７セグメントコードのうちＡセグメント及びＥセグ
メントのセグメントコードの変化を検出する検出回路と
を有し、前記位相差信号及び前記検出回路の出力信号に
応じてアンロック信号を得るようにしたことを特徴とす
るアンロック信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079721A JPS58196730A (ja) | 1982-05-11 | 1982-05-11 | アンロツク信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079721A JPS58196730A (ja) | 1982-05-11 | 1982-05-11 | アンロツク信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196730A true JPS58196730A (ja) | 1983-11-16 |
| JPS6313610B2 JPS6313610B2 (ja) | 1988-03-26 |
Family
ID=13698057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079721A Granted JPS58196730A (ja) | 1982-05-11 | 1982-05-11 | アンロツク信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188546A (ja) * | 1998-12-21 | 2000-07-04 | Nec Corp | Ｐｌｌのロック判定回路 |
-
1982
- 1982-05-11 JP JP57079721A patent/JPS58196730A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188546A (ja) * | 1998-12-21 | 2000-07-04 | Nec Corp | Ｐｌｌのロック判定回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6313610B2 (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794944B2 (en) | Lock detection circuit | |
| US7907023B2 (en) | Phase lock loop with a multiphase oscillator | |
| CA1299255C (en) | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication | |
| CN101335522A (zh) | 数字频率检测器和使用该数字频率检测器的数字锁相环 | |
| US4959617A (en) | Dual state phase detector having frequency steering capability | |
| ATE330362T1 (de) | Phasenregelschleife mit phasenrotation | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| EP0321725A3 (en) | Method for determining the control voltage of a voltage-controlled oscillator in a phase-locked loop | |
| EP0483260A4 (en) | Phase detector | |
| EP0952669A1 (en) | Phase comparison circuit | |
| US5045813A (en) | Slip phase control PLL | |
| JPS58196730A (ja) | アンロツク信号検出回路 | |
| WO1985005744A1 (en) | Frequency controlled oscillator | |
| US9287853B2 (en) | Signal conversion circuit, PLL circuit, delay adjustment circuit, and phase control circuit | |
| KR930008433B1 (ko) | 듀얼 위상동기 루프의 락 검출장치 | |
| US6369625B1 (en) | Phase locked loop circuit | |
| JPS6313611B2 (ja) | ||
| SU1184088A1 (ru) | Синтезатор частот | |
| JP2002111493A (ja) | Ｐｌｌ回路 | |
| TW201633719A (zh) | 振盪器校準技術 | |
| SU773906A1 (ru) | Цифровой частотный дискриминатор дл устройства автоматической подстройки частоты | |
| JPH0736522B2 (ja) | Ｐｌｌロック検出回路 | |
| JPH0461421A (ja) | Ｐｌｌ回路 | |
| JPS5834978B2 (ja) | ジユシンシユウハスウノデジタルヒヨウジソウチ | |
| KR101091488B1 (ko) | 프리스케일러 및 이를 구비한 위상고정루프 주파수 합성기 |