DE102007052196A1

DE102007052196A1 - Phasenregelkreis, integrierte Schaltung mit einem Phasenregelkreis und Verfahren zum Verriegeln einer Phase

Info

Publication number: DE102007052196A1
Application number: DE102007052196A
Authority: DE
Inventors: Jae-Jin Seongnam Park
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-10-27
Filing date: 2007-10-24
Publication date: 2008-05-15
Also published as: US20080100352A1; KR20080037775A; KR100840695B1; FR2918519A1; US7636000B2; JP2008113434A

Abstract

Ein Phasenregelkreis umfasst einen Phasenfrequenzdetektor, der dazu ausgebildet ist, Phasen eines Eingangssignals und eines Rückkopplungssignals zu vergleichen, um ein erstes und ein zweites Steuersignal (UP, DN) zu erzeugen; und ein Schleifenfilter (220) mit einem Pull-up-Widerstand (330), einem Pull-down-Widerstand (340) und einer Kapazitätseinheit (360), wobei die Kapazitätseinheit mit einem Kopplungsknoten (350) zwischen dem Pull-up-Widerstand und dem Pull-down-Widerstand gekoppelt ist, wobei das Schleifenfilter dazu ausgebildet ist, eine erste Referenzspannung (REFP) zu empfangen, um die Kapazitätseinheit durch einen Pfad zu laden, welcher durch den Pull-up-Widerstand zu der Kapazitätseinheit gebildet ist, wobei es dazu ausgebildet ist, eine zweite Referenzspannung (REFN) zu empfangen, um die Kapazitätseinheit durch einen Pfad zu entladen, welcher durch den Pull-down-Widerstand zu der Kapazitätseinheit gebildet ist, und wobei es dazu ausgebildet ist, eine Steuerspannung auszugeben, welche basierend auf einer Ladungsmenge der geladenen Kapazitätseinheit erzeugt wird, wobei die erste Referenzspannung bereitgestellt wird, wenn das erste Steuersignal von dem Phasenfrequenzdetektor in das Schleifenfilter eingegeben wird, und wobei die zweite Referenzspannung bereitgestellt wird, wenn das zweite Steuersignal von dem Phasenfrequenzdetektor in das Schleifenfilter eingegeben wird, wobei die zweite Referenzspannung niedriger als die erste Referenzspannung ist.

Description

Die vorliegende Erfindung betrifft einen Phasenregelkreis, eine integrierte Schaltung mit einem Phasenregelkreis und ein Verfahren zum Verriegeln oder Regeln einer Phase.
Viele Elektrogeräte enthalten einen Phasenregelkreis (phase locked loop – PLL) zum Stabilisieren eines erzeugten Signals, das eine gewünschte Frequenz aufweist.
Im Allgemeinen kann ein PLL einen Phasenfrequenzdetektor, eine Ladungspumpe, ein Schleifenfilter, einen spannungsgesteuerten Oszillator (voltage-controlled oscillator – VCO) und einen Teiler enthalten. Der PLL erkennt eine Phasen-/Frequenzdifferenz zwischen einem Eingangssignal (FIN) und einem geteilten Signal (FOUT/M) und steuert eine Phase/Frequenz eines Ausgangssignals (FOUT) basierend auf einem Ergebnis der erkannten Phasen-/Frequenzdifferenz.
Der VCO arbeitet basierend auf einer Steuerspannung, die von dem Schleifenfilter ausgegeben wird. Wenn beispielsweise die Steuerspan nung relativ niedrig ist, kann der VCO ein Ausgangssignal (FOUT) ausgeben, welches eine relativ niedrige Frequenz aufweist, und wenn die Steuerspannung relativ hoch ist, kann der VCO ein Ausgangssignal (FOUT) ausgeben, das eine relativ hohe Frequenz aufweist.
1 ist ein Graph zur Darstellung von Beziehungen zwischen einer Frequenz eines Ausgangssignals und einer Steuerspannung.
Bezugnehmend auf 1 ist eine Steigung einer ersten Linie 110 steiler als eine Steigung einer zweiten Linie 120. Somit ist eine Frequenzänderung eines Ausgangssignals (FOUT) gemäß der Steuerspannung in der ersten Linie 110 größer als eine Frequenzänderung eines Ausgangssignals (FOUT) gemäß der Steuerspannung in der zweiten Linie 120. Somit muss ein VCO basierend auf einer Steuerspannung mit einem weiten Eingangs- oder Eingabebereich betrieben werden, um ein Ausgangssignal (FOUT) mit einer stabilen Frequenz zu erhalten.
Ein herkömmlicher PLL ist in den Veröffentlichungen „L. Sun and D. Nelson, A 1.0V GHz Range 0.13 μm CMOS Frequency Synthesizer, IEEE Custom Integrated Circuits Conference, pp. 327–330, Can 2001" und „R. Gu, et al., A 6.25 GHz 1V IC-PLL in 0.13 μm CMOS, ISSCC Digest of Technical Papers, pp. 594–595, Feb. 2006" offenbart, in denen eine Ladungspumpe verbessert wurde, um eine Steuerspannung mit einem breiten Eingabebereich zu erhalten, um so ein Ausgangssignal (FOUT) zu erzeugen, das eine stabile Frequenz aufweist. Jedoch ist die Ladungspumpe in dem herkömmlichen Phasenregelkreis komplex und die Ladungspumpe muss bei niedriger Spannung in einem Submikrometerprozess durchgeführt werden.
Der Erfindung liegt das technische Problem zugrunde, einen Phasenregelkreis, eine integrierte Schaltung mit einem Phasenregelkreis und ein Verfahren zum Verriegeln einer Phase anzugeben, die bei einer relativ niedrigen Spannung basierend auf einer Steuerspannung mit einem breiten Eingabebereich betreibbar und leicht zu implementieren sind.
Die Erfindung löst das Problem mittels eines Phasenregelkreises mit den Merkmalen des Patentanspruchs 1, mittels einer integrierten Schaltung mit einem Phasenregelkreis mit den Merkmalen des Patentanspruchs 11 und mittels eines Verfahrens zum Verriegeln einer Phase mit den Merkmalen des Patentanspruchs 12.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
Gemäß der vorliegenden Erfindung kann ein Phasenregelkreis angegeben werden, der in der Lage ist, bei einer relativ niedrigen Spannung und basierend auf einer Steuerspannung mit einem breiten Eingabebereich zu arbeiten.
Weiterhin kann gemäß der vorliegenden Erfindung eine integrierte Schaltung angegeben werden, welche den Phasenregelkreis aufweist.
Darüber hinaus kann gemäß der vorliegenden Erfindung ein Verfahren zum Verriegeln einer Phase eines Signals bei einer relativ niedrigen Spannung und basierend auf einer Steuerspannung mit einem breiten Eingabebereich angegeben werden.
Erfindungsgemäß kann ein Phasenregelkreis ohne eine Ladungspumpe bei einer relativ niedrigen Spannung und basierend auf einer Steuerspannung mit einem breiten Eingabebereich arbeiten.
Vorteilhafte Ausgestaltungen der Erfindung, die weiter unten detailliert beschrieben sind, sowie zur Erleichterung des Verständnisses der Erfindung erörterte Ausgestaltungen des Standes der Technik sind in den Zeichnungen dargestellt. Es zeigt/zeigen:
1 einen Graph zur Darstellung von Beziehungen zwischen einer Frequenz eines Ausgangssignals und einer Steuerspannung;
2 ein Blockschaltbild zur Darstellung einer beispielhaften Ausgestaltung eines Phasenregelkreises (phase locked loop – PLL) ohne eine Ladungspumpe gemäß einem Aspekt der vorliegenden Erfindung;
3 ein Schaltungsdiagramm zur Darstellung einer Ausgestaltung eines Schleifenfilters in dem PLL gemäß 2;
4 ein Diagramm zum Beschreiben einer Ausgestaltung eines Prozesses zum Vergrößern der Steuerspannung durch Laden der Kapazitätseinheit in dem Schleifenfilter;
5 ein Diagramm zum Beschreiben einer Ausgestaltung eines Prozesses zum Verringern der Steuerspannung durch Entladen der Kapazitätseinheit in dem Schleifenfilter;
6 ein Diagramm zum Beschreiben einer Ausgestaltung eines Prozesses zum Verringern einer Leistungsaufnahme des Schleifenfilters; und
7 einen Graph zur Darstellung von Betriebseigenschaften einer beispielhaften Ausgestaltung eines PLL gemäß einem Aspekt der vorliegenden Erfindung.
Es sei darauf hingewiesen, dass ein Element, welches als mit einem anderen Element, „verbunden" oder „gekoppelt" beschrieben ist, entweder direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dass Zwischenelemente vorhanden sein können. Wenn im Gegensatz dazu ein Element als mit einem anderen Element „direkt verbunden" oder „direkt gekoppelt" beschrieben ist, sind keine Zwischenelemente vorhanden. Andere Wörter, die zum Beschreiben des Verhältnisses zwischen Elementen verwendet werden, sollten in gleicher Weise interpretiert werden (z. B. „zwischen" gegenüber „direkt zwischen", „benachbart" gegenüber „direkt benachbart" usw.).
2 ist ein Blockschaltbild zur Darstellung einer beispielhaften Ausgestaltung eines Phasenregelkreises ohne eine Ladungspumpe gemäß einem Aspekt der vorliegenden Erfindung.
Bezugnehmend auf 2 umfasst ein Phasenregelkreis 200 einen Phasenfrequenzdetektor 210, ein Schleifenfilter 220, einen spannungsgesteuerten Oszillator 230 und einen Teiler 240.
Der Phasenfrequenzdetektor 210 empfängt ein Eingangssignal (FIN) und ein Rückkopplungssignal (FOUT/M) und erkennt eine Phasen-Frequenzdifferenz zwischen dem Eingangssignal (FIN) und dem Rückkopplungssignal (FOUT/M). Wenn die Phasen-/Frequenzdifferenz zwischen dem Eingangssignal (FIN) und dem Rückkopplungssignal (FOUT/M) existiert, erzeugt der Phasenfrequenzdetektor 210 ein erstes Steuersignal oder ein zweites Steuersignal (beispielsweise ein UP-Signal oder ein DN-Signal).
Wenn beispielsweise das Eingangssignal (FIN) dem Rückkopplungssignal (FIN) dem Rückkopplungssignal (FOUT/M) folgt, kann der Phasenfrequenzdetektor 210 das erste Steuersignal (d. h. das UP-Signal) erzeugen, und wenn das Eingangssignal (FIN) dem Rückkopplungssignal (FOUT/M) vorauseilt, kann der Phasenfrequenzdetektor 210 das zweite Steuersignal (d. h. das DN-Signal) erzeugen.
Das Schleifenfilter 220 erzeugt eine Steuerspannung VCON basierend auf dem ersten Steuersignal oder dem zweiten Steuersignal, welches von dem Phasenfrequenzdetektor 210 ausgegeben wird. Wenn beispielsweise das Schleifenfilter 220 das erste Steuersignal empfängt, kann das Schleifenfilter 220 die Steuerspannung VCON erhöhen, und wenn das Schleifenfilter 220 das zweite Steuersignal empfängt, kann das Schleifenfilter 220 die Steuerspannung VCON absenken. Betriebseigenschaften oder eine Leistungsfähigkeit des Schleifenfilters 220 werden weiter unten beschrieben.
Der spannungsgesteuerte Oszillator 230 gibt ein oszillierendes Signal (FOUT) basierend auf der Steuerspannung VCON aus, die von dem Schleifenfilter 220 ausgegeben wird. Wenn beispielsweise die Steuerspannung VCON erhöht wird, kann der spannungsgesteuerte Oszillator 230 ein oszillierendes Signal (FOUT) mit einer hohen Frequenz ausgeben, und wenn die Steuerspannung VCON abgesenkt wird, kann der spannungsgesteuerte Oszillator 230 ein oszillierendes Signal (FOUT) mit einer niedrigen Frequenz ausgeben.
Der Teiler 240 teilt das oszillierende Signal (FOUT), das von dem spannungsgesteuerten Oszillator 230 ausgegeben wird, durch ein Teilerverhältnis M (wobei M eine natürliche Zahl ist) und liefert das geteilte oszillierende Signal als das Rückkopplungssignal (FOUT/M) zu dem Phasenfrequenzdetektor 210.
Auf diese Weise kann der Phasenregelkreis 200 gemäß der beispielhaften Ausgestaltung in einer integrierten Schaltung implementiert sein und er kann ohne eine Ladungspumpe implementiert sein.
3 ist ein Schaltungsdiagramm zur Darstellung einer Ausgestaltung eines Schleifenfilters, welches in dem PLL 200 gemäß 2 eingesetzt werden kann.
Bezugnehmend auf 3, umfasst das Schleifenfilter 220 einen Pull-up-Schalter 310, einen Pull-down-Schalter 320, einen Pull-up-Widerstand 330, einen Pull-down-Widerstand 340, einen Kopplungsknoten 350 und eine Kapazitätseinheit 360.
Beispielsweise kann der Pull-down-Widerstand 340 mit dem Pull-up-Widerstand 330 in dem Kopplungsknoten 350 und in Reihe verbunden sein und die Kapazitätseinheit 360 kann ebenfalls mit dem Kopplungsknoten 350 zwischen dem Pull-up-Widerstand 330 und dem Pull-down-Widerstand 340 gekoppelt sein.
Der Pull-up-Schalter 310 wird basierend auf dem ersten Steuersignal (beispielsweise dem UP-Signal) eingeschaltet, um eine erste Referenzspannung REFP (beispielsweise VDD) zu einem Pfad zu liefern, der durch den Pull-up-Widerstand 330 zu der Kapazitätseinheit 360 gebildet ist, um die Kapazitätseinheit 360 zu laden.
Beispielsweise kann der Pull-up-Schalter 310 einen p-Kanal-Metalloxidhalbleiter(p-channel metall oxide semiconductor – PMOS)-Pull-up-Transistor 314 und einen n-Kanal-Metalloxidhalbleiter(n-channel metall oxide semiconductor – NMOS)-Pull-up-Transistor 316 aufweisen, dessen Drain-Anschluss mit einem Source-Anschluss des Pull-up-PMOS-Transistors 314 gekoppelt ist und dessen Source-Anschluss mit einem Drain-Anschluss des Pull-up-PMOS-Transistors 314 gekoppelt ist. Der Pull-up-PMOS-Transistor 314 wird basierend auf einem ersten invertierten Steuersignal angeschaltet, welches ein invertiertes Signal des ersten Steuersignals ist, und der Pull-up-NMOS-Transistor 316 wird basierend auf dem ersten Steuersignal eingeschaltet.
Der Pull-down-Schalter 320 wird basierend auf dem zweiten Steuersignal (beispielsweise dem DN-Signal) eingeschaltet, um eine zweite Referenzspannung REFN (beispielsweise VGND) zu einem Pfad zu liefern, welcher durch den Pull-up-Widerstand 340 zu der Kapazitätseinheit 360 gebildet ist, um die Kapazitätseinheit 360 zu laden.
Beispielsweise kann der Pull-down-Schalter 320 einen Pull-down-NMOS-Transistor 326 und einen Pull-down-PMOS-Transistor 328 umfassen, dessen Source-Anschluss mit einem Drain-Anschluss des Pull-down-NMOS-Transistors 326 gekoppelt ist und dessen Drain-Anschluss mit einem Source-Anschluss des Pull-down-NMOS-Transistors 326 gekoppelt ist. Der Pull-down-NMOS-Transistor 326 wird basierend auf dem zweiten Steuersignal eingeschaltet und der Pull-down-PMOS-Transistor 328 wird basierend auf einem zweiten invertierten Steuersignal angeschaltet, welches ein invertiertes Signal des zweiten Steuersignals ist.
Weiterhin kann der Pull-down-Schalter 320 einen NMOS-Transistor 322 und einen PMOS-Transistor 324 aufweisen, dessen Source-Anschluss mit einem Drain-Anschluss des NMOS-Transistors 322 gekoppelt ist und dessen Drain-Anschluss mit einem Source-Anschluss des NMOS-Transistors 322 gekoppelt ist. Der NMOS-Transistor 322 wird basierend auf einer dritten Referenzspannung (beispielsweise VDD) eingeschaltet und der PMOS-Transistor 324 wird basierend auf einer vierten Referenzspannung (beispielsweise VGND) eingeschaltet, welche niedriger als die dritte Referenzspannung ist.
Ein Widerstandswert (Resistanz) des Pull-up-Widerstands 330 ist größer als eine Impedanz einer parasitären Kapazität des Pull-up-Schalters 310 und ein Widerstandswert des Pull-down-Widerstands 340 ist größer als eine Impedanz einer parasitären Kapazität des Pull-down-Schalters 320. Wenn somit der Pull-up-Schalter 310 und der Pull-down-Schalter 320 eingeschaltet werden, kann ein Leistungsverbrauch durch den Pull-up-Widerstand 330 und den Pull-down-Widerstand 340 verringert werden.
Die Kapazitätseinheit 360 wird basierend auf dem ersten Steuersignal oder dem zweiten Steuersignal, welches von dem Phasenfrequenzdetektor 210 ausgegeben wird, geladen oder entladen und die Kapazitätseinheit 360 erzeugt die Steuerspannung VCON gemäß ihrer Ladungsmenge.
Beispielsweise kann die Kapazitätseinheit 360 einen Hauptkondensator 362, einen Ripple-Schutzwiderstand 364, der mit dem Hauptkondensator 362 in Reihe geschaltet ist, und einen Ripple-Schutzkondensator 366 aufweisen, der parallel zu dem Hauptkondensator 362 geschaltet ist.
4 ist ein Diagramm zum Beschreiben einer Ausgestaltung eines Prozesses zum Erhöhen der Steuerspannung durch Laden der Kapazitätseinheit in dem Schleifenfilter, 5 ist ein Diagramm zum Beschreiben einer Ausgestaltung eines Prozesses zum Verringern der Steuerspannung durch Entladen der Kapazitätseinheit in dem Schleifenfilter und 6 ist ein Diagramm zum Beschreiben einer Ausgestaltung eines Prozesses zum Verringern der Leistungsaufnahme des Schleifenfilters.
Bezugnehmend auf 4 empfängt das Schleifenfilter 220 die erste Referenzspannung REFP, welche bereitgestellt wird, wenn das erste Steuersignal von dem Phasenfrequenzdetektor 210 in das Schleifenfilter 220 eingegeben wird, um die Kapazitätseinheit 360 durch den Pfad zu laden, welcher durch den Pull-up-Widerstand 330 zu der Kapazitätseinheit 360 gebildet ist.
Wenn beispielsweise das erste Steuersignal in das Schleifenfilter 220 eingegeben wird, kann das Schleifenfilter eine RC-Integrationsschaltung erster Ordnung bilden, welche den Pull-up-Widerstand 330 und die Kapazitätseinheit 360 umfasst.
Bezugnehmend auf 5 empfängt das Schleifenfilter 220 die zweite Referenzspannung REFN, die bereitgestellt wird, wenn das erste Steuersignal von dem Phasenfrequenzdetektor 210 in das Schleifenfilter 220 eingegeben wird, um die Kapazitätseinheit 360 durch den Pfad zu laden, der durch den Pull-down-Widerstand 340 zu der Kapazitätseinheit 360 gebildet ist. Die zweite Referenzspannung REFN ist niedriger als die erste Referenzspannung REFP.
Wenn beispielsweise das zweite Steuersignal in das Schleifenfilter 220 eingegeben wird, kann das Schleifenfilter eine RC-Integrationsschaltung erster Ordnung bilden, welche den Pull-down-Widerstand 340 und die Kapazitätseinheit 360 umfasst.
Bezugnehmend auf 6 empfängt das Schleifenfilter 220 die erste und die zweite Referenzspannung REFP und REFN, wenn das erste und das zweite Steuersignal in das Schleifenfilter 220 eingegeben werden, um einen Stromfluss durch einen Pfad zu bewirken, welcher durch den Pull-up-Widerstand 330 und den Pull-down-Widerstand 340 gebildet ist, was durch einen Pfeil angezeigt wird. Auf diese Weise kann die Leistungsaufnahme verringert werden.
Wenn beispielsweise das erste und das zweite Steuersignal in das Schleifenfilter 220 eingegeben werden, kann das Schleifenfilter 220 eine Widerstandsreihenschaltung bilden, welche den Pull-up-Widerstand 330 und den Pull-down-Widerstand 340 umfasst.
7 ist ein Graph zur Darstellung einer Betriebseigenschaft oder Leistungsfähigkeit einer beispielhaften Ausgestaltung eines Phasenregelkreises gemäß einem Aspekt der vorliegenden Erfindung.
Bezugnehmend auf 7 illustriert eine Linie 710 einen Absolutwert einer Spitzenschwankung (peak-to-peak jitter) und eine Linie 720 illustriert einen Relativwert, der ein Verhältnis einer Spitzenschwankung und einer Periode angibt.
Wie in 7 gezeigt, arbeitet der Phasenregelkreis 200 durch seine Implementierung mit dem Pull-up-Widerstand 330 und dem Pull-down-Widerstand 340 effizient, obwohl der Phasenregelkreis 200 keine Ladungspumpe enthält.
Wie oben beschrieben, kann ein Phasenregelkreis ohne Ladungspumpe bei einer relativ niedrigen Spannung und basierend auf einer Steuerspannung mit einem breiten Eingabebereich betrieben werden.

Claims

Phasenregelkreis, aufweisend: – einen Phasenfrequenzdetektor (210), der dazu ausgebildet ist, Phasen eines Eingangssignals (FIN) und eines Rückkopplungssignals (FOUT/M) zu vergleichen, um ein erstes und ein zweites Steuersignal (UP, DN) zu erzeugen; und – ein Schleifenfilter (220) mit einem Pull-up-Widerstand (330), einem Pull-down-Widerstand (340) und einer Kapazitätseinheit (360), wobei die Kapazitätseinheit mit einem Kopplungsknoten (350) zwischen dem Pull-up-Widerstand und dem Pull-down-Widerstand gekoppelt ist, wobei das Schleifenfilter dazu ausgebildet ist, eine erste Referenzspannung (REFP) zu empfangen, um die Kapazitätseinheit durch einen Pfad zu laden, welcher durch den Pull-up-Widerstand zu der Kapazitätseinheit gebildet ist, wobei das Schleifenfilter dazu ausgebildet ist, eine zweite Referenzspannung (REFN) zu empfangen, um die Kapazitätseinheit durch einen Pfad zu entladen, welcher durch den Pull-down-Widerstand zu der Kapazitätseinheit gebildet ist, und wobei das Schleifenfilter dazu ausgebildet ist, eine Steuerspannung (VCON) auszugeben, welche basierend auf einer Ladungsmenge der geladenen Kapazitätseinheit erzeugt wird, wobei die erste Referenzspannung bereitgestellt wird, wenn das erste Steuersignal von dem Phasenfrequenzdetektor in das Schleifenfilter eingegeben wird, und wobei die zweite Referenzspannung bereitgestellt wird, wenn das zweite Steuersignal von dem Phasenfrequenzdetektor in das Schleifenfilter eingegeben wird, wobei die zweite Referenzspannung niedriger als die erste Referenzspannung ist.
Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, dass das Schleifenfilter weiterhin aufweist: – einen Pull-up-Schalter (310), der dazu ausgebildet ist, basierend auf dem ersten Steuersignal eingeschaltet zu werden, um die erste Referenzspannung zu dem Pfad zu liefern, welcher durch den Pull-up-Widerstand zu der Kapazitätseinheit gebildet ist, um die Kapazitätseinheit zu laden; und – einen Pull-down-Schalter (320), der dazu ausgebildet ist, basierend auf dem zweiten Steuersignal eingeschaltet zu werden, um die zweite Referenzspannung zu dem Pfad zu liefern, welcher durch den Pull-down-Widerstand zu der Kapazitätseinheit gebildet ist, um die Kapazitätseinheit zu entladen.
Phasenregelkreis nach Anspruch 2, dadurch gekennzeichnet, dass ein Widerstandswert des Pull-up-Widerstands größer als eine Impedanz einer parasitären Kapazität des Pull-up-Schalters ist und dass ein Widerstandswert des Pull-down-Widerstands größer als eine Impedanz einer parasitären Kapazität des Pull-down-Schalters ist.
Phasenregelkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Schleifenfilter dazu ausgebildet ist, die erste Referenzspannung und die zweite Referenzspannung zu empfangen, um einen Stromfluss durch einen Pfad zu bewirken, welcher durch den Pull-up-Widerstand und den Pull-down-Widerstand gebildet ist, um eine Leistungsaufnahme zu verringern, wenn das erste und das zweite Steuersignal in das Schleifenfilter eingegeben werden.
Phasenregelkreis nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Pull-up-Schalter aufweist: – einen Pull-up-PMOS-Transistor (314), der dazu ausgebildet ist, basierend auf einem ersten invertierten Steuersignal eingeschaltet zu werden, welches ein invertiertes Signal des ersten Steuersignals ist; und – einen Pull-up-NMOS-Transistor (316), dessen Drain-Anschluss mit einem Source-Anschluss des Pull-up-PMOS-Transistors gekoppelt ist und dessen Source-Anschluss mit einem Drain-Anschluss des Pull-up-PMOS-Transistors gekoppelt ist und der dazu ausgebildet ist, basierend auf dem ersten Steuersignal eingeschaltet zu werden.
Phasenregelkreis nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der Pull-down-Schalter aufweist: – einen Pull-down-NMOS-Transistor (326), der dazu ausgebildet ist, basierend auf dem zweiten Steuersignal eingeschaltet zu werden; und – einen Pull-down-PMOS-Transistor (328), dessen Source-Anschluss mit einem Drain-Anschluss des Pull-Down-NMOS-Transistors gekoppelt ist und dessen Drain-Anschluss mit einem Source-Anschluss des Pull-down-NMOS-Transistors gekoppelt ist und der dazu ausgebildet ist, basierend auf einem zweiten invertierten Steuersignal eingeschaltet zu werden, welches ein invertiertes Signal des zweiten Steuersignals ist.
Phasenregelkreis nach Anspruch 6, dadurch gekennzeichnet, dass der Pull-Down-Schalter weiterhin aufweist: – einen NMOS-Transistor (322), der dazu ausgebildet ist, basierend auf einer dritten Referenzspannung eingeschaltet zu werden; und – einen PMOS-Transistor (324), dessen Source-Anschluss mit einem Drain-Anschluss des NMOS-Transistors gekoppelt ist und dessen Drain-Anschluss mit einem Source-Anschluss des NMOS-Transistors gekoppelt ist und der dazu ausgebildet ist, basierend auf einer vierten Referenzspannung eingeschaltet zu werden, welcher niedriger als die dritte Referenzspannung ist, – wobei das zweite Steuersignal zu dem Source-Anschluss des NMOS-Transistors und dem Drain-Anschluss des PMOS-Transistors geliefert wird, wobei das gelieferte zweite Steuersignal von dem Drain-Anschluss des NMOS-Transistors und dem Source-Anschluss des PMOS-Transistors ausgegeben wird, und wobei das ausgegebene zweite Steuersignal zu einem Gate-Anschluss des Pull-down-NMOS-Transistors geliefert wird.
Phasenregelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kapazitätseinheit aufweist: – einen Hauptkondensator (362); – einen Ripple-Schutzwiderstand (364), der in Reihe mit dem Hauptkondensator geschaltet ist; und – einen Ripple-Schutzkondensator (366), der parallel zu dem Hauptkondensator geschaltet ist.
Phasenregelkreis nach einem der Ansprüche 1 bis 8, weiterhin aufweisend: – einen spannungsgesteuerten Oszillator (230), der dazu ausgebildet ist, ein oszillierendes Signal basierend auf der Steuerspannung auszugeben.
Phasenregelkreis nach Anspruch 9, weiterhin aufweisend: – einen Teiler (240), der dazu ausgebildet ist, das oszillierende Signal durch ein Teilerverhältnis N zu teilen, wobei N eine natürliche Zahl ist, und das geteilte oszillierende Signal als das Rückkopplungssignal zu dem Phasenfrequenzdetektor zu liefern.
Integrierte Schaltung, die einen Phasenregelkreis aufweist, dadurch gekennzeichnet, dass der Phasenregelkreis ein Phasenregelkreis (200) nach einem der Ansprüche 1 bis 10 ist.
Verfahren zum Verriegeln einer Phase, beinhaltend: – Laden einer Kapazitätseinheit (360) durch einen Pfad, der durch einen Pull-up-Widerstand (330) gebildet ist, der mit der Kapazitätseinheit gekoppelt ist, indem eine erste Referenzspannung (REFP) empfangen wird, die bereitgestellt wird, wenn ein erstes Steuersignal (UP) von einem Phasenfrequenzdetektor (210) in ein Schleifenfilter (220) eingegeben wird; – Entladen der Kapazitätseinheit durch einen Pfad, der durch einen Pull-down-Widerstand (340) gebildet ist, der mit der Kapazitätseinheit gekoppelt ist, indem eine zweite Referenzspannung (REFN) empfangen wird, welche bereitgestellt wird, wenn ein zweites Steuersignal (DN) von dem Phasenfrequenzdetektor in das Schleifenfilter eingegeben wird; und – Ausgeben einer Steuerspannung (VCON), die basierend auf einer Ladungsmenge der geladenen Kapazitätseinheit erzeugt wird.
Verfahren nach Anspruch 12, weiterhin beinhaltend: – Bewirken eines Stromflusses durch einen Pfad, der durch den Pull-up-Widerstand und den Pull-down-Widerstand gebildet ist, indem die erste und die zweite Referenzspannung empfangen wird, wenn das erste und das zweite Steuersignal in das Schleifenfilter eingeben werden.
Verfahren nach Anspruch 12 oder 13, weiterhin beinhaltend: – Ausgeben eines oszillierenden Signals basierend auf der Steuerspannung.