DE19961453B4

DE19961453B4 - Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises für das Erhöhen der elektrischen Zwischenspannung des Sperrzustand-Bestimmungsgatters

Info

Publication number: DE19961453B4
Application number: DE19961453A
Authority: DE
Inventors: Kenichi Nogi
Original assignee: NEC Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 1998-12-21
Filing date: 1999-12-20
Publication date: 2004-03-18
Anticipated expiration: 2019-12-21
Also published as: JP2000188546A; JP3499766B2; DE19961453A1; US6331795B1

Abstract

Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreis (PLL = Phase-lockedloop), wobei
der PLL einen Phasen- und Frequenzdetektor für den Vergleich eines Bezugssignals mit einem Vergleichssignal und für die Ausgabe eines Erfassungs-Impulssignal entsprechend einer Abweichung zwischen dem Bezugs- und Vergleichssignal aufweist; und
der Sperrzustand-Bestimmungsschaltkreis den Sperrzustand eines Eingangsignals an den PLL basierend auf dem Erfassungs-Impulssignal bestimmt, und folgendes aufweist:
– ein Sperrzustand-Bestimmungsgatter, dessen Eingangspegel eine elektrische Zwischenspannung für eine gewisse Zeitdauer nach der Bestimmung des Sperrzustands aufweist, dadurch gekennzeichnet, daß
– eine Pull-Up-Vorrichtung für das wirksame Anheben des Eingangspegels des Sperrzustand-Bestimmungsgatters unmittelbar nach der Bestimmung des Sperrzustands, so daß ein Strom, der durch das Sperrzustand-Bestimmungsgatter fließt, reduziert wird, wobei
die Pull-Up-Vorrichtung einen Pull-Up-Transistor und eine Verzögerungsschaltung aufweist, daß:
– die Verzögerungsschaltung aktiviert ist, sobald der Sperrzustand bestimmt ist; und
– der Vorgang des Anhebens des Eingangspegels des Sperrzustand-Bestimmungsgatters durch das Einstellen des Pull-Up-Transistors in den Durchlaßzustand für eine vorbestimmte Zeitdauer, wobei die Verzögerungsschaltung verwendet wird.

Description

Die vorliegende Erfindung betrifft einen Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises PLL gemäß der Anspruche 1 und 2, und insbesondere die Reduzierung des Energieverbrauchs des Phasenregelkreises PLL.
Diese Anmeldung basiert auf der japanischen Patentanmeldung Hei 10-363576, auf welche im folgenden vollinhaltlich Bezug genommen wird.

Aus der EP-A1-484 097 ist eine Schaltungsanordnung von Phasenregelschleifen bekannt, bei der ein Schaltungsblock den Einrastzustand der Phasenregelschleife anzeigt. Ein Phasenkomparator vergleicht ein Eingangssignal mit einem Refererenzsignal und erzeugt ein Ausgangssignal basierend auf Voreilung oder Nacheilung der Phase des Eingangssignals gegenüber dem Referenzsignal. Ein Entsperrungsalarm wird erzeugt, die Erzeugung jedoch unterdrück, wenn sich die Voreilung bzw. Nacheilung innerhalb einer bestimmten Zeitdauer ändert. Diese Lösung bedarf einer kontinuierlichen Energiezufuhr.

Aus der Veröffentlichung von Toshiyuki Ozawa, "PLL Frequency Synthesizer, Method of Circuit Design", Sogo Electronics Publishing Company, erste Ausgabe, Seiten 139-141 vom 10. Juli 1994 ist ein PLL-Frequenzsynthesizer bekannt. Eine derartige Lösung ist auch in der vorliegenden 5 dargestellt, die den Aufbau dieses Sperrzustand-Bestimmungsschaltkreises einer PLL zeigt.

Wie es in der Figur dargestellt ist, vergleicht ein derartiger Bestimmungsschaltkreis zwei Ausgangssignale "Up" und "Down", welche von einen Phasen- und Frequenzdetektor Det ausgegeben werden, wodurch die Ausgabe eines Signals für die Steuerung eines Pulldown-Transistors "Tr.A" erfolgt, so daß die analoge Spannung am Knotenpunkt 1 (siehe 5) geändert werden kann.

Bei dem obigen Vorgang wird die elektrische Spannung am Knotenpunkt 1 schrittweise durch geeignetes Auswählen der Zeitkonstante, welche durch die Widerstände R51 und R52 sowie durch die Kapazität C51 bestimmt ist, verändert.

Im wesentlichen hat der PLL die Aufgabe, einen Bezugstakt (Signal) und einen Vergleichs- (d.h. Rückkopplungs-) Takt (Signal) zu vergleichen, so daß der Vergleichs- (Rückkopplungs-) Takt mit dem Bezugstakt in Synchronisation ist. Zudem weist der PLL einen Kreisfilter für die Abflachung des Erfassungs-Impulssignals vom Phasen- und Frequenzdetektor und für die Ausgabe eines Oszillator-Steuersignals auf, und weiter einen spannungsgesteuerten Oszillator für die Ausgabe eines. Taktsignals, das eine, vorbestimmte Frequenz aufweist, mit Hilfe des Ozillator-Steuersignals.

Bei der obigen Aufgabe des PLL liegt bis zur Realisierung des Sperrzustands eine Zeitverzögerung vor, sobald die Stromversorgung aktivert ist oder der Bezugstakt geändert wird. Aus diesem Grund ist es bei diesem Vorgang erforderlich, daß ein Signal für die Überwachung der Sperrzustände bzw. der ungesperrten Zustände verwendet wird, und im wesentlichen wird ein deartiges Sperrzustand-Bestimmungssignal durch Verwendung eines Ausgangssignals vom Phasen- und Frequenzdetektor gesteuert.

In diesem Fall erfaßt der Phasen- und Frequenzdetektor den Frequenz-/Phasenunterschied zwischen dem Bezugstakt und dem Vergleichs- (Rückkopplungs-) Takt, und gibt das erfaßte Ergebnis mit Hilfe der Up- und Down-Signale aus.

Wenn ein Frequenz-/Phasenunterschied vorliegt, hält eines der Up- und Down-Signale seinen hohen Pegel "High" während einer Zeitdauer entsprechend dem Unterschied aufrecht; auf diese Weise wird der Transistor "Tr.A" wiederholt abwechselnd in den Durchlaßzustand bzw. in den Sperrzustand geschaltet.

Sobald der Transistor "Tr.A" den Durchlaßzustand aufweist, fällt die elektrische Spannung am Knotenpunkt 1 mit der RC-Zeitkonstante: R51 X C51, wohingegen die elektrische Spannung am Knotenpunkt 1 mit der RC-Konstante R52 X C51 steigt, sobald der Transistor "Tr.A" den Sperrzustand aufweist.

Sobald sich der Sperrzustand nähert, wird der hohe Pegelzustand "High" des Up-/Down-Signals sporadisch beobachtet und auf diese Weise verlängert sich die Zeitdauer des Sperrzustands des Transistors.

Sobald die Dauer des Sperrzustands des Transistors "Tr.A" die Zeitdauer "R52 X C51 übersteigt", steigt die elektrische Spannung am Knotenpunkt 1 nach und nach an. Wenn diese elektrische Spannung den Pegel Vdd/2 erreicht, wird letztendlich der Spannungspegel am Ausgang des Sperrterminals (siehe 5) hoch "High".

Nachdem das Sperrterminal einen hohen Spannungspegel "High" aufweist und somit der Sperrzustand bestimmt ist, steigt die . elektrische Spannung am Knotenpunkt 1 immer noch allmählich auf den Pegel Vdd an, das heißt, der Knotenpunkt 1 weist eine gewisse Zeitdauer lang eine Zwischenspannung auf.

Sobald am Knotenpunkt 1 eine derartige Zwischenspannung vor und nach der zeitlich richtigen Einteilung der Sperrzustandsbestimmung anliegt, fließt bei dem oben erwähnten Verfahren unter Bezugnahme von 5 eine Zeit lang ein Strom durch das Gatter, das mit Hilfe der Zwischenspannung gesteuert wird, wobei Energie verbraucht wird.

Aus der JP-A-56086528 ist ein Impulsschaltkreis bekannt, bei der ein Transistor 7 auf einen Knoten 6 wirkt. Bei diesem Aufbau ändert sich die Dauer des Zwischenpegels oder -potentials beträchtlich infolge der Impulsbreitenänderung des Eingangssignals des Eingangsanschlusses IN, so dass eine derartige Lösung nicht immer geeignet ist, den Energieverbrauch zu vermindern. Zudem hängt der Pull-Up-Vorgang, der durch den Transistor 7 wahrgenommen wird, von dessen Eigenschaften ab, und der Knoten 6 wird gegebenenfalls nicht ausreichend lange auf VDD gelegt.

Aus der Veröffentlichung "Monolithischer CMOS-Phase-Locked Loop-IC" (Designbook 1981, Seite 34 bis 36) ist eine Schaltung zur Synchronisationserkennung bei Datenübertragungen nach dem Frequenzumtastverfahren bekannt. Ein Synchronisations-Ausgangssignal wird aus der konjunktiven Verknüpfung der beiden negierten Ausgangssignale von zwei Phasenkomparatoren gewonnen.

Unter Berücksichtigung der oben erwähnten Umstände ist es eine Aufgabe der vorliegenden Erfindung, einen Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises PLL gemäß dem Oberbegriff von A1 zu schaffen, in welchem die elektrische Spannung am Knotenpunkt 1 (dem Sperrzustands-Bestimmungsgatter) durch Erhöhung der Spannung am Knotenpunkt unmittelbar nach der Sperrbestimmung stabilisiert werden kann, indem ein Verzögerungsschaltkreis gesteuert wird, der gemäß der Sperrbestimmung aktiviert wird, wodurch die Zeitdauer, welche der Strom durch das jeweilige Gatter fließt, verkürzt wird und somit der Energieverbrauch reduziert wird.

Diese Aufgabe wird erfindungsgemäß durch die Ansprüche 1 und 2 gelöst.

Bei dem oben beschriebenen Aufbau kann die Pull-Up-Vorrichtung einen Pull-Up-Transistor und eine Verzögerungsschaltung aufweisen, wobei:
die Verzögerungsschaltung aktiviert ist, sobald der Sperrzustand bestimmt ist; und
der Vorgang des Anhebens des Spannungspegels des Eingangs des Sperrzustand-Bestimmungsgatters durch das Einstellen des Pull-Up-Transistors in den Durchlaßzustand für eine vorbestimmte Zeitdauer durch Verwendung der Verzögerungsschaltung erfolgt.

Es ist auch möglich, daß die Pull-Up-Vorrichtung bei dem obigen Aufbau einer ersten Verzögerungsschaltung, die aktiviert wird, sobald der Sperrzustand bestimmt ist sowie einen Zwischenspeicher aufweist, und der Eingangspegel des Sperrzustand-Bestimmungsgatters eine vorbestimmte Zeitdauer mit Hilfe der ersten Verzögerungsschaltung und des Zwischenspeichers erhöht wird, und der Sperrzustand-Bestimmungsschaltkreis ferner folgendes aufweist:
– eine Pull-Down-Vorrichtung mit einer zweiten Verzögerungsschaltung, die aktiviert ist, sobald der ungesperrte Zustand bestimmt ist, und mit einem Zwischenspeicher, wobei der Spannungspegel des Eingangs des Sperrzustand-Bestimmungsgatters für eine vorbestimmte Zeitdauer mit Hilfe der zweiten Verzögerungsschaltung und dem Zwischenspeicher gesenkt wird.

Gemäß der vorliegenden Erfindung kann die elektrische Spannung am relevanten Knotenpunkt (d.h. am Eingang des Sperrzustand-Bestimmungsschaltkreises), welcher eine Zwischenspannung aufweist, nach der Sperrzustandsbestimmung mit Hilfe eines Pull-Up-Transistors, Zwischenspeicher oder dergleichen, auf den Pegel Vdd erhöht werden, und die elektrische Spannung kann nach Bestimmung des ungesperrten Zustands auf den Ausgangs pegel gesenkt werden. Aus diesem Grund kann der Strom, der durch das Sperrzustand-Bestimmungsgatter, wie z.B. einem Inverter (welcher mit dem obigen Knotenpunkt verbunden ist) reduziert werden, wodurch eine Reduzierung des Energieverbrauchs erfolgt.

Weitere Einzelheiten und Vorteile ergeben sich aus der nachfolgenden Kurzbeschreibung mehrerer Ausführungsformen der Erfindung anhand der Zeichnungen: Es zeigen:
1 ein Schaltkreisdiagramm, welches die erste Ausführungsform des Sperrzustand-Bestimmungsschaltkreises eines erfindungsgemäßen Phasenregelkreises PLL zeigt.
2 eine Zeittafel, welche den Betrieb des Sperrzustand-Bestimmungsschaltkreises von 1 zeigt.
3 ein Schaltkreisdiagramm, welches die zweite Ausführungsform des Sperrzustand-Bestimmungsschaltkreises eines erfindungsgemäßen Phasenregelkreises PLL zeigt.
4 eine Zeittafel, welche den Betrieb des Sperrzustand-Bestimmungsschaltkreises von 3 zeigt.
5 ein Schaltkreisdiagramm, welches einen herkömmlichert Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreises PLL zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im folgenden werden Ausführungsformen des Sperrzustand-Bestimmungsschaltkreises eines erfindungsgemäßen Phasenregelkreises PLL unter Bezugnahme der Zeichnungen beschrieben.
1 ist ein Schaltkreisdiagramm, welches die erste Ausführungsform des Sperrzustand-Bestimmungsschaltkreises des Phasenregelkreises PLL zeigt. 2 ist eine Zeittafel, welche den Betrieb des Sperrzustand-Bestimmungsschaltkreises (eines Phasenregelkreises PLL) der ersten Ausführungsform zeigt.
In 1 sind die Bauteile, welche denen in 5 (zeigt den herkömmlichen Schaltkreis) entsprechen, mit identischen Bezugszeichen bezeichnet.
Der wesentliche Unterschied von 1 im Vergleich zu 5 besteht darin, einen Pull-Up-Transistor "Tr.B" (Widerstand: Hoch "High") zu schaffen und zusätzlich Gatter 7 und 9 für die Steuerung der Schaltung (d.h. in den Durchlaß-/Sperrzustand) des Transistors "Tr.B" und der Verzögerungsschaltung "Delay" 8 vorzusehen.
Nachdem die Stromversorgung aktiviert ist, wird im Phasenregelkreis PLL ein Signal mit hohem Pegel "High" über den "Up"-Ausgangsanschluß des Phasen- und Frequenzdetektors Det ausgegeben. Bei diesem Vorgang ist der Spannungspegel am Knotenpunkt 2 hoch "High", während der Pegel am Knotenpunkt 1 niedrig "Low" ist.
Da die Zielphase und -frequenz nach und nach dem Bezugs-Taktsignal folgen, wird das Up-Signal mit hohem Pegel "High" in Bruchstücken ausgegeben, und die Zeitdauer des hohen Pegels "High" am Knotenpunkt 2 wird nach und nach verkürzt. Weiter steigt die elektrische Spannung am Knotenpunkt 1 nach und nach gemäß der mit Hilfe der hohen Pegelgröße "High" am Knotenpunkt 2 und der Zeitkonstanten R1 X C1 berechneten Geschwindigkeit an.
Wenn die elektrische Spannung am Knotenpunkt 1 den Pegel Vdd/2 annimmt, wird der elektrische Spannungspegel am Knotenpunkt 3 durch die Inverter 5 und 6 hoch "High", und es erfolgt die Ausgabe des Sperrsignals "Lock" (welches anzeigt, daß der Sperrzustand realisiert ist).
Ein Signal aufgrund der elektrischen Spannung am Knotenpunkt 3 und ein weiteres Signal, welches ebenfalls vom Knotenpunkt 3 geliefert wird, jedoch mit Hilfe des Gatters 7 und der Verzögerungsschaltung 8 verzögert wird, werden in das Gatter 9 (siehe 1) eingegeben. Nach der Inversion am Knotenpunkt 3 auf den hohen Pegel "High", behält der Eingang des Gatters des Transistors "Tr.B" seinen niedrigen Pegel "Low" während des Verzögerungszeitraums der Verzögerungsschaltung 8 bei, so daß die elektrische Spannung am Knotenpunkt 1 mit einem Schlag auf den Pegel Vdd angehoben wird.
Nach Ende des Verzögerungszeitraums kehrt die Spannung am Eingang des Transistors "Tr.B" auf ihren hohen Pegel "High" zurück, d.h. das nächste Ziel des Schaltkreises besteht darin, den ungesperrten Zustand zu bestimmen, und der Knotenpunkt 1 ist somit frei (nicht mehr gesperrt).
Falls bei dem oben beschriebenen Aufbau (mit dem Pull-Up-Transistor "Tr.B") auch ein Pull-Down-Transistor vorgesehen ist, kann die Reduzierung des Stroms (welcher durch das betreffende Gatter fließt) ebenfalls realisiert werden, sobald der ungesperrte Zustand anschließend nach der Realisierung des Sperrzustands bestimmt wird.
Zudem kann die Zeitkonstante des Knotenpunkts 1 von 1 für sowohl die Pull-Up- als auch die Pull-Down-Seite im Hinblick auf den Inverter 4 optimiert werden, wodurch eine weitere effiziente Reduzierung des Stroms, welcher durch das betreffende Gatter fließt, erzielt wird.
In der Zeittafel (von 2), welche jeden Knotenpunkt während des Betriebs zeigt, ist die Abweichung der elektrischen Spannung am Knotenpunkt 1 mit Hilfe der durchgezogenen Linie dargestellt, d.h. die Linie verläuft nach oben, sobald das Sperrsignal "Lock" (entsprechend dem Knotenpunkt 3) ausgegeben wird. In diesem Fall zeigt die mit dem Knotenpunkt 1 in Relation stehende gepunktete Linie ein typisches Beispiel für die bei herkömmlichem Betrieb beobachtete Abweichung der elektrischen Spannung.
3 zeigt die zweite Ausführungsform des Sperrzustand-Bestimmungsschaltkreises eines erfindungsgemäßen Phasenregelkreises PLL. 4 ist eine Zeittafel, welche den Betrieb des Sperrzustand-Bestimmungsschaltkreises von 3 zeigt.
Der Betrieb der zweiten Ausführungsform wird durch die Beobachtung des Übergangs eines jeden Zustands von dem Zeitpunkt unmittelbar nach der Aktivierung der Stromversorgung an erklärt.
Zunächst gibt der Knotenpunkt 2 in 3 unmittelbar nach der Aktivierung der Stromversorgung fast immer ein Signal auf einem hohen Pegel "High" gemäß der Up-Signal-Ausgabe vom Phasen- und Frequenzvergleicher Det aus. Bei diesem Vorgang weist das Sperrterminal (d.h. der Knotenpunkt 3) einen niedrigen Pegel "Low" auf und somit weist der Knotenpunkt 8 ebenfalls einen niedrigen Pegel "Low" auf. Im Gegensatz hierzu weist der Knotenpunkt 9 einen hohen Pegel "High" auf, so daß die Knotenpunkte 2 und 4 physisch über die Gatter 31 bzw. 32 miteinander verbunden sind. Aus diesem Grund ist der Knotenpunkt 2 laufend mit dem Widerstand R31 verbunden.
Während die Zeit verstreicht, gleichen sich Phase und Frequenz von Vergleichstakt und Bezugstakt nach und nach an, und die elektrische Spannung am Knotenpunkt 1 steigt nach und nach an. Sobald die elektrische Spannung am Knotenpunkt 1 den Pegel Vdd/2 übersteigt, wird der Pegel am Knotenpunkt niedrig "Low", und der Pegel am Knotenpunkt 3, dem Ausgang eines Signalspeichers bestehend aus den Gattern 34 und 35, wird hoch "High", während der Pegel am Knotenpunkt 6 zuerst für einen Verzögerungszeitraum entsprechend dem Eingang "Knotenpunkt 7'' niedrig "Low" ist, wobei sich der Pegel am Eingang mit einer durch die Verzögerungsschaltung 38 verursachten Verzögerung verändert, und der Pegel am Knotenpunkt 6 anschließend wieder den hohen Wert "High" annimmt.
Während dem oben beschriebenen Zeitraums mit niedrigem Pegel, wird die Spannung am Knotenpunkt 1 zwangsweise (für das Anheben der elektrischen Spannung am Knotenpunkt 1) auf den hohen Pegel "High" gebracht, wobei die Wirkung über die verbundenen Gatter 31 und 31 erfolgt (in diesem Fall hier ist der Widerstand auf der Seite des Knotenpunkts 6 größer als der Widerstand auf der Seite des Knotenpunkts 1). Ferner wird nach einer vorbestimmten Zeitdauer der Pegel am Knotenpunkt 6 hoch "High" und die oben erwähnte Wirkung wird unwirksam.
Der Ausgang des Gatters 39 bleibt unverändert und behält seinen hohen Pegel "High" bei, so daß das Gatter 32 immer noch offen ist.
Sobald der Sperrzustand beendet ist, beginnt der Phasen- und Frequenzdetektor mit der Ausgabe des Up- oder Down-Signals (dementsprechend wird der ungesperrte Zustand bestimmt) und die elektrische Spannung am Knotenpunkt 1 beginnt nach und nach abzufallen.
Sobald die elektrische Spannung am Knotenpunkt 1 den Pegel Vdd/2 einnimmt, wird der Pegel am Knotenpunkt 9 hoch "High", der Pegel am Knotenpunkt 5 wird niedrig "Low", während der hohe Pegel "High" am Knotenpunkt 5 aufrechterhalten wird.
Zusätzlich behält der Ausgang des Gatters 39 ensprechend der Verzögerungsschaltung 37 einen niedrigen Pegel "Low" über einen Verzögerungszeitraum bei, so daß das Gatter 32 eine bestimmte Zeitdauer lang auf den Abschaltzustand "Disable" eingestellt ist, und die elektrische Spannung am Knotenpunkt 1 plötzlich auf den Grundpegel Gnd (ground) abfällt (in diesem Fall hier ist der Widerstand auf der Seite am Knotenpunkt 10 größer als auf der Seite am Knotenpunkt 1).
Das Gatter 32 wird sofort wirksam, so daß der anfängliche Zustand zurückkehrt.
In der Zeittafel von 4 ist die Abweichung der elektrischen Spannung am Knotenpunkt 1 mit Hilfe einer durchgezogenen Linie dargestellt, und die gepunkteten Linien am Knotenpunkt 1 zeigen ein typisches Beispiel für die entsprechende Abweichung im herkömmlichen Fall. Die elektrische Spannung an jedem Knotenpunkt ist auch in 4 dargestellt. Die in dieser Zeittafel dargestellte Abweichung beinhaltet sowohl die Vorgänge im Sperrzustand als auch im ungesperrten Zustand.
Wie es in 4 dargestellt ist, kann die Übergangsdauer in den jeweiligen Zustand entsprechend der Zwischenspannung am Knotenpunkt 1 auch in der zweiten Ausführungsform reduziert werden.
Die erste und die zweite Ausführungsform wurden detailliert mit Bezug auf die Zeichnungen erklärt. Jedoch ist die vorliegende Erfindung nicht auf diese Ausführungsformen beschränkt und es sind verschiedene Abänderungen hinsichtlich der Konstruktion innerhalb des Bereichs der vorliegenden Erfindung möglich.

Claims

Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreis (PLL = Phase-locked loop), wobei der PLL einen Phasen- und Frequenzdetektor für den Vergleich eines Bezugssignals mit einem Vergleichssignal und für die Ausgabe eines Erfassungs-Impulssignal entsprechend einer Abweichung zwischen dem Bezugs- und Vergleichssignal aufweist; und der Sperrzustand-Bestimmungsschaltkreis den Sperrzustand eines Eingangsignals an den PLL basierend auf dem Erfassungs-Impulssignal bestimmt, und folgendes aufweist: – ein Sperrzustand-Bestimmungsgatter, dessen Eingangspegel eine elektrische Zwischenspannung für eine gewisse Zeitdauer nach der Bestimmung des Sperrzustands aufweist, dadurch gekennzeichnet, daß – eine Pull-Up-Vorrichtung für das wirksame Anheben des Eingangspegels des Sperrzustand-Bestimmungsgatters unmittelbar nach der Bestimmung des Sperrzustands, so daß ein Strom, der durch das Sperrzustand-Bestimmungsgatter fließt, reduziert wird, wobei die Pull-Up-Vorrichtung einen Pull-Up-Transistor und eine Verzögerungsschaltung aufweist, daß: – die Verzögerungsschaltung aktiviert ist, sobald der Sperrzustand bestimmt ist; und – der Vorgang des Anhebens des Eingangspegels des Sperrzustand-Bestimmungsgatters durch das Einstellen des Pull-Up-Transistors in den Durchlaßzustand für eine vorbestimmte Zeitdauer, wobei die Verzögerungsschaltung verwendet wird.
Sperrzustand-Bestimmungsschaltkreis eines Phasenregelkreis (PLL), wobei der PLL einen Phasen- und Frequenzdetektor für den Vergleich eines Bezugssignals mit einem Vergleichssignal und für die Ausgabe eines Erfassungs-Impulssignal entsprechend einer Abweichung zwischen dem Bezugs- und Vergleichssignal aufweist; und der Sperrzustand-Bestimmungsschaltkreis den Sperrzustand eines Eingangsignals an den PLL basierend auf dem Erfassungs-Impulssignal bestimmt, und folgendes aufweist: – ein Sperrzustand-Bestimmungsgatter, dessen Eingangspegel eine elektrische Zwischenspannung für eine gewisse Zeitdauer nach der Bestimmung des Sperrzustands aufweist; und – eine Pull-Up-Vorrichtung für das wirksame Anheben des Eingangspegels des Sperrzustand-Bestimmungsgatters unmittelbar nach der Bestimmung des Sperrzustands, so daß ein Strom, der durch das Sperrzustand-Bestimmungsgatter fließt, reduziert wird, und wobei die Pull-Up-Vorrichtung eine erste Verzögerungsschaltung, welche aktiviert ist, sobald der Sperrzustand bestimmt ist, sowie einen Zwischenspeicher aufweist, und der Eingangspegel des Sperrzustand-Bestimmungsgatters für eine vorbestimmte Zeitdauer mit Hilfe der ersten Verzögerungsschaltung und des Zwischenspeichers angehoben wird, und der Sperrzustand-Bestimmungsschaltkreis weiter folgendes aufweist: – eine Pull-Down-Vorrichtung, welche eine zweite Verzögerungsschaltung, die aktiviert ist, sobald der ungesperrte Zustand bestimmt ist, und einen Zwischenspeicher aufweist, dadurch gekennzeichnet, daß der Eingangspegel des Sperrzustand-Bestimmungsschaltkreises durch Verwendung der zweiten Verzögerungsschaltung und des Zwischenspeichers für eine vorbestimmte Zeitdauer herabgesetzt wird.