DE69811384T2

DE69811384T2 - Phasenregelkreis und verfahren zum automatischen einrasten auf einer veränderlichen eingangsfrequenz

Info

Publication number: DE69811384T2
Application number: DE69811384T
Authority: DE
Inventors: L. Harris; J. Knapp; Tony Susanto; S. Trager
Original assignee: Oasis Design Inc
Current assignee: Standard Microsystems LLC
Priority date: 1997-10-16
Filing date: 1998-10-16
Publication date: 2003-12-11
Anticipated expiration: 2018-10-17
Also published as: JP2001520471A; EP1023776A1; EP1023776B1; ATE232663T1; US6049254A; AU1094199A; WO1999019987A1; DE69811384D1

Description

1. Technisches Gebiet

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung und insbesondere auf einen Phasenregelkreis ("PLL"), der innerhalb der Rückkopplungsschleife der PLL-Schaltung automatisch eine Frequenzveränderung eines Eingangssignals erfasst und sich schrittweise oder direkt auf diese einrastet, ohne dabei die Frequenz des Ausgangssignals der PLL-Schaltung erheblich zu verändern.

2. Stand der Technik

In vielen Bereichen der Elektronik wird im Allgemeinen eine PLL-Schaltung eingesetzt, um die Frequenz und/oder die Phase eines Signals zu steuern bzw. zu regeln. Zu den Einsatzfällen gehören zum Beispiel Einsatzmöglichkeiten als Frequenzgenerator, die Analog-Digital-Modulation und Schaltungen zur Taktwiederherstellung.
Wird eine PLL-Schaltung als Schaltung zur Taktwiederherstellung eingesetzt, dann extrahiert es beispielsweise aus einem einlaufenden Datenstrom ein Referenzsignal zur zeitlichen Steuerung. Das Referenzsignal zur zeitlichen Steuerung bzw. das wiederhergestellte Taktsignal wird im typischen Fall dann mit Datenübergängen innerhalb des Datenstroms synchronisiert. Das Referenzsignal zur zeitlichen Steuerung wird von der PLL-Schaltung ausgegeben, das am Eingangsende angeordnet ist, zum Beispiel bei einem Übertragungskanal. Wird eine PLL-Schaltung am Eingangsende verwendet, um ein Taktsignal wieder aufzubauen, wird damit vermieden, dass zusammen mit den Daten ein separates Taktsignal übertragen werden muss.
Häufig ist es wünschenswert, die Übergangsgeschwindigkeit bzw. Frequenz des Datenstroms zu verändern, der durch einen Übertragungskanal übertragen wird. Somit muss eine PLL-Schaltung am Empfangsende des Übertragungskanals in der Lage sein, ein Eingangssignal mit einer Reihe verschiedener Frequenzen zu übernehmen. Wenn das Eingangssignal Daten umfasst, ist es von Bedeutung, dass die PLL-Schaltung sowohl mit regelmäßigen Datenraten als auch mit Hochgeschwindigkeitsraten arbeiten kann. Wenn es sich bei dem Eingangssignal um ein Taktsignal handelt, muss die PLL-Schaltung deshalb eine Reihe unterschiedlicher Taktfrequenzen übernehmen und unter diesen auswählen können.
Auch wenn die Frequenz des Eingangssignals am Eingang der PLL-Schaltung sich in Abhängigkeit von der Übertragungsgeschwindigkeit des Übertragungsmechanismus (d. h. Sender, Empfänger und Kanal) verändern kann, ist es im Allgemeinen wünschenswert, dass eine mit dem Ausgang der PLL-Schaltung gekoppelte digitale Schaltung mit einer vergleichsweise unveränderlichen Geschwindigkeit läuft. In den meisten Fällen muss die Taktfrequenz der digitalen Schaltung bzw. des digitalen Prozessors mit einer Frequenz arbeiten, die innerhalb des vom Hersteller spezifizierten Frequenzbereichs liegt. Wenn die PLL-Schaltung auf die Frequenz des Eingangssignals eingerastet ist, dann darf somit das Ausgangssignal (das nachstehend als "Taktsignal" bezeichnet wird) aus der PLL-Schaltung die spezifizierten Betriebsparameter der digitalen Schaltung bzw. des digitalen Prozessors nicht übersteigen (bzw. nicht unterschreiten). Sollte sich die Frequenz des Eingangssignals verändern, wenn beispielsweise ein Anstieg der Datenrate vorliegt, unternimmt die PLL-Schaltung den Versuch, sich auf die veränderte Frequenz des Eingangssignals einzurasten bzw. aufzuschalten.
In den meisten Fällen wird eine PLL-Schaltung bei Einsatzfällen verwendet, in denen die Frequenz des von der PLL-Schaltung ausgegebenen Taktsignals ein Mehrfaches der Frequenz des Eingangssignals betragen soll. Da in der Mehrzahl der Fälle der digitale Prozessor mit einer Frequenz arbeiten kann, die höher ist als Frequenz des übertragenen Datenstroms, ist dies auch der Fall. Um zwischen der Frequenz des Eingangssignals und der Frequenz des Taktsignals eine statische Diskrepanz zu erzielen, wird in die Rückkopplungsschleife der PLL-Schaltung ein Taktteiler eingeschaltet. Der Taktteiler weist dabei einen Frequenzteilungsfaktor auf. Eine Erhöhung des Teilungsfaktors erhöht dann die Frequenz des Taktsignals proportional relativ zur Frequenz des Eingangssignals. Wenn zum Beispiel die Frequenz des Eingangssignals 1,0x beträgt und der Teilungsfaktor 16 ist, dann beträgt die Frequenz des Taktsignals 16,0x.
Ein wenig erfreulicher Aspekt des Teilungsfaktors besteht darin, dass es sich im typischen Fall statisch mit Veränderungen in der Frequenz des Eingangssignals verhält. Die Unfähigkeit, sich automatisch oder dynamisch in einem dem Maß der Veränderungen in der Frequenz des Eingangssignals entsprechenden Maß zu verändern, verursacht zahlreiche Probleme bezüglich des Taktsignals. Ein statischer (oder unveränderlicher) Teilungsfaktor liefert eine Frequenz des Rückkopplungs- bzw. Regelsignals, die kurzfristig anders ist als eine ansteigende Frequenz des Eingangssignals während der Augenblicke des "Ausrastens". Dies verursacht einen Anstieg der Gleichspannung, die dem mittels der PLL-Schaltung spannungsgesteuerten Oszillator ("VCO") zugeführt wird, was zu einem Anstieg in der Frequenz des Taktsignals führt. Sobald das Taktsignal einen Wert für den statischen Zustand erreicht und das Taktsignal in der Rückkopplungsschleife in der Rückkopplungsschleife der PLL-Schaltung so geteilt wird, dass es im wesentlichen mit der Frequenz des Eingangssignals übereinstimmt; dann spricht man davon, dass die PLL-Schaltung "eingerastet" ist. Das Taktsignal überschreitet im eingerasteten Zustand leider unter Umständen die höchstmögliche Frequenz des digitalen Prozessors, mit dem das Taktsignal in Verbindung steht. Sollte dieser Fall eintreten, büßt der digitale Prozessor gegebenenfalls seinen internen Zustand ein und/oder funktioniert in gestörter Weise. Wenn außerdem das Taktsignal die höchstmögliche Frequenz des digitalen Prozessors überschreitet, wird der spannungsgeregelte Oszillator unter Umständen aus seinem dynamischen Betriebsbereich gedrängt.
In der Vorveröffentlichung WO97/20398 wird eine Schleife zur Frequenzsynthetisierung beschrieben, welche einen ersten spannungsgesteuerten Oszillator und eine erste Teilerschaltung aufweist, um eine Frequenz eines äußeren Signals, das von dem ersten spannungsgesteuerten Oszillator erzeugt wird, um einen Faktor M zu teilen. Die Synthetisierungsschleife weist des Weiteren eine Detektorschaltung zum Erfassen einer Phase/Frequenz, eine Schleifenfilterschaltung, eine Summierschaltung, einen Vorauskopplungs-Verstärker, einen zweiten spannungsgesteuerten Oszillator und eine zweite Tellerschaltung auf. Die zweite Tellerschaltung teilt das zweite Ausgangssignal, das von dem zweiten spannungsgesteuerten Oszillator erzeugt wird, um einen Faktor M, und ein Mikroprozessor verändert den Wert von M, um die erste Spannung in der Mitte eines Bereichs des zweiten spannungsgesteuerten Oszillators zu halten.
Gemäß einem Aspekt der vorliegenden Erfindung ist ein Phasenregelkreis vorgesehen, der eine Taktteilerschaltung aufweist, die wirksam mit dem Ausgangssignal eines spannungsgesteuerten Oszillators innerhalb einer Rückkopplungsschleife des Phasenregelkreises gekoppelt ist, wobei der Taktteiler einen Frequenzteilungsfaktor aufweist, der so festgelegt ist, dass er umgekehrt proportional zu einer Veränderung in der Frequenz eines Eingangssignals ist, das in den Phasenregelkreis eingespeist wird, um so eine im Wesentlichen konstante Ausgangsfrequenz des Kreises aufrecht zu erhalten, und bei welchem der Frequenzteilungsfaktor so vorgesehen ist, dass er durch eine Entscheidungsschaltung verändert werden kann, die wirksam mit einem Eingang des spannungsgesteuerten Oszillators so gekoppelt ist, dass sie ermittelt, ob die Veränderung in der Frequenz des Eingangssignals einen Schwellenwert überschreitet.
Vorzugsweise wird der Frequenzteilungsfaktor dadurch verändert, dass ein aktueller Frequenzteilungsfaktor mit einem positiven Faktor M multipliziert wird, der größer als 1,0 ist, wobei die Veränderung in der Frequenz des Eingangssignals durch Multiplizieren einer aktuellen Frequenz des Eingangssignals mit I/M modifiziert wird.
Günstigerweise wird der Frequenzteilungsfaktor dadurch modifiziert, dass ein aktueller Frequenzteilungsfaktor mit 11M multipliziert wird (wobei M ein Faktor größer als 1,0 ist), wobei die Veränderung in der Frequenz des Eingangssignals durch Multiplizieren einer aktuellen Frequenz des Eingangssignals mit M modifiziert wird.
Die Entscheidungsschaltung weist vorteilhafterweise eine Vielzahl von Komparatoren bzw. Vergleichern auf, von denen jeder so angeschlossen ist, dass er eine Gleichspannung erhält, die proportional zur Veränderung der Frequenz des Eingangssignals ist.
Vorzugsweise ist dabei jeder Komparator aus der Vielzahl von Komparatoren außerdem in der Weise geschaltet, dass er nur eine einzige Referenzspannung erhält, mit welcher die Gleichspannung verglichen wird.
Bei einem bevorzugten Ausführungsbeispiel ist ein Phasenregelkreis der vorstehend erläuterten Art so angeschlossen, dass er eine Eingangssignalfrequenz empfängt und eine Ausgangssignalfrequenz erzeugt, bei welchem ein Phasendetektor in der Weise angeschlossen ist, dass eine Gleichspannung erzeugt wird, die einer Differenz zwischen der Eingangssignalfrequenz und der Ausgangssignalfrequenz, verkleinert um den Teilerfaktor, entspricht; dabei ist ein spannungsgesteuerter Oszillator zum Empfangen der Gleichspannung und zum Verändern der Ausgangssignalfrequenz in Abhängigkeit von der Gleichspannung geschaltet, wobei die Taktteilerschaltung so angeschlossen ist, dass sie die Ausgangsfrequenz empfängt und in Übereinstimmung mit dem Teilungsfaktor die um den Teilungsfaktor verkleinerte Ausgangssignalfrequenz an den Phasendetektor weiterleitet, während eine Entscheidungsschaltung so angeschlossen ist, dass sie die Gleichspannung empfängt und anhand eines Vergleichs der Gleichspannung mit einer Referenzspannung ein kodiertes Signal erzeugt; und schließlich ist eine Steuereinheit angekoppelt, um das kodierte Signal zu empfangen und den Frequenzteilungsfaktor im Ansprechen auf dieses zu modifizieren.
Die Steuereinheit sendet günstiger Weise ein Steuersignal aus, welches auf einem aktuellen Frequenzteilungsfaktor und auf dem kodierten Signal basiert.
Vorteilhafterweise enthält das kodierte Signal binäre Bits.
Die Anzahl der binären Bits beträgt dabei günstiger Weise zwei.
Vorzugsweise umfasst der Phasendetektor dabei einen Frequenzdetektor.
Die Erfindung bezieht sich außerdem auf ein Verfahren zum Ändern eines Taktteilers innerhalb einer Rückkopplungsschleife eines Phasenregelkreises zum Einrasten der Frequenz eines Ausgangssignals auf die Frequenz eines Eingangssignals, welches von dem Phasenregelkreis übermittelt bzw. in diesen eingespeist wird, wobei das Verfahren die Überwachung einer Gleichspannung umfasst, welche von einem Detektor ausgegeben wird, welcher die Phase und die Frequenz eines Rückkoppelsignals mit dem Eingangssignal vergleicht, sowie die umgekehrt proportionale Veränderung der Frequenz des Rückmeldesignals, damit dieses im Wesentlichen an eine Veränderung in der Frequenz des Ausgangssignals anhand eines Vergleichs einer Referenzspannung mit der Gleichspannung vor der Veränderung der Frequenz des Eingangssignals angepasst wird.
Vorzugsweise umfasst die Veränderung die Verringerung der Frequenz des Rückkopplungssignals umgekehrt proportional zur Erhöhung der Frequenz des Eingangssignals.
Es ist günstig, wenn die Veränderung die umgekehrt proportionale Erhöhung der Frequenz des Rückkopplungssignals umfasst, um so die Frequenz des Eingangssignals zu verringern.
Die vorstehend umrissenen Probleme werden zu einem großen Teil durch Verbesserungen an dem Phasenregelkreis gelöst. Die Verbesserungen umfassen beispielsweise die Einfügung einer Scheidungsschaltung zwischen dem Schleifenfilter und dem spannungsgesteuerten Oszillator der PLL-Schaltung. Die Entscheidungsschaltung überwacht die an dem spannungsgesteuerten Oszillator anliegende Gleichspannung, die einen Hinweis auf eine Veränderung in der Frequenz des Eingangssignals liefert. Die Entscheidungsschaltung übermittelt an eine Steuereinheit ein kodiertes Signal, das die Gleichspannung relativ zu einer oder mehreren Schwellenspannungen angibt. Die Steuereinheit spricht auf das kodierte Signal entweder dadurch an, dass sie den Frequenzteilungsfaktor innerhalb des Taktteilers der PLL-Rückkopplungsschleife aufrecht erhält oder modifiziert. Somit gibt das am spannungsgesteuerten Oszillator anliegende Eingangssignal die Frequenz des Eingangssignals an.
Die Entscheidungsschaltung in Verbindung mit der Steuereinheit sorgen für eine Steuerfunktion, die einen entsprechenden Teilungsfaktor anhand der am Eingang des spannungsgesteuerten Oszillators auswählen kann. Die Entscheidungsschaltung kann beispielsweise in Form eines Analog-Digital-Umsetzers ("A/D- Wandler") realisiert werden, der im Wesentlichen einen Gleichspannungswert annimmt und ein digital kodiertes Signal anhand der Beziehung dieses Gleichspannungswerts zu einer oder mehreren Bezugsspannungen erzeugt. Die Steuereinheit kann hardwaremäßig oder softwaremäßig in einer Weise realisiert werden, dass sie verschiedene digital kodierte Signale in unterschiedlicher Form erkennen und daraus eine nur einmal vorhandene Modifizierung des Teilungsfaktors in Abhängigkeit von dem vorhandenen (aktuellen) Teilungsfaktor M oder dem vorhandenen Teilungsfaktor M und der vorhandenen (aktuellen) Frequenz des Eingangssignals erzeugen kann.
Die Entscheidungsschaltung und die Steuereinheit dient dazu, die PLL-Schaltung über den Taktteiler an Daten anzupassen, die mit hoher oder niedriger Geschwindigkeit ankommen, und/oder an taktende Eingangsfrequenzen. Wenn die Frequenz des Eingangssignals sich erhöhen sollte, um mit einem schnelleren Datenfluss zurechtzukommen, spricht die Entscheidungsschaltung damit an, dass sie ein kodiertes Signal anhand einer Erhöhung in der Gleichspannung am Eingang des spannungsgesteuerten Oszillators aussendet, relativ zu einer Bezugsspannung. Das kodierte Signal wird dann von der Steuereinheit anhand des Stromzustands des Teilungsfaktors des Taktteilers analysiert. Je nach dem, wie die Steuereinheit programmiert ist, kann eine Erhöhung der Frequenz des Eingangssignals vorzugsweise einen proportionalen Anstieg im Frequenzteilungsfaktors herbeiführen. Dies wiederum führt zu zwei bedeutenden Ergebnissen. Als erstes gleicht sich die Frequenz des Rückkopplungssignals, die von dem Taktteiler anhand des neuen Frequenzteilungsfaktors übertragen wird, im Wesentlichen anhand der Frequenz des Eingangssignals an und rastet damit die PLL-Schaltung rasch ein. Ohne ein Gefälle zwischen der Frequenz des Rückkopplungssignals und der Frequenz des Eingangssignals erfährt die Gleichspannung rasch einen Übergang zurück zu einem Einrastwert in der Mitte des Intervalls relativ zu den Referenz- Spannungswerten, so dass dies nicht zu weiteren Übergängen des Frequenzteilungsfaktors führen kann. Zum anderen behält das Taktausgangssignal aus der PLL-Schaltung seine vorhergehende Frequenz, wobei in der Zwischenzeit nur eine minimale Einwirkung stattfindet, wenn die erhöhte Frequenz des Eingangssignals vorliegt und wenn sich der Zeitpunkt, zu dem sich der Frequenzteilungsfaktor verändert. Dementsprechend erreicht die Vorrichtung und/oder die Schaltung gemäß der vorliegenden Erfindung einen Zustand des raschen Einrastens auf eine veränderliche Frequenz des Eingangssignals ohne dabei das Taktsignal, das beispielsweise an eine nachgeschaltete digitale Schaltung übermittelt wird, zu modifizieren oder zu verändern.
Bei einer alternativen Ausführungsform wird die Frequenz des Rückkopplungssignals unter Umständen nicht gleich der Frequenz eines veränderten Eingangssignals nach einer ersten iterativen Veränderung des Frequenzteilungsfaktors. Die Gleichspannung bleibt gegebenenfalls über einem Schwellwert oder geht zu einem Wert über dem Schwellwert sogar dann zurück, nachdem der Frequenzteilungsfaktor geändert wurde. Unter Umständen ist eine weitere (zweite und folgende) iterative Veränderung erforderlich, um zu veranlassen, dass die Gleichspannung auf einem Wert in der Mitte des Intervalls bleibt (was bedeutet, dass die Frequenz des Eingangssignals und des Ausgangssignals eingerastet wird). In den Fällen, in denen die Frequenz des Stromausgangssignals bekannt ist und auch der Frequenzteilungsfaktor (nach einer oder mehreren iterativen Veränderungen) bekannt ist, kann dann die Technik nach diesem Verfahren dazu eingesetzt werden, um die Frequenz des veränderten (d. h. des nächsten) Eingangssignals oder die veränderte Datenrate zu bestimmen. Die Entscheidungsschaltung und die Steuereinheit gestatten dabei eine automatische Erfassung der Frequenz des Eingangssignals, sei es direkt oder über iterative Veränderungen im Teilungsfaktor. Eine direkte Veränderung, die zum raschen Einrasten auf das Eingangssignal nötig ist, impliziert einen Frequenzteilungsfaktor mit hoher Auflösung, wobei die Größe der Unterschiede zwischen einem Stromteilerzustand und einem nächsten Stromteilungszustand eine ganze Zahl oder eine Bruchzahl sein kann.
Ganz allgemein gilt, dass die vorliegende Erfindung sich auf einen Phasenregelkreis bezieht. Diese PLL-Schaltung weist eine Taktteilerschaltung auf, die innerhalb einer Rückkopplungsschleife der PLL-Schaltung angeordnet ist. Der Taktteiler weist einen Frequenzteilungsfaktor auf, der so ausgelegt ist, dass er vorzugsweise umgekehrt proportional zu einer Veränderung in der Frequenz eines Eingangssignals ist, mit welchem die PLL-Schaltung gespeist wird. Der Frequenzteilungsfaktor wird dadurch modifiziert, dass ein Stromfrequenz-Teilungsfaktor mit einer positiven Zahl M multipliziert wird, die größer als 1,0 ist, und die Veränderung in der Frequenz des Eingangssignals wird dadurch modifiziert, dass eine Stromfrequenz des Eingangssignals mit 11M multipliziert wird. Alternativ kann der Frequenzteilungsfaktor dadurch modifiziert werden, dass ein Stromfrequenz-Teilungsfaktor mit 1/M in der Weise multipliziert wird, dass die Veränderung in der Frequenz des Eingangssignals durch Multiplikation einer Stromfrequenz des Eingangssignals mit M modifiziert ist.
Des Weiteren bezieht sich die Erfindung auf eine Vorrichtung. Diese Vorrichtung ist so angekoppelt, dass sie eine Eingangssignal-Frequenz empfängt und eine Ausgangssignal-Frequenz erzeugt (d. h. eine Taktsignalfrequenz). Ein Phasendetektor und ein Schleifenfilter sind so angekoppelt, dass eine Gleichspannung erzeugt wird, die einer Differenz zwischen der Eingangssignal-Frequenz und der Ausgangssignal-Frequenz, verkleinert durch einen Teilungsfaktor, entspricht. Ein spannungsgeregelter Oszillator ist so angeschlossen, dass er die Gleichspannung empfängt und die Frequenz des Ausgangssignals in Abhängigkeit von der Gleichspannung verändert. Eine Taktteilerschaltung ist so angekoppelt, dass sie die Ausgangsfrequenz empfängt und entsprechend dem Teilungsfaktor die Ausgangssignal-Frequenz, verringert durch einen Teilungsfaktor, an den Phasendetektor weiterleitet. Eine Entscheidungsschaltung ist in der Weise angeschlossen, dass sie die Gleichspannung empfängt und anhand des Vergleichs der Gleichspannung mit der Bezugsspannung ein kodiertes Signal erzeugt. Eine Steuereinheit ist dabei so geschaltet, dass sie das kodierte Signal empfängt und im Ansprechen darauf automatisch (dynamisch) den Frequenzteilungsfaktor verändert.
Die vorliegende Erfindung befasst sich außerdem mit einem Verfahren zum automatischen und dynamischen Verändern eines Taktteilers innerhalb einer Rückkopplungsschleife eines Phasenregelkreises. Der Taktteiler wird verändert, um die Frequenz des Taktsignals auf die Frequenz eines Eingangssignals direkt oder iterativ einzurasten. Des Weiteren umfasst das Verfahren Schritte zur Überwachung einer Gleichspannung aus einem Detektor, welcher die Phase und die Frequenz eines Rückkopplungssignals mit dem Eingangssignal vergleicht. Die Frequenz des Rückkopplungssignals kann so verändert werden, dass sie im Wesentlichen an eine Änderung in der Frequenz des Eingangssignals angepasst ist, während die Frequenz des Ausgangssignals im Wesentlichen konstant gehalten wird. Die Frequenz des Rückkopplungssignals wird anhand eines Vergleichs einer Bezugsspannung mit der Gleichspannung vor der erneuten Einstellung des Rückkopplungssignals verändert, um so die Frequenz des Rückkopplungssignals wieder mit der geänderten Frequenz des Eingangssignals in Reihe zu bringen.

Kurzbeschreibung der Zeichnung

Weitere Ziele und Vorteile der Erfindung ergeben sich aus der nachstehenden ausführlichen Beschreibung anhand der beiliegenden Zeichnung, in welcher:
Fig. 1 ein Blockschaltbild einer PLL-Schaltung gemäß der vorliegenden Erfindung ist, die so ausgelegt ist, dass sie ein Signal empfängt und auf eine Frequenz eines Eingangssignals mit variabler Frequenz einrastet;
Fig. 2 ein Schaltbild einer in Fig. 1 dargestellten Entscheidungsschaltung gemäß einem exemplarischen Ausführungsbeispiel ist; und
Fig. 3 ein Zustandsdiagramm für eine in Fig. 1 dargestellte Steuereinheit gemäß einem exemplarischen Ausführungsbeispiel zur Durchführung einer iterativen Bereichseinstellung/Erfassung des Frequenzteilungsfaktors der PLL-Schaltung zeigt, mit welcher eine Veränderung auf die Frequenz des Eingangssignals vorgenommen wird;
Fig. 4 ein Zustandsdiagramm einer in Fig. 1 dargestellten Steuereinheit gemäß einem exemplarischen Ausführungsbeispiel zur Durchführung einer direkten Erfassung des Frequenzteilungsfaktors der PLL-Schaltung für eine Veränderung in der Frequenz des Eingangssignals zeigt, und
Fig. 5 ein Zustandsdiagramm der in Fig. 1 dargestellten Steuereinheit entsprechend einem weiter generalisierten exemplarischen Ausführungsbeispiel darstellt, das zur Durchführung einer iterativen Bereichseinstellung/Erfassung und zur direkten Bereichseinstellung/Erfassung des Frequenzteilungsfaktors der PLL-Schaltung mit hoher Auflösung auf eine Veränderung in der Frequenz des Eingangssignals dient.
Auch wenn an der Erfindung verschiedene Modifizierungen vorgenommen können und diese in alternativen Ausführungsbeispielen realisiert werden kann, sind in der Zeichnung exemplarisch spezielle Ausführungsbeispiele dargestellt, die nachstehend ausführlich beschrieben werden. Dabei versteht sich jedoch von selbst, dass die Zeichnung und die ausführliche Beschreibung die Erfindung nicht auf die hier speziell offenbarte Form einschränken sollen, sondern dass vielmehr vorgesehen ist, alle Modifizierungen, Äquivalente und alternativen Ausführungsformen mit erfasst werden sollen, die in den Rahmen des Erfindungsgedankens und den Umfang der vorliegenden Erfindung fallen, wie er durch die beiliegenden Ansprüche umrissen wird.

Ausführliche Beschreibung der Erfindung

Es wird nun auf die Zeichnung Bezug genommen, in welcher Fig. 1 ein Signal 10 darstellt, mit dem eine PLL-Schaltung 12 gespeist wird. Das Eingangssignal kann mit verschiedenen Frequenzen übermittelt werden, die als x, mx und x/m ausgewiesen sind, wobei m eine Variation der Grundfrequenz x darstellt. Wenn zum Beispiel eine höhere Datenrate benötigt wird, dann kann die Frequenz des Eingangssignals erhöht werden; dasselbe gilt, wenn die Datenrate verringert werden muss. Die Frequenz des Eingangssignals stellt meistens eine Funktion des zur Übertragung und für den Empfang vorgesehenen Bauelements dar und kann deshalb in einer von den Bauelementen innerhalb der PLL-Schaltung 12 unterschiedlichen Weise variieren.
Die PLL-Schaltung 12 weist entsprechend einem Beispiel einen Phasen- /Frequenz-Detektor 14 ("PFD-Detektor"), ein Schleifenfilter 18, einen spannungsgesteuerten Oszillator 20 und einen Taktteiler 22 auf Der Taktteiler 22 ist in der Rückkopplungsschleife der PLL-Schaltung 12 angeordnet und sorgt für einen Multiplikationsfaktor zwischen der Frequenz des Eingangssignals und einer höheren Frequenz des Ausgangssignals. Der PFD-Detektor 14 kann zum Beispiel als Multiplikatorelement (oder Mischelement) ausgeführt sein, das eine exklusive ODER-Schaltung, eine R-S-Klinke oder im Falle einer Frequenzerfassung jegliche Schaltung aufweist, die proportional zu den Frequenzunterschieden zwischen den Eingängen nicht-komplementäre Ausgangssignale erzeugt. Das Schleifenfilter 18 kann mit passiven Bauelementen realisiert werden, welche einen Kondensator und einen Widerstand umfassen, der zwischen Leitern angeschlossen ist, auf welchen das Ausgangssignal aus dem PFD-Detektor 14 und das Eingangssignal für den spannungsgesteuerten Oszillator 20 liegen. Das Schleifenfilter 18 kann dazu dienen, vorübergehendes Rauschen aus dem über eine Stromschiene übermittelten Signal zu entfernen, das vom PFD-Detektor 14 übermittelt wird, und kann somit für Stabilität der Schleife sorgen. Dieses Rauschen kann zum Beispiel auf Schwankungen im Eingangssignal und/oder auf vorübergehende Zustände des PFD-Detektors 14 zurückzuführen sein. Der spannungsgeregelte Oszillator 20 kann zum Beispiel als Ringoszillator realisiert werden, welcher beispielsweise eine ungerade Anzahl von Invertern umfasst, die in Reihe geschaltet sind.
Die in der PLL-Schaltung 12 dargestellten Bauelemente können auf vielerlei unterschiedliche Weisen hergestellt sein. Der Mechanismus und die schaltungstechnischen Vorkehrungen, die notwendig sind, um jedes Bauelement zu realisieren, können je nach der gewünschten Präzision und dem vorgesehenen Einsatzzweck variieren. Die beschriebenen Beispiele sind deshalb nur exemplarisch für die Art und Weise dargestellt, in der jedes Bauelement ausgeführt werden kann. Abweichungen und Modifizierungen können dabei von der Form und am Aufbau jedes Bauelements je nach den Anforderungen des jeweiligen Einsatzgebiets vorgenommen werden, bei dem die Bauelemente angeordnet werden.
Der spannungsgesteuerte Oszillator 20 ist so ausgelegt, dass er ein periodisches Ausgangssignal erzeugt, dessen Frequenz eine lineare Funktion der vom Schleifenfilter 18 übermittelten Gleichspannung darstellt. Wenn zum Beispiel die Gleichspannung ansteigt, dann erhöht der spannungsgesteuerte Oszillator 20 die Frequenz des Ausgangssignals. Das Ausgangssignal wird an die digitale Schaltung übermittelt, welche als Last an die PLL-Schaltung 12 sowie an den Taktteiler 22 angekoppelt ist. Der Taktteiler 22 weist einen Frequenzteilungsfaktor auf, welcher es möglich macht, dass die Frequenz des Ausgangssignals (Taktsignal) ein Mehrfaches der Frequenz des Eingangssignals darstellt. Damit wird die Frequenz des Taktsignals verringert (d. h. geteilt), ehe es zurück in den PFD-Detektor 14 zurückgekoppelt wird. Der Frequenzteilungsfaktor M wird je nach dem benötigten Betrag der Frequenzmultiplikation in Echtzeit modifiziert. Somit stellt der Faktor M eine Zahl dar, die gleich 1,0 oder größer ist. Wenn es sich bei M um eine ganze Zahl handelt, kann die Frequenzteilung in geeigneter Weise vorgenommen werden, zum Beispiel mit Hilfe eines digitalen Zählers.
In die PLL-Schaltung 12 sind eine Entscheidungsschaltung 30 und eine Steuereinheit 32 einbezogen oder auch separat von dieser angeordnet. Die Entscheidungsschaltung 30 ist im Wesentlichen ein A/D-Wandler, der das Ergebnis eines Vergleichs einer Bezugsspannung (bzw. Bezugsspannungen) mit der in den spannungsgesteuerten Oszillator 20 eingespeisten Gleichspannung in digitaler Form kodiert. Beispielsweise können zwei Bezugsspannungen in der einfachsten Form vorgesehen sein. Eine erste Bezugsspannung kann zwischen der Spannung in der Mitte des Intervalls und VDD gelegt werden, wohingegen die zweite Bezugsspannung zwischen die Spannung in der Mitte des Intervalls und die Erdungsspannung gelegt werden kann. Wenn zum Beispiel die Gleichspannung die erste Bezugsspannung übersteigt (was gegebenenfalls einen raschen Anstieg in der Frequenz des Eingangssignals anzeigt), dann kodiert die Entscheidungsschaltung ein binäres Signal, welches diesen Anstieg bezeichnet. Der umgekehrte Fall gilt dann, wenn die Frequenz des Eingangssignals kleiner wird und die Gleichspannung bis unter die zweite Bezugsspannung reicht, um ein weiteres, in nur einmal vorhandener Form kodiertes Signal zu erzeugen. Dies ist jedoch so zu verstehen, dass auch mehr als zwei Bezugsspannungen verwendet werden können. Wenn die Gleichspannung den Wert in der Mitte des Intervalls und einen, jedoch keine weitere Bezugsspannung übersteigt, dann enthält das sich aus dem Vergleich ergebende digitale Signal genügend viele binäre Bits, um das Fenster zwischen den Bezugsspannungen anzuzeigen, bei welchem die Gleichspannung liegt.
Fig. 2 stellt ein Beispiel für eine Entscheidungsschaltung 30 dar, die eine A/D- Wandlung in allgemeiner Form vornimmt. Wenn mit zwei Bezugsspannungen gearbeitet wird, dann erzeugt ein erster Vergleicher 34 einen digitalen Wert "1", wenn die Gleichspannung die erste Bezugsspannung vt+ übersteigt. Ein zweiter Vergleicher erzeugt einen digitalen Wert "1 ", wenn die Gleichspannung unter einer zweiten Bezugsspannung vt liegt. Entsprechend einem Beispiel kann die erste Bezugsspannung einen Wert zwischen dem Wert in der Mitte des Intervalls und VDD aufweisen, wohingegen die zweite Bezugsspannung zwischen dem Wert in der Mitte des Intervalls und dem Erdungspotential liegt. Selbstverständlich können auch weitere Vergleicher und zugehörige Bezugsspannungen in großer Zahl vorgesehen werden. Die zusätzlichen Bezugsspannungen können zwischen dem Erdungspotential und VDD um quantifizierbare Abstände von einander beabstandet sein, um so die Auflösung des Ausgangs des A/D-Wandlers zu verbessern. Das in Fig. 2 dargestellte Beispiel weist ein kodiertes Ausgangssignal mit 2 Bit auf. Zusätzliche Vergleicher und zugehörige Bezugsspannungen können jedoch mehr als zwei binäre Bits kodieren, wenn eine ergänzende Auflösung der PLL-Frequenz gewünscht wird.
Zwei Vergleicher und zwei Bezugsspannungen liefern einen binären Wert mit zwei Bits, welcher anzeigt, ob die Gleichspannung (1) über Vt+, (2) zwischen vt- und vt+ oder (3) unter vt- liegt. Zusätzliche Vergleicher und Bezugsspannungen ermöglichen die Angabe, wo sich die Gleichspannung innerhalb eines eng definierten Spannungsbereichs befindet. Wenn ein eng definierter Hinweis auf die Gleichspannung gegeben ist, kann die Steuerungseinheit 32 rascher (und direkt) auf diese Spannung reagieren, indem sie in einen entsprechenden "nächsten" Teilerzustand übergeht, wenn der aktuelle Tellerzustand bekannt ist. Wenn jedoch nur zwei Vergleicher verwendet werden, dann kann es zu einer Funktion der automatischen Bereichswahl kommen. Genauer gesagt, kann sich eine iterative Veränderung im Tellerzustand einstellen, um letztendlich die direkte Veränderung zu erreichen, welche mit der hohen Auflösung herbeigeführt wird. Fig. 3 stellt die iterative Erfassungstechnik dar, wohingegen Fig. 4 eine direkte Erfassung darstellt.
Fig. 3 stellt ein Zustandsdiagramm 40 dar, das bei der Realisierung der Steuereinheit 32 entsprechend einer iterativen Technik der automatischen Bereichswahl verwendet wird. Das Diagramm 40 stellt drei Zustände 42, 44 und 46 dar. Der Zustand 42 zeigt eine Verringerung des Frequenzteilungsfaktors innerhalb des Taktteilers 22 dar, wenn die Frequenz des Eingangssignals, die von der Gleichspannung an der Entscheidungsschaltung 30 erfasst wird, über einem oberen Schwellwert liegt (z. B. Vt+). Wenn die Frequenz des Eingangssignals nicht zu hoch ist, dann erfolgt der Übergang in den Zustand 44, der auf eine Gleichspannung zwischen dem oberen Grenzwert und dem unteren Grenzwert anzeigt. Wenn außerdem die Gleichspannung bis unter den unteren Schwellwert reicht, was ein Hinweis auf eine niedrige Frequenz ist, dann erfolgt der Übergang zum Zustand 46 aus dem Zustand 44. Das Zustandsdiagramm 40 geht von drei erfassbaren Niveaus und zwei Vergleichern aus, und dabei liegt das nächste Niveau größenmäßig nahe dem aktuellen Niveau. Wenn zum Beispiel die aktuelle Frequenz des Eingangssignals 4x beträgt und die nächste Eingangsfrequenz auf 16x ansteigt, dann reicht der Gleichspannungswert über den oberen Schwellwert an und wird an der Steuereinheit als Signal kodiert, das "Frequenz zu hoch" anzeigt. Die Steuereinheit spricht so an, wie dies im Zustandsdiagramm 40 dargestellt ist, wonach der Teilungsfaktor beispielsweise von ÷ 16 auf ÷ 15 verringert wird. Diese Verringerung setzt sich so lange vor, wenn die Erfassungsschaltung wieder ein Signal zur Anzeige "Frequenz zu hoch" kodiert, bis schließlich der richtige Frequenzteilungsfaktor erreicht ist, z. B. ÷ 4.
Mindestens ein Vorteil liegt bei der iterativen Lösung in ihrer Anwendung als Frequenzdetektor für das Eingangssignal. Wenn man weiß, dass die Frequenz des Ausgangssignals vergleichsweise fest bleiben muss, und wenn weiterhin der aktuelle Frequenzteilungsfaktor bekannt ist, nimmt der iterative Ansatz Veränderungen des Teilungsfaktors entsprechend definierten Schritten vor (d. h. in ganzzahligen Schritten und/oder in Bruchzahlen), sobald die Gleichspannung die Schwellwerte übersteigt oder unterschreitet. Diese Schritte veranlassen schließlich, dass die Gleichspannung in der Nähe des Werts in der Mitte des Intervalls bleibt, welcher den Zustand 44 und einen entsprechenden eingerasteten Zustand anzeigt. Der Frequenzteilungsfaktor im Zustand 44 ist zusammen mit der unveränderten Frequenz des Ausgangssignals bekannt, um so die Erfassung der veränderten (d. h. der nächsten) Frequenz des Eingangssignals zu ermöglichen.
Fig. 4 zeigt ein Zustandsdiagramm 48, das zur Realisierung der Steuereinheit 32 in Entsprechung zu einer direkteren, rascheren Erfassungs-/Einrast-Funktion verwendet wird. Dabei sind mehr als zwei Niveaus und drei Vergleicher erforderlich, wenn der Teilungsfaktor in einem Maße geändert werden soll, das dem Maß einer Gleichspannung innerhalb eines recht eng definierten Fensters entspricht. Bei dem Beispiel gemäß Fig. 4 können sieben Niveaus und acht Vergleicher zur Bildung der verschiedenen Fenster herangezogen werden. Der Teilungsfaktor kann sich direkt zwischen jedem der Zustände 50, 52, 54 und 56 ändern. Damit zeigt Fig. 4 eine Kodierung, welche mindestens drei kodierte Bits (d. h. Bits, welche sieben Fenster bzw. Zustände angeben), um einen Übergang von einem Frequenzteilungszustand in jeden der anderen Teilungszustände auszuführen.
Fig. 5 stellt ein allgemeineres Zustandsdiagramm 6 dar, das zur Realisierung der Steuereinheit 32 dient. Je nach dem jeweiligen Wert von M und den in gestrichelten Linien dargestellten Optionen kann zur direkten Erfassung/Einrastung oder zu einer iterativen Arbeit durch den Bereich kommen, damit es schließlich zur Einrastung kommen kann. Das Zustandsdiagramm 60 kann entweder hardwaremäßig oder softwaremäßig so realisiert werden, dass ein kodiertes digitales Signal erkannt wird und deshalb der Teilungsfaktor von dem aktuellen Teilungsfaktor für die Stromfrequenz aus auf den nächsten Frequenzteilungsfaktor modifiziert werden kann. Damit zeigt das kodierte Signal mögliche Veränderungen bei der Frequenz des Eingangssignals an, und gibt das Zustandsdiagramm 60 die Auswirkung des kodierten Signals auf den Taktteiler 22 (in Fig. 1 dargestellt) wieder.
Wenn zum Beispiel das Modell des Stromteilungsfaktors mit x angegeben wird, wie dies durch den Zustand 62 ausgewiesen ist, dann kann sich der Teilungsfaktor ändern oder in seinem aktuellen Zustand bleiben. Wenn das kodierte Signal 009 ist, dann bleibt der Zustand 62 aufrechterhalten. Wenn jedoch das kodierte Signal 01 ist, dann ändert sich der Teilungsfaktor vom Zustand 62 auf den Zustand 64. Wenn dagegen das kodierte Signal 10 ist, dann kann der Teilungsfaktor unverändert bleiben oder in den Zustand 66 übergehen. Die Option wird durch die gestrichelten Linien nahe der kodierten Signale 10 dargestellt.
Eine Prüfung des Zustandsdiagramms 60 weist auf einen Anstieg des Frequenzteilungsfaktors vom Zustand 66 in den Zustand 62 und dann in den Zustand 64 hin, sobald das kodierte Signal 01 ist. Eine Verringerung des Frequenzteilungsfaktors tritt umgekehrt auf, wenn das kodierte Signal 10 ist. Es wird daraus ersichtlich, dass zwar drei Zustände hier dargestellt sind, aber je nach dem Betrag der Bits innerhalb des kodierten Signals und dem Betrag der Auflösung, die erforderlich ist, um eine geeignete Frequenzteilung zu erreichen, mehr als drei Zustände auftreten können.
Zur Unterstützung des Verständnisses dessen, wie das Zustandsdiagramm 60 entsprechend einem Beispiel ausgeführt werden könnte, wird nun ein weiteres Beispiel dargestellt. Unter der Annahme, dass x im Zustand 62 4 sei und m in den Zuständen 64 und 66 ebenfalls 4 sei, wird deutlich, dass der Zustand 62 einen Zustand a ÷ 4 darstellt und der Zustand 64 einen Zustand a ÷ 16 darstellt. Nur zum besseren Verständnis der Funktionalität der Zustände 62 und 64 wird für das vorgesehene Beispiel die nachstehende Tabelle 1 angegeben: Tabelle 1
Es wird nun auf Fig. 1 bis 4 in Verbindung mit Tabelle 1 verwiesen, wobei die erste Zeile in Tabelle 1 einen Stromteilerzustand innerhalb des Taktteilers 22 von a ÷ 4 angibt. Zusätzlich beträgt die Frequenz des Stromeingangs 4x (wobei m in Fig. 1 gleich 4 ist). Ausgehend von diesen zuvor bestehenden Bedingungen gibt Zeile 1 die nächste Eingangsfrequenz an, die bei 4 · bleibt. Damit wird nicht eine Gleichspannung erzeugt, welche die Schwellenspannungen übersteigt oder unterschreitet. Dementsprechend beträgt das Ergebnis des Vergleichs der hohen/niedrigen Ausgänge aus dem Vergleicher 34 für den hohen Pegel und dem Vergleicher 36 für den niedrigen Pegel 00. Die Auswirkung des mit 00 kodierten Signals nach dem Zustand 62 (bei dem x gleich 4 ist) weist keinerlei Veränderung aus. Dementsprechend bleibt der nächste Teilerzustand beim Zustand 62 (d. h. bei ÷ 4). Somit bleibt die Frequenz des aktuellen/nächsten Ausgangssignals bei 16 · (d. h. 4 · Frequenz des aktuellen/nächsten Eingangssignals multipliziert mit dem aktuellen/nächsten Teilerzustand).
Die nächste Zeile in Tabelle 1 gibt an, was passieren würde, wenn die Frequenz des Eingangssignals von 4 · auf 1 · verringert würde. Eine Verringerung in der Gleichspannung tritt infolge der Verringerung der Frequenz eines Eingangssignals auf, wodurch somit ein kodiertes Signal 01 für das Ergebnis des Hoch/Niedrig- Vergleichs erzeugt wird. Das mit 01 kodierte Signal veranlasst, wie in Fig. 5 dargestellt, eine Veränderung des Zustands vom Zustand 62 in den Zustand 64. Dies wird als Veränderung zu a ÷ 4 angegeben, da der aktuelle Tellerzustand bei 16 · unverändert bleibt, weil der Stromteilerzustand, multipliziert mit der aktuellen Eingangsfrequenz gleich dem nächsten Tellerzustand ist, multipliziert mit der Frequenz des nächsten Eingangssignals.
Zeile 3 in Tabelle 1 wird unter Berücksichtigung der vorhergehenden Beschreibungen in Zeilen 1 und 2 deutlich. Es ist dabei jedoch beispielhaft dargestellt, dass ein mit 10 kodiertes Signal für einen Hoch-/Niedrig-Vergleich gegebenenfalls den Divisionszustand nicht herbeiführt (oder verändert). Es wird jedoch dabei davon ausgegangen, dass bei Bedarf ein mit 10 kodierter Wert einen Zustandsübergang herbeiführen kann, wenn mehr als zwei Zustände vorgesehen sind. Bei dem in Tabelle 1 angegebenen Beispiel sind aus Gründen der Vereinfachung nur zwei Zustände dargestellt. Fig. 5 dagegen stellt einen dritten Zustand und möglicherweise weitere Zustände sowie die Auswirkung des kodierten Signals 10 auf den Übergang vom Zustand 62 in den Zustands 66 dar.
Die Zeilen 4 bis 6 in Tabelle 1 geben in Verbindung mit Fig. 6 einen Übergang vom Zustand 64 in den Zustand 62 für den Fall wieder, dass das kodierte Signal 10 ist. Ansonsten bleibt bei dem vorgesehenen Beispiel der Zustand 64 erhalten, wenn die kodierten Signals 00 bzw. 01 sind.
Das in Tabelle 1 dargestellte Beispiel liefert einen Hinweis auf zwei von einander verschiedene Frequenzen des Eingangssignals und auf zwei von einander verschiedene Taktteilerzustände. Des Weiteren gibt Tabelle 1 als Beispiel ein mit zwei Bit kodiertes Signal an, das aus nur zwei Vergleichern und nur zwei unterschiedlichen Schwellenspannungen abgeleitet ist, die an diese Komparatoren angelegt werden. Dabei wird jedoch deutlich erkennbar, dass zahlreiche Frequenzen der Eingangssignale angelegt werden kann, ebenso wie zahlreiche Taktteilerzustände und Vergleicher, Bezugsspannungen, usw. Unabhängig von der Anzahl der Frequenzen des Eingangssignals und den Taktteilungszuständen bleibt die Zielsetzung die gleiche. Wenn die Frequenz des Eingangssignals höher als die Frequenz des Rückkopplungssignals, das von dem Taktteiler übermittelt wird, dann veranlasst die Rückkopplungsschleife einen Anstieg der Eingangsspannung des spannungsgesteuerten Oszillators dazu, die Frequenz des Eingangssignals auszuprobieren und anzupassen. Wenn in gleicher Weise die Frequenz des Eingangssignals unter der Frequenz des Rückkopplungssignals liegt, dann veranlasst die Rückkopplungsschleife eine Verringerung der Eingangsspannung an dem spannungsgesteuerten Oszillator und probiert die Frequenz des Eingangssignals aus und passt diese an. Wenn einer der Vergleicher ein Ausgangssignal "1" erzeugt, dann bedeutet dies, dass die Frequenz des Eingangssignals für den vom Taktteiler 22 eingestellten aktuellen Frequenzbereich entweder zu hoch oder zu niedrig ist. Die Steuereinheit 32 werdet das kodierte Ausgangssignal der Entscheidungsschaltung 30 und wählt den entsprechenden Wert des Steuersignals des Taktteilers so aus, dass ein Einrasten der PLL-Schaltung auf die Frequenz des Eingangssignals ermöglicht wird.
Die Zielsetzung, die der Steuereinheit 32 zugrunde liegt, besteht darin, den Teilungsfaktor innerhalb des Taktteilers 22 auf seinem aktuellen Wert zu halten oder gegenüber diesem zu verringern oder zu erhöhen. Dies führt zu einem Rücksetzen der Eingangsspannung am spannungsgesteuerten Oszillator zurück auf den Wert in der Mitte des Intervalls. Die PLL-Schaltung rastet dann auf die Frequenz des Eingangssignals en und das nächste Ausgangssignal der Entscheidungsschaltung beträgt dann beispielsweise 00.
Für den Fachmann wird nach dem Studium dieser Offenbarung offensichtlich, dass die vorliegende Erfindung behauptetermaßen für Einsatzbereiche mit jedweder integrierten Schaltung geeignet ist, die sowohl analoge als auch digitale Teile aufweisen. Die integrierte Schaltung kann die PLL-Schaltung, die Entscheidungsschaltung und die Steuereinheit aufweisen, die alle innerhalb eines einzigen Trägers in Monolithtechnik integriert sind. Dabei ist vorgesehen, dass die nachfolgenden Ansprüche in der Weise aufzufassen sind, dass sie alle Modifizierungen und Veränderungen umfassen und dass dementsprechend die Beschreibung und die Zeichnungen nur rein illustrativ und nicht als Einschränkung aufzufassen sind.
Anm.:
In der Originalfassung der Ansprüche sind folgende offensichtlichen Schreibfehler:
1. Anspruch 2, letzte Zeile: 1/M statt I/M
2. Anspruch 4, zweite Zeile: Die Entscheidungsschaltung hat das Bezugszeichen 30.

Claims

1. Phasenregelkreis (12) umfassend eine Frequenzteilerschaltung (22), welche innerhalb einer Rückkopplungsschleife des Phasenregelkreises mit dem Ausgang eines spannungsgesteuerten Oszillators (20) verbunden ist, dadurch gekennzeichnet, dass die Frequenzteilerschaltung einen Frequenzteilerfaktor derart aufweist, dass dieser umgekehrt proportional zu einer Änderung der Frequenz eines Eingangssignals, welches in den Phasenregelkreis eingespeist wird, modifiziert wird, um eine im wesentlichen konstante Ausgangsfrequenz des Kreises aufrecht zu erhalten und wobei der Frequenzteilerfaktor durch eine Entscheidungsschaltung (30) einstellbar ist, welche mit dem Eingang des spannungsgesteuerten Oszillators verbunden ist um festzustellen, ob die Frequenzänderung des Eingangssignals einen Schwellenwert überschreitet.

2. Phasenregelkreis nach Anspruch 1, in welchem der Frequenzteilerfaktor verändert wird, indem ein aktueller Frequenzteilerfaktor mit einem positiven Faktor M größer als 1,0 multipliziert wird und wobei die Frequenzänderung des Eingangssignals durch Multiplikation einer aktuellen Frequenz des Eingangssignals mit I/M modifiziert wird.

3. Phasenregelkreis nach Anspruch 1, in welchem der Frequenzteilerfaktor verändert wird, indem ein aktueller Frequenzteilerfaktor mit 1/M (wobei M ein Faktor größer als 1,0 ist), und wobei die Frequenzänderung des Eingangssignals durch Multiplikation der aktuellen Frequenz des Eingangssignals mit M modifiziert wird.

4. Phasenregelkreis nach einem der vorhergehenden Ansprüche, in welchem die Entscheidungsschaltung (20) eine Mehrzahl von Komparatoren (34, 36) umfasst, wobei ein jeder derart angeschlossen ist, dass er eine Gleichspannung erhält, welche proportional zur Änderung der Frequenz des Eingangssignals ist.

5. Phasenregelkreis nach Anspruch 4, in welchem jeder aus einer Mehrzahl von Komparatoren (34) weiterhin derart angeschlossen ist, dass er eine eindeutige Referenzspannung erhält, mit welcher die Gleichspannung verglichen wird.

6. Phasenregelkreis nach Anspruch 1 angeschlossen zum Empfang einer Eingangssignalfrequenz und zur Erzeugung einer Ausgangssignalfrequenz, in welchem ein Phasendetektor (14) angeschlossen ist, um eine Gleichspannung zu erzeugen, welche der Differenz zwischen der Eingangssignalfrequenz und der Ausgangssignalfrequenz, verkleinert durch den Teilerfaktor, entspricht; ein spannungsgesteuerter Oszillator (20) ist zum Empfang der Gleichspannung und einer Änderung der Ausgangssignalfrequenz abhängig von der Gleichspannung angeschlossen; die Frequenzteilerschaltung (22) ist zum Empfang der Ausgangsfrequenz und in Übereinstimmung mit dem Teilerfaktor zur Weiterleitung der Ausgangssignalfrequenz, reduziert durch den Teilerfaktor, an den Phasendetektor (14) angeschlossen, eine Entscheiderschaltung (30) ist zum Empfang der Gleichspannung und zur Erzeugung eines kodierten Signals basierend auf einem Vergleich der Gleichspannung mit einer Referenzspannung angeschlossen und eine Steuereinheit (32) ist eingefügt, um das kodierten Signal zu empfangen und den Frequenzteilerfaktor als Reaktion hierauf zu modifizieren.

7. Phasenregelkreis nach Anspruch 6, in welchem die Steuereinheit (32) ein Steuersignal abgibt, welches auf einem aktuellen Frequenzteilungsfaktor und dem kodierten Signal basiert.

8. Phasen Regelkreis nach Anspruch 6 oder 7, wobei das kodierte Signal binäre Bits enthält.

9. Phasenregelkreis nach Ansprüch 8, in welchem die Anzahl der binären Bits zwei ist. '

10. Phasenregelkreis nach einem der Ansprüche 6 bis 9, in welchem der Phasendetektor (14) einen Frequenzdetektor umfasst.

11. Verfahren zum Ändern eines Taktteilers innerhalb einer Rückkopplungsschleife eines Phasenregelkreises zum Einrasten der Frequenz eines Ausgangsignals auf die Frequenz eines Eingangssignals, welches von dem Phasenregelkreis abgegeben bzw. in diesen eingespeist wird, dadurch gekennzeichnet, dass das Verfahren das Überwachen einer Gleichspannung ausgegeben von einem Detektor umfasst, welcher Phase und Frequenz eines Rückkopplungssignals mit dem Eingangssignal vergleicht und inverses Ändern der Frequenz des Rückkopplungssignals umfasst, um dieses im wesentlichen an eine Änderung der Frequenz des Ausgangsignals basierend auf einem Vergleich einer Referenzspannung mit der Gleichspannung vor der Frequenzänderung des Eingangssignals anzupassen.

12. Verfahren nach Anspruch 11, in welchem die Änderung eine Verringerung der Frequenz des Rückkopplungssignals umgekehrt proportional zur Erhöhung der Frequenz des Eingangssignals umfasst.

13. Verfahren nach Anspruch 11, in welchem die Änderung eine Erhöhung der Frequenz des Rückkopplungssignals umgekehrt proportional zur Verringerung der Frequenz des Eingangssignals umfasst.