DE69317934T2

DE69317934T2 - Automatische Verstärkungsregelungschaltung mit nicht-linearer Verstärkung unter Anwendung in einer PLL-Schaltung

Info

Publication number: DE69317934T2
Application number: DE69317934T
Authority: DE
Inventors: Francesco Carobolante; Ali J Rastegar
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1992-05-19
Filing date: 1993-05-17
Publication date: 1998-08-27
Anticipated expiration: 2013-05-18
Also published as: DE69317934D1; US5329560A; JPH0654574A; EP0571148A1; EP0571148B1; JP3304166B2

Description

Diese Erfindung bezieht sich auf Verbesserungen in Phasensynchronisationsschaltkreisen bzw. Phasenregeikreisen oder PLL-Schaltungen und Verfahren, um diese zu betreiben, sowie auf Verbesserungen in einer Schaltung und Verfahren zur Verringerung des Fehlers im eingeschwungenen Zustand bzw. im stationären Betrieb und zur Erhöhung des Fangbereiches bzw. Synchronisationsbereiches einer PLL während der Konvergenz durch automatisches Ändern der dem Signal von dem Phasendetektor zugeführten Verstärkung.
Diese Erfindung ist auf phasensynchronisierte Schleifenschaltungen von dem Typ gerichtet, die einen Phasendetektor, einen integrierenden Filter und eine Schaltung mit variabler Frequenz in einer Rückkopplungsanordnung verwenden, um ein Eingangssignal einer Bezugsfrequenz genau folgen zu lassen. In einem weiten Sinne kann die Schaltung mit variabler Frequenz ein spannungsgesteuerter Oszillator (VCO) sein, wobei jedoch in der hier dargestellten Ausführungsform die Schaltung mit variabler Frequenz einen Motor mit variabler Geschwindigkeit und einen Generator enthält, der ein Signal mit einer Frequenz erzeugt, die von der Geschwindigkeit des Motors abhängt. Die Phase des Signals mit variabler Frequenz wird im Hinblick auf die Bezugsfrequenz durch den Phasendetektor bestimmt, und der Phasendetektor erzeugt ein dc-Spannungssignal, das durch den integrierenden Filter gefiltert werden kann, um das Signal mit variabler Frequenz zu steuern, z.B. indem die Frequenz eines VCO's gesteuert wird oder indem die Geschwindigkeit des Motors gesteuert wird. Das Spannungssignal zwingt den VCO zur Kompensation oder ändert die Geschwindigkeit des Motors, wenn die variable Frequenz von der Bezugsfrequenz wegdriftet.
Wenn typischerweise die PLL mit ihrem Betrieb beginnt, benötigt die variable Frequenz eine bestimmte Zeit, um auf die Frequenz des Eingangssignals zu konvergieren, bis das "Einloggen" bzw. Synchronisieren eintritt. Wenn das Synchronisieren eintritt, verfolgt die variable Frequenz das Eingangssignal und die PLL-Schaltung arbeitet in einem Rückkopplungsmodus, um die Synchronisation aufrechtzuerhalten. Wie es im Stand der Technik bekannt ist, verringert eine hohe Verstärkung, die an das Signal von dem Phasendetektor angelegt wird, den Fehler im stationären Betrieb. Andererseits erweitert eine geringe Verstärkung, die dem Ausgangssignal des Phasendetektors zugeleitet wird, den Synchronisations- oder Einfangbereich.
Was benötigt wird, sind eine Schaltung und ein Verfahren, die eine niedrige Verstärkung zur Vertugung stellen, wenn der Phasenfehler zwischen der Bezugsfrequenz und der variablen Frequenz während der Konvergenz groß ist, und eine hohe Verstärkung, wenn der Phasenfehler niedrig ist, wenn die Synchronisation stattgefunden hat oder nahezu erreicht worden ist. Die Schaltung und das Verfahren sollten mehrere Trenn- bzw. Abstufungspunkte (Änderungen in der Verstärkung) in der Transferfunktion, falls gewünscht, zur Verfügung stellen, so daß eine sanfte und nahezu lineare Änderung der Ausgangsspannung des Phasendetektors erzielbar ist und die PLL-Funktion kann maximiert werden.
Die DE-A-37 43 158 offenbart eine PLL-Schaltung, um Signale zu erzeugen, um eine Motorgeschwindigkeit zu steuern, in der ein Signal erzeugt wird, das eine Frequenz proportional zu der Geschwindigkeit des Motors hat.
Im Lichte des oben Aufgeführten ist es deshalb eine Aufgabe der Erfindung, eine verbesserte Vorrichtung und ein Verfahren zur Verringerung des Fehlers im gleichförmigen Zustand einer PLL-Schaltung bereitzustellen.
Es ist eine andere Aufgabe der Erfindung, ein Verfahren und eine Schaltung zur Vergrößerung der Einfangbereich-Bandbreite bei dem Betrieb einer PLL-Schaltung zur Verfügung zu stellen.
Es ist eine andere Aufgabe der Erfindung, eine PLL-Schaltung zur Verfügung zu stellen, in der die Verstärkung des Phasendetektors automatisch ansteigt, wenn die PLL-Schaltung in dem Synchronisationsmodus arbeitet und die Verstärkung verringert, wenn die Schaltung in einem Konvergenzmodus arbeitet.
Es ist eine andere Aufgabe der Erfindung, eine verbesserte Vorrichtung und ein Verfahren der beschriebenen Art bereitzustellen, die eine "Grob "-Phasenfehlerdetektorschaltung verwendet, die mit einer geringen Verstärkung arbeitet, und eine "Fein"- Detektorschaltung, die mit einer hohen Verstärkung arbeitet und die die "Grob"- Schaltung inaktiv hält, solange die "Fein"-Schaltung eine vorbestimmte Phasenfehlergrenze nicht erreicht.
Es ist eine andere Aufgabe der Erfindung, eine verbesserte Vorrichtung und ein Verfahren der beschriebenen Art bereitzustellen, die leicht konstruiert werden können, um mehrere Unterbrechungspunkte in der Übergangs- bzw. Transferfunktion bereitzustellen, indem mehrere Verstärkungspfade freigegeben werden, um parallel hinzugefügt bzw. addiert zu werden.
Es ist eine noch andere Aufgabe der Erfindung, eine verbesserte Vorrichtung und ein Verfahren der beschriebenen Art zur Verfügung zu stellen, um den Fehler im gleichförmigen bzw. eingeschwungenen Zustand zu verringern und die Fangbereich-Bandbreite in dem Betrieb einer PLL-Schaltung zu steigern, die zum Antreiben eines Motors verwendet wird.
Es ist weiter eine andere Aufgabe der Erfindung, eine verbesserte Schaltung zur Verfügung zu stellen, die die Vorteile des oben beschriebenen Verfahrens und der oben beschriebenen Vorrichtung hat, die in einem einzelnen Chip mit einer integrierten Schaltung integriert werden kann.
Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung werden den Fachleuten im Stand der Technik aus der folgenden im einzelnen dargelegten Beschreibung der Erfindung klar, wenn diese mit den Darstellungen und den beigeschlossenen Ansprüchen gelesen wird.
Gemäß der vorliegenden Erfindung wird eine PLL-Schaltung bereitgestellt, um Antriebs- bzw. Treibersignale zu erzeugen, um die Geschwindigkeit eines Motors gemaß einer Bezugsfrequenz zu steuern, die aufweist:
eine Schaltung zum Erzeugen eines Geschwindigkeitssignals einer Frequenz, die proportional zu der Geschwindigkeit des Motors ist,
dadurch gekennzeichnet, daß die PLL-Schaltung ferner autweist:
einen Phasendetektor, um ein Signal einer Dauer proportional zu einer Phasendifferenz zwischen dem Geschwindigkeitssignal und dem Bezugsfrequenzsignal zu erzeugen;
eine Phasendifferenz-Meßschaltung, um ein erstes Ausgangssignal bei einer ersten Verstärkung zu erzeugen, das proportional zu der Phasendifferenz ist, wenn die Dauer des Phasendetektorsignais geringer als eine vorbestimmte Zeit ist und um ein zweites Ausgangssignal bei einer zweiten Verstärkung zu erzeugen, die geringer als die erste Verstärkung ist, wenn die Dauer des Phasendetektorsignals größer ist als die vorbestimmte Zeit;
einen Knoten, an dem das erste und das zweite Ausgangssignal summiert werden, um ein summiertes Signal zu erzeugen, um die Geschwindigkeit des Motors zu steuern.
Gemäß einem anderen Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren bereitgestellt, um ein Antriebs- bzw. Treibersignal für einen Motor zu erzeugen, das aufweist:
ein Geschwindigkeitssignal wird proportional zu der Geschwindigkeit eines Motors erzeugt, dadurch gekennzeichnet, daß das Verfahren ferner die folgenden Schritte aufweist:
ein Puls einer Länge wird proportional zu einer Phasendifferenz zwischen einem Bezugssignal und dem Geschwindigkeitssignal erzeugt, gesteuert durch das Antriebssignal, und zu dem das Antriebs- bzw. Treibersignal zu synchronisieren ist;
ein erstes Spannungssteuersignal wird bei einer ersten Verstärkung erzeugt, wobei das erste Spannungssteuersignal in einem ersten Bereich der Phasendifferenz zwischen dem sich ergebenden Signal und einem Bezugssignal betrieben wird;
ein zweites Spannungssteuersignal wird bei einer zweiten Verstärkung, die geringer als die erste Verstärkung ist, erzeugt, wobei das zweite Spannungssteuersignal innerhalb eines zweiten Bereiches der Phasendifferenz zwischen dem sich ergebenden Signal und einem Bezugssignal, der größer als der erste Bereich der Phasendifferenz ist, betrieben;
das erste und das zweite Spannungssteuersignal wird summiert; und das Antriebs- bzw. Treibersignal wird gemäß dem summierten ersten und zweiten Spannungssteuersignal modifiziert bzw. verändert.
Die Erfindung stellt somit eine PLL-Schaltung zur Verfügung, um ein Antriebssignal zu erzeugen, um die Geschwindigkeit eines Motors entsprechend einer Bezugsfrequenz zu steuern. Eine Motorgeschwindigkeitsschaltung erzeugt ein Geschwindigkeitssignal einer Frequenz, die proportional zu der Geschwindigkeit des Motors ist, und ein Phasendetektor erzeugt ein Signal einer Dauer, die proportional zu einer Phasendifferenz zwischen dem Geschwindigkeitssignal und dem Bezugsfrequenzsignal ist. Eine die Phasendifferenz messende Schaltung erzeugt ein erstes Ausgangssignal bei einer ersten Verstärkung proportional zu der Phasendifferenz, wenn die Dauer des Phasendetektorsignals geringer ist als eine vorbestimmte Zeit, und erzeugt ein zweites Ausgangssignal bei einer zweiten Verstärkung, die geringer als die erste Versärkung ist, wenn die Dauer des Phasendetektorsignals größer als die vorbestimmte Zeit ist. Das erste und das zweite Ausgangssignal werden summiert, um ein summiertes Signal zu erzeugen, das an eine Motortreiberschaltung zur Steuerung der Geschwindigkeit des Motors angelegt wird.
Die vorliegende Erfindung stellt ferner eine PLL-Schaltung zur Verfügung, die ein Signal mit variabler Frequenz steuert, das zu einem Bezugsfrequenzsignal zu synchronisieren ist. Die Schaltung enthält eine Schaltung, um ein Geschwindigkeitssignal zu erzeugen, das proportional zu der Geschwindigkeit des Motors ist. Der Phasendetektor erzeugt ein Signal für eine Dauer, die proportional zu der Phasendifferenz zwischen den Geschwindigkeitssignalen und dem Bezugsfrequenzsignal ist. Eine erste Phasendifferenz-Meßschaltung erzeugt ein erstes Ausgangssignal bei einer ersten Verstärkung, das proportional zu der Phasendifferenz ist, wenn die Dauer des Signals des Phasendetektors geringer ist als eine vorbestimmte Zeit, und eine zweite Phasendifferenz-Meßschaltung erzeugt ein zweites Ausgangssignal bei einer zweiten Verstärkung, wenn die Dauer des Phasendetektorsignals größer als die vorbestimmte Zeit ist. Das erste und das zweite Ausgangssignal werden summiert, um zur Steuerung der Geschwindigkeit des Motors angelegt bzw. eingesetzt zu werden.
Bei einer Ausführungsform, bei der die erste Verstärkung größer als die zweite Verstärkung ist, taktet die Differenz aufgrund der Takte bei einer ersten und einer zweiten Frequenz eine erste und eine zweite digitale Zähleinrichtung Die zweite digitale Zähleinrichtung wird nur freigegeben, wenn die erste Zähleinrichtung gesättigt ist, so daß die erste Zähleinrichtung den Betrieb der Schaltung bei oder nahe der Synchronisation steuert und die zweite den Betrieb der Schaltung während der Konvergenz in Richtung des Synchronisationsbereiches steuert.
Die Erfindung stellt ferner ein Verfahren zur Erzeugung eines Antriebssignals zur Verfügung, das die Erzeugung eines Pulses einer Länge ermöglicht, die proportional zu einer Phasendifferenz zwischen einem Bezugssignal und einem sich ergebenden Signal ist, das auf das Antriebssignal zurückzuführen ist. Ein erstes Steuersignal wird bei einer ersten Verstärkung erzeugt. Das erste Steuersignal arbeitet innerhalb eines ersten Bereiches einer Phasendifferenz zwischen dem sich ergebenden Signal und einem Bezugssignal. Ein zweites Steuersignal wird bei einer zweiten Verstärkung erzeugt, die geringer als die erste Verstärkung ist. Das zweite Steuersignal arbeitet innerhalb eines zweiten Bereiches einer Phasendifferenz zwischen dem sich ergebenden Signal und einem Bezugssignal, das größer als der erste Bereich der Phasendifferenz ist. Das erste und das zweite Steuersignal werden summiert und die Antriebssignale werden entsprechend dem summierten ersten und zweiten Steuersignal verändert bzw. modifiziert.
Die Erfindung wird in den Darstellungen wiedergegeben, in denen:
Fig. 1 eine Schemadarstellung der Elektrik einer PLL-Schaltung mit nichtlinearer Verstärkung gemäß einer bevorzugten Ausführungsform der Erfindung ist, um einen Motor anzutreiben, der an die PLL-Schaltung angeschlossen werden kann.
Fig. 2 ein Graph der Ausgangsspannung der Phasendetektorschaltung als eine Funktion der Phasendifferenz zwischen der Bezugsspannung und einem Motorgeschwindigkeitssignal ist.
Eine schematische Darstellung der Elektrik einer PLL-Schaltung 10 beinhaltet eine automatische Verstärkungssteuerungs(AGC)-Schaltung 41 mit nichtlinearer Verstärkung gemäß einer bevorzugten Ausführungsform der Erfindung, wie sie in Fig. 1 gezeigt ist. Obwohl die PLL-Schaltung 10 aus diskreten Bauelementen aufgebaut werden kann, können bevorzugt sämtliche oder Abschnitte von ihr auf einer einzigen integrierten Schaltungseinrichtung integriert werden. Auch ist es bevorzugt, daß die PLL-Schaltung 10 eine Anwendung in vielen anderen Arten von Schaltungen finden kann, obwohl die Schaltung insbesondere bei Motorantriebsschaltungen Anwendung findet.
Die AGC-Schaltung 41 dient zur Erzeugung einer analogen Spannung bei einer bekannten Verstärkung für den Eingang einer Motortreiberschaltung 100 während des anfänglichen Hochfahrmodus der Schaltung, oder, falls ein Ereignis eintritt, das die PLL dazu veranlaßt, die Synchronisation zu verlieren. Unter solchen Umständen sind ein Motorgeschwindigkeitssignal an der Leitung 12, das durch die PLL-Schaltung in der Spur gehalten werden soll, und die Bezugsfrequenz an einer Leitung 14 von sehr unterschiedlichen Frequenzen. Das Motorgeschwindigkeitssignal kann z.B. ein Signal von beabstandeten Pulsen auf der Grundlage von Rotorstellungen sein, die die Geschwindigkeit der Drehung des Motors darstellen. Andererseits dient die AGC-Schaltung 41 auch dazu, eine Spannung bei einer hohen Verstärkung für den Eingang der Motortreiberschaltung 100 zu erzeugen, sobald ein Synchronisationsbereich von der PLL-Schaltung 10 erreicht worden ist oder der Phasenzähler relativ klein ist.
Die PLL-Schaltung 10 verwendet einen Phasendetektor 11, der einen Frequenz-/Phasendetektor 16, ein Paar von Aufwärts-Abwärts-Zähleinrichtungen 30 und 44, ein Paar von Zwischen- bzw. Haltespeichern 52 und 56, ein Paar von Digital-zu-Analog- Konvertern 60 und 62, um die nichtlineare Verstärkung zur Verfügung zu stellen, die notwendig ist, um die gewünschte PLL-Funktion zu erzielen, und einen Summationsverstärker 69 enthält, um ein Signal bereitzustellen, das an die Motortreiberschaltung 100 angelegt wird.
Das Motorgeschwindigkeitssignal wird auf der Leitung 12 an einen Eingang des Frequenz-/Phasendetektors 16 angelegt und die Bezugsfrequenz wird auf einer anderen Leitung 14 an einen anderen Eingang angelegt. Der Frequenz-/Phasendetektor 16 arbeitet, um eine Phasendifferenz zwischen den zwei Signalen zu erfassen und kann z.B. ein im Handel erhältlicher Phasendetektor, wie etwa eine MC4044-Phasen-/Frequenzdetektorschaltung sein. Der Frequenz-/Phasendetektor 16 hat zwei Ausgänge an den Leitungen 20 und 22. Der Ausgang auf der Leitung 20 zeigt an, daß die Bezugsfrequenz auf der Leitung 14 das Phasenmotorgeschwindigkeitssignal auf Leitung 12 führt, wobei angezeigt wird, daß die Motorgeschwindigkeit geringer als die gewünschte Geschwindigkeit ist, und es erfordert, erhöht zu werden. Der Ausgang auf der Leitung 22 zeigt an, daß das Phasenmotorgeschwindigkeitssignal auf Leitung 12 die Bezugsfrequenz auf Leitung 14 führt bzw. anführt, was anzeigt, daß die Motorgeschwindigkeit die gewünschte Geschwindigkeit übersteigt und es erfordert, verlangsamt zu werden.
Zusätzlich bestimmt der Frequenz-/Phasendetektor 16 die Zeitdifferenz zwischen dem Auftreten der hereinkommenden Pulskanten des Motorgeschwindigkeitssignals auf Leitung 12 und der Bezugsfrequenz auf Leitung 14. Der Ausgang an entweder Leitung 20 oder Leitung 22 von dem Frequenz-/Phasendetektor 16 ist ein Puls von einer Länge, die gleich oder proportional zu der Zeitdifferenz zwischen den Aktivkanten der Pulse auf den Leitungen 12 und 14 ist, um die Zähleinrichtungen 30 und 44 zu steuern, um für jene Zeit entweder aufwärts oder abwärts zu zählen. Falls folglich der Frequenz-/Phasendetektor 16 die abfallende Kante des Motorgeschwindigkeits signalpulses auf der Leitung 12 mißt, bevor er die fallende Kante der Bezugsfrequenz auf der Leitung 14 erfaßt, wird er einen Puls auf der "Abwärts"-Leitung 22 abgeben, um die Zähleinrichtungen 30 und 44 zu steuern, um abwärts zu zählen. Falls die fallende Kante der Bezugsfrequenz auf Leitung 14 vor der fallenden Kante des Motorgeschwindigkeitssignalpulses auf Leitung 12 ankommt, gibt der Frequenz-/Phasendetektor 16 auf der "Aufwärts"-Leitung 20 einen Puls ab. Wie bemerkt, ist die Länge des Ausgangspulses des Frequenz-/Phasendetektors 16 in jedem Fall gleich oder proportional zu der Phasendifferenz der hereinkommenden Signale.
Zwei Zähleinrichtungen 30 und 44 sind angeschlossen, um die Aufwärts- und Abwärtssignalpulse von dem Frequenz-/Phasendetektor 16 auf den Leitungen 20 und 22 zu empfängen. Die Zähleinrichtung 44 dient als eine "Fein"-Zähleinrichtung und empfängt Taktsignale von einem Taktgeber 23 bei einer hohen Frequenz, z.B. 2 mHz auf Leitung 42. Der Ausgang von der "Fein"-Zähleinrichtung 44 taucht an mehreren Ausgangsleitungen 40-40 auf, die z.B. ein 8 Bit breiter Bus sein können.
Die Ausgänge von der "Fein"-Zähleinrichtung 44 auf den Leitungen 40-40 werden an eine Über- und Unterlaufdetektorschaltung 24 angelegt, um ein Ausgangssignal an einer Leitung 28 für die obere Zähleinrichtung 30 in einer unten beschriebenen Weise in dem Fall zu erzeugen, daß ein Über- oder Unterlauf bei dem Zählen in der "Fein"- Zähleinrichtung 44 auftritt.
Die Funktion der Zähleinrichtungen 30 und 44 kann durch andere Arten von Zähleinrichtungen durchgeführt werden, z.B. durch Zähleinrichtungen, die einen einzigen Eingang haben, um entweder auf- oder abwärts zu zählen, in Abhängigkeit von dem Vorzeichen des Pulses, der von dem Phasendetektor abgegeben wird. Ein wertender Steuerpuls kann auch zur Verfügung gestellt werden, um den Takt in einer derartigen Ausführungsform zu steuern.
Die obere Zähleinrichtung 30 dient als eine "Grob"-Zähleinrichtung und empfängt Taktsignale auf einer Eingangsleitung 36 von einem AND-Gatter 34. Die Taktsignale, die durch das AND-Gatter 34 zur Verfügung gestellt werden, stellen die logische Kombination eines Niederfrequenztaktsignales, z.B. 15,6 kHz von einer Niederfrequenztakteinrichtung 24 auf der Leitung 32, und des Ausgangssignals von dem Über-/Unterlaufdetektor 24 dar. Folglich wird das 15,6 kHz Taktsignal davon abgehalten, die "Grob"-Zähleinrichtung 30 zu takten, es sei denn, das Unter- oder Überlaufsignal tritt auch an der Leitung 28 auf. Der Ausgang von der "Grob"-Zähleinrichtung 30 erscheint an den Ausgangsleitungen 38-38, die ebenfalls ein Bus mit 8 Bit sein können.
Wenn die Zähleinrichtungen 30 und 44 zurückgesetzt werden, werden beide initialisiert, um von einem Zwischenzählwert, der zwischen den Über- und Unterlaufzuständen zentriert ist, aufwärts oder abwärts zu zählen. Folglich initialisieren die Zähleinrichtungen, z.B. wenn sie 8-Bit-Zähleinrichtungen sind, wenn sie auf den Zählwert 10000000 zurückgesetzt werden, von dem entweder eine Aufwärts- oder Abwärtszählung vorgenommen werden kann. Zusätzlich sind die Zähleinrichtungen von der Art, die aufhört zu zählen, wenn eine Über- oder Unterlaufbedingung auftritt, um bei dem Über- oder Unterlaufzählwert zu halten, anstelle des Fortsetzens des Zählens oder der Meldefortsetzung. Nach der Beendigung der Zähldauer, die entweder durch die Signale an der Leitung 20 oder an der Leitung 22 erzeugt wird, werden die Zähleinrichtungen zurückgesetzt. Die Beendigung eines solchen Signals wird in einer Kanten- bzw. Flankendetektorschaltung 25 erfaßt. Die Kanten- bzw. Flankendetektorschaltung 25 erzeugt ein "Halte"-Signal an Leitungen 48 und 47, um den Wert der Zähleinrichtung 44 und 30 zu speichern, und setzt sie zurück.
Im Betrieb zählt die "Fein"-Zähleinrichtung 44, während ein Puls auf einer der Leitungen 20 oder 22 existiert. Die Richtung der Zählung der Zähleinrichtung 44 hängt davon ab, an welcher der Leitungen 20 oder 22 der Puls von dem Frequenz/Phasendetektor 16 vorkommt. Der Zählwert der Taktpulse erscheint an den Ausgangsleitungen 40-40. Gleichermaßen zählt die "Grob"-Zähleinrichtung 30 in Abhängigkeit davon aufwärts oder abwärts, an welcher der Leitungen 20 oder 22 der Phasendifferenzpuls von dem Frequenz-/Phasendetektor 16 erscheint. Da jedoch der Niederfrequenztakt auf der Leitung 32 mit dem Zustand des Signais verglichen wird, das auf der Leitung 28 erscheint, blockiert das AND-Gatter 34 die Taktpulse, es sei denn, der Ausgang von dem Über- und Unterlaufdetektor 24 zeigt an, daß die "Fein"- Zähleinrichtung 44 eine Sättigung in einem Über- oder Unterlauf- bzw. Unterschreitungszustand erreicht hat. Wenn ein derartiger Überlauf- oder Unterschreitungszustand auftritt, zählt die "Grob"-Zähleinrichtung 30 Taktpulse von dem Niederfrequenztaktgenerator 25 an der Leitung 32 während der Dauer des Differenzpulses an der Leitung 20 oder der Leitung 22. Der Ausgangszählwert der "Grob"-Zähleinrichtung 30 erscheint an den Ausgangsleitungen 38-38.
Die Datenzwischenspeicher 52 und 56 empfangen die über die Leitungen 38-38 und 40-40 an ihren jeweiligen Eingängen getragenen Daten. Die Halte- bzw. Zwischenspeicherfunktion von jeder der Zwischenspeichereinrichtungen 52 und 56 wird durch ein Signal an der Halte- bzw. Zwischenspeicherleitung 48 von der Flankendetektorschaltung 25 freigegeben, das die Vervollständigung der Phasendifferenzmessung anzeigt. An diesem Punkt werden die Datenausgänge von den jeweiligen "Fein"- und "Grob "-Zähleinrichtungen 44 und 30 in den jeweiligen Halte- bzw. Zwischenspeichern 56 und 52 gehalten. Die Zeit, in der die Phasendifferenzmessung vervollständigt wird, liegt z.B. vor, wenn die fallende Flanke des letzten auftretenden Pulses des Motorgeschwindigkeitssignals oder der Bezugsfrequenz auftritt, wie es durch die Flankendetektorschaltung 25 bestimmt wird.
Der Ausgang des Zwischenspeichers 52, der sich aus den Leitungen 54-54 entwickelt, wird an eine "Grob "-Ditital-zu-Analog-Konverterschaltung 60 angelegt. Gleichermaßen wird der Ausgang von dem Zwischenspeicher 56, der an den Leitungen 58-58 entwickelt ist, an den Eingang einer "Fein"-Digital-zu-Analog-Konverterschaltung 62 angelegt. Die Ausgänge von den jeweiligen "Grob"- und "Fein"-Digital-zu-Analog- Konvertern 60 und 62 werden an Widerstände 64 und 66 angeschlossen, um an einen Summierungsknoten 63 aufsummiert zu werden. Die Werte der Widerstände 64 und 66 können ausgewählt werden, um die relativen Werte der Digital-Analog-Konverter 60 und 62 in einer unten beschriebenen Weise zu wichten.
Die Widerstände 64 und 66 dienen als Eingangswiderstände zu dem invertierenden Eingang 70 einer Summierungsverstärkungsschaltung 69, die einen Operationsverstarker 68, der einen Widerstand 76 hat, der an ein analoges Erdpotential 75 von seinem nicht-invertierenden Eingangsanschluß 74 angeschlossen ist, und einen Rückkopplungswiderstand 72 enthält, der zwischen seinem Ausgang und dem invertierenden Eingang 70 angeschlossen ist. Die summierende Verstärkerschaltung 69 wird durch den Widerstand 76 vorgespannt, so daß die an den invertierenden Eingang 70 durch die "Grob"- und "Fein"-Digital-zu-Analog-Konverter 60 und 62 angelegte Spannung gleich der Spannung an dem analogen Erdpotential bzw. Erdungsanschluß 75 ist, wenn die Digital-zu-Analog-Konverter 60 und 62 durch den "Rücksetz"-Wert (z.B. 10000000) betrieben werden. Die Werte der Widerstände 64, 66 und 72 der summierenden Verstärkerschaltung 69 werden, wie oben aufgezeigt, ausgewählt, um gewünschte Wichtungen für die Ausgangssignale der Digital-zu-Analog-Konverter 60 und 62 bereitzustellen. Zum Beispiel kann der Widerstand 72 mit einem Wert R zur Verfügung gestellt werden. Falls der Wert des Widerstandes 64 ebenfalls den Wert R hat, würde der maximale Wert des Signals an dem Ausgangsknoten 71 des Verstärkers 68 aufgrund des Beitrags des Digital-zu-Analog-Konverters 60 den maximalen Wert des Signals an dem Ausgang des Digital-zu-Analog-Konverters 6omal die Verstärkung (-1) der geschlossenen Schleife des Verstärkers 68 betragen. Falls der Wert des Widerstandes 66 z.B. 16R beträgt, dann wäre der Beitrag der Ausgangsspannung, die an dem Ausgangsknoten 71 von einem maximalen Wert des Ausgangs des "Fein"- Digital-zu-Analog-Konverters 62 zu sehen wäre, -1/16 des maximalen Wertes aufgrund des Beitrags des "Grob"-Digital-zu-Analog-Konverters 60.
An diesem Punkt soll bemerkt werden, daß durch eine angemessene Auswahl der Taktftequenzen, die an die "Grob"- und "Fein"-Zähleinrichtungen 30 und 44 angelegt werden, und die Auswahl der Widerstandswerte, die für die Widerstände 64, 66 und 72 ausgewählt werden, der Einfluß von jedem Zählwert der "Grob"- und "Fein"- Zähleinrichtungen 30 und 44 exakt gewichtet werden kann. Wird z.B. angenommen, daß die zwei Digital-zu-Analog-Konverter 60 und 62 den gleichen Ausgangsbereich und die gleiche Anzahl von Bits haben, wobei die verschiedenen dargestellten Werte verwendet werden, würde der Phasenfehler, der durch einen Zählwert der "Grob"- Zähleinrichtung 30 dargestellt wird, gleich dem Phasenfehler, der durch 128 Zählwerte der "Fein"-Zähleinrichtung 44 dargestellt wird, sein, während die Ausgangsspannungsänderung, die durch einen Zählwert der "Grob"-Zähleinrichtung 30 erzeugt wird, gleich 16mal die würde, die durch einen Zählwert der "Fein"-Zähleinrichtung 44 erzeugt wird. Der sich ergebende Ausgang, der an dem Ausgangsknoten 71 zu sehen ist, würde deshalb sein, wie es in Fig. 2 gezeigt ist. Die Neigung der Kurve in dem Abschnitt 110 nahe der Synchronisation oder nahe zu der Phasendifferenz 0 ist erkennbar größer als die Neigung der Linien 111 und 112, wenn sich die Phasendifferenz weg von dem Synchronisationsbereich erhöht.
Der Spannungsausgang der summierenden Verstärkerschaltung 69 an dem Ausgangsknoten 71 wird an eine Filterschaltung 80 und an eine Integratorschaltung 89 zur Anlage an die Motortreiberschaltung 100 angelegt. Die Integratorschaltung 89 weist einen bekannten Aufbau auf, wobei sie einen Operationsverstärker 86 und einen Widerstand 94 hat, der zwischen dem nicht-invertierenden Eingangsanschluß 92 und dem analogen Erdpotential bzw. der analogen Erdung 75 angeschlossen ist. Der Ausgangsknoten 85 des Operationsverstärkers 86 ist an den invertierenden Eingangsanschluß 84 über einen Kondensator 90 und einen Widerstand 88, die in Serie angeschlossen sind, angeschlossen.
Der Ausgang von der Leistungstreiberschaltung 100 ist an den Motor 102 angeschlossen, um seine Drehung bzw. Rotation zu steuern. Wie oben beschrieben, wird ein den Motorzustand anzeigendes Signal an der Leitung 12, das z.B. die Geschwindigkeit der Drehung des Motors darstellen, an einen anderen Eingang des Frequenz-/Phasendetektors 16 angeschlossen.
Im Betrieb, wenn der Motor 102 und die PLL-Schaltung 10 anfangs gestartet werden, wird eine große Differenz zwischen den Frequenzen des Motorgeschwindigkeitssignals an der Leitung 12 und der Bezugsfrequenz an der Leitung 14 vorkommen. Während dieser Phase zählt die "Fein"-Zähleinrichtung 44 schnell bis sie die Sättigung erreicht.
Wenn dies auftritt, gibt die Überlauf-Unterschreitungs-Detektorschaltung 24 das AND-Gatter 34 frei, um den Taktimpuis von 15,6 kHz auf der Leitung 32 durchzulassen, um die "Grob"-Zähleinrichtung 30 zu takten. Die "Grob"-Zähleinrichtung 30 zählt die Pulse bis zum Ende der Dauer der Pulse auf der Leitung 20 oder bis zur eigenen Sättigung. Zu dieser Zeit werden sowohl die Zählwerte der "Grob"- als auch der "Fein"-Zähleinrichtung 30 und 44 in den Zwischenspeichern 52 und 56 zwischengespeichert. Diese binären Zahlen, die durch die Zwischenspeicher 52 und 56 gehalten werden, werden durch den "Grob"-Digital-zu-Analog-Konverter 60 und den "Fein "-Digital-zu-Analog-Konverter zu jeweiligen analogen Ausgangsspannungen umgesetzt.
Wenn die PLL-Schaltung 10 innerhalb des Synchronisationsbereiches betrieben wird (d.h. die Bezugsfrequenz paßt dicht an die Frequenz und Phase des Motorfrequenzsignals und führt dieses), ist die "Fein"-Zähleinrichtung 44 nicht mehr zwischen den Rücksetzpulsen gesättigt und die Überlauf-Unterschreitungs-Detektorschaltung 24 gibt das AND-Gatter 34 nicht mehr frei, um das Taktsignal mit 15,6 kHz durchzulassen. In diesem Synchronisationsmodus ist deshalb die "Grob"-Zähleinrichtung 30 gesperrt.
Es wird ohne weiteres bevorzugt, daß die "Fein"-Zähleinrichtung 44 mit ihrem verbundenen "Fein "-Digital-zu-Analog-Konverter 62 eine Ausgangsspannung an dem Widerstand 66 erzeugt, die eine hohe Verstärkung hat, da die Anzahl von Taktpulsen 42 mit 2 mHz, die während der Phasenfehlerdauer auftreten, relativ groß sein wird, wobei eine große Spannungsverstärkung aus dem "Fein "-Digital-zu-Analog-Konverter 62 verursacht wird. Auch wird der Ausgang der "Grob"-Zähleinrichtung 30 und des "Grob "-Digital-zu-Analog-Konverters 16 eine niedrige Spannungsverstärkung haben, da die "Grob"-Zähleinrichtung 30 eine relativ niedrige Anzahl von Pulsen des Taktes mit 15,6 kHz während einer Phasenfehlerperiode bzw. -dauer zählt und deshalb wird der Digital-zu-Analog-Konverter 60 eine Analogspannung mit einer viel niedrigeren Verstärkung relativ zu dem Phasenfehler zu dem Widerstand 64 ausgeben.
Die Fig. 2 stellt die Ausgangsspannung der AGC-Schaltung 41 an den Ausgangsknoten 71 als eine Funktion der Phasendifferenz zwischen dem Motorgeschwindigkeitssignal und der Bezugsfrequenz dar. Dieser Graph zeigt, daß, falls die Differenz zwischen den Flanken der zwei Pulse geringer ist als 64 Mikrosekunden, nur die "Fein"-Zähleinrichtung 44 zählen kann. Folglich ist die Spannung an dem Ausgangsknoten 71 von -64 bis +64 Mikrosekunden steil. (In Abhängigkeit von der gewählten Konvention können +64 Mikrosekunden z.B. anzeigen, daß das Motorgeschwindig keitssignal seine fallende Flanke +64 Mikrosekunden nach einer fallenden Flanke des Bezugssignals hat. In diesem Fall würde die Zeit von -64 Mikrosekunden anzeigen, daß die fallende Flanke der Bezugsfrequenz 64 Mikrosekunden nach der fallenden Flanke des Motorgeschwindigkeitssignals auftritt.) Dies ist eine "große Verstärkung" in dem Sinne, daß das Ausgangssignal schnell als eine Funktion der Zeit steigt.
Bei +64 Mikrosekunden und -64 Mikrosekunden erreicht die "Fein"-Zähleinrichtung 44 die Sättigung, um die "Grob"-Zähleinrichtung 30 freizugeben. Jenseits bzw. über diesem Punkt treten die "Treppenstufen"-Graphen 111 und 112 auf, weil die Verstärkung der "Grob"-Zähleinrichtung 30 über dem Summierungsverstärker 69 viel größer als die Verstärkung der "Fein"-Zähleinrichtung 44 ist. Andererseits ist die Zeit für jeden Schritt der "Fein"-Zähleinrichtung 44 sehr klein, was zu der geradlinigen Erscheinung des Segments 110 in der dargestellten Skala führt. Da die "Fein"-Zähleinrichtung 44 256 Schritt zwischen den Zeiten von -64 Mikrosekunden und +64 Mikrosekunden in dem Graphen hat, ist die hqrizontale Länge pro Schritt auch klein.
Die durch die AGC-Schaltung 41 verkörperte Idee zur Erzeugung einer nichtlinearen Verstärkung für die PLL-Schaltung 10 kann darauf erstreckt werden, mehrere Unterbrechungspunkte in der Transferfunktion zu erzeugen (d.h. mehrere Verstärkungsänderungen treten an verschiedenen Punkten im Betrieb auf), indem mehrere Verstärkungspfade parallel hinzugefügt werden.

Claims

1. PLL-Schaltung (10) zum Erzeugen eines Treiber- bzw. Antriebssignals, um die Geschwindigkeit eines Motors (102) gemäß einer Bezugsfrequenz (FREF) zu steuern, die aufweist:

eine Schaltung zum Erzeugen eines Geschwindigkeitssignals (12) einer Frequenz, die proportional zu der Geschwindigkeit des Motors (102) ist,

dadurch gekennzeichnet, daß die PLL-Schaltung (10) ferner aufweist:

einen Phasendetektor (16), um ein Signal einer Dauer proportional zu einer Phasendifferenz zwischen dem Geschwindigkeitssignal (12) und dem Bezugsfrequenzsignal (FREF) zu erzeugen;

eine Phasendifferenz-Meßschaltung (44, 30), um ein erstes Ausgangssignal bei einer ersten Verstärkung zu erzeugen, das proportional zu der Phasendifferenz ist, wenn die Dauer des Phasendetektorsignals (20, 22) geringer als eine vorbestimmte Zeit ist und um ein zweites Ausgangssignal bei einer zweiten Verstärkung zu erzeugen, die geringer als die erste Verstärkung ist, wenn die Dauer des Phasendetektorsignals (20, 22) größer ist als die vorbestimmte Zeit;

einen Knoten (63), an dem das erste und das zweite Ausgangssignal summiert werden, um ein summiertes Signal (71) zu erzeugen, um die Geschwindigkeit des Motors (102) zu steuern.

2. PLL-Schaltung (10) nach Anspruch 1, wobei die Phasendifferenz-Meßschaltung (44, 30) eine erste Phasendifferenz-Meßschaltung (44) zum Erzeugen des ersten Ausgangssignals und eine zweite Phasendifferenz-Meßschaltung (30) aufweist, um das zweite Ausgangssignal zu erzeugen.

3. PLL-Schaltung (10) nach Anspruch 1 oder Anspruch 2, das ferner eine Motortreiberschaltung (100) aufweist, wobei das summierte Signal an die Motortreiberschaltung (100) angelegt wird.

4. PLL-Schaltung (10) nach einem der Ansprüche 1 bis 3, die ferner Mittel (64, 66) aufweist, um das erste und das zweite Ausgangssignal zu wichten, bevor das erste und das zweite Ausgangssignal summiert werden.

5. PLL-Schaltung (10) nach einem der Ansprüche 1 bis 4, wobei die erste Verstärkung größer als die zweite Verstärkung ist.

6. PLL-Schaltung (10) nach einem der Ansprüche 1 bis 5, wobei die Phasendifferenz-Meßschaltung (44, 30) eine Digitalschaltung ist.

7. PLL-Schaltung (10) nach Anspruch 6, wobei die Phasendifferenz-Meßschaltung (44, 30) Zähleinrichtungen (30, 44) aufweist.

8. PLL-Schaltung (10) nach einem der Ansprüche 2 bis 7, wobei die erste (44) und die zweite (30) Phasendifferenz-Meßschaltung erste (30) und zweite (44) Zähleinrichtungen sind.

9. PLL-Schaltung (10) nach Anspruch 7, wobei die Zähleinrichtung (44, 30) eine erste (44) und eine zweite (30) Aufwärts-Iabwärts-Zähleinrichtung sind.

10. PLL-Schaltung (10) nach Anspruch 9, wobei die erste (44) und die zweite (30) Aufwärts-/Abwärts-Zähleinrichtung auf einen Zählwert initialisiert werden, der in der Mitte zwischen einem maximalen und einem minimalen Zählwert der Zähleinrichtungen (44, 30) ist.

11. PLL-Schaltung (10) nach Anspruch 4, wobei die Mittel (66, 64) zum Wichten des ersten und des zweiten Ausgangssignals jeweilige erste (66) und zweite (64) Widerstände sind.

12. PLL-Schaltung (10) nach Anspruch 10, in der der erste (66) und der zweite (64) Widerstand dimensioniert sind, um den Ausgang des zweiten Ausgangssignals auf 16mal das Gewicht des ersten Ausgangssignals zu wichten.

13. PLL-Schaltung (10) nach einem der Ansprüche 7 bis 12, das ferner einen ersten (23) und einen zweiten (25) Generator aufweist, um ein erstes (42) und ein zweites (32) Taktsignal zu erzeugen, um jeweilig die erste (44) und die zweite (30) Zähleinrichtung zu takten.

14. PLL-Schaltung (10) nach Anspruch 13, die ferner eine Sperrschaltung (24, 34) aufweist, um das zweite Taktsignal (32) davon abzuhalten, die zweite Zähleinrichtung (30) zu takten, bis die erste Zähleinrichtung (44) die vorbestimmte Zeit gezählt hat.

15. PLL-Schaltung (10) nach Anspruch 14, in der das zweite Taktsignal (32) eine Dauer hat, die der vorbestimmten Zeit gleicht.

16. PLL-Schaltung (10) nach einem der Ansprüche 1 bis 15, die ferner einen Integrationsfilter (89) zwischen dem summierten ersten und zweiten Ausgangssignal und dem Motor (102) aufweist.

17. PLL-Schaltung (10) nach Anspruch 2, in der der Ausgang des Phasendetektors (16) ein Pulssignal (20, 22) ist und die zweite Phasendifferenz-Meßschaltung (30) aufweist:

mehrere Zähleinrichtungen (30), die jede zum Zahlen von Taktpulsen während jeweiliger Zeiten der Dauer der Ausgangspulssignale (20, 22) des Phasendetektors sind; und

mehrere Taktsignalgeneratoren (25) zum Takten eines jeweiligen einen der Zähleinrichtungen (30), wobei jeder der Taktsignalgeneratoren (25) ein Taktsignal (32) erzeugt, das eine Frequenz proportional zu einer gewünschten Zählerschaltungs- Ausgangsverstärkung hat;

und in der die erste Phasendifferenz-Meßschaltung (44) aufweist:

eine Zähleinrichtung (44), die während einer geringeren Dauer des Ausgangspulssignals (20, 22) des Phasendetektors betrieben wird,

wobei die Zähleinrichtungen (30) der zweiten Phasendifferenz-Meßschaltung (30) angeschlossen sind, um nur nach der Sättigung der Zähleinrichtung (44) der ersten Phasendifferenz-Meßschaltung (44) zu zählen, wobei die Taktsignale (32), die an jede jeweilige Zähleinrichtung (30) der zweiten Phasendifferenz-Meßschaltung (30), die während größerer Dauern arbeiten, angeschlossen sind, von abfallenden Frequenzen sind, wodurch ein diskontinuierlicher Verstarkungsübergang erzeugt wird.

18. PLL-Schaltung (10) nach Anspruch 17, wobei die Zähleinrichtungen (30, 44) digitale Zähleinrichtungen sind, und die ferner eine Schaltung (60, 62) aufweist, um binäre Zahlen, die durch die digitalen Zählschaltungen erzeugt sind, in analoge Ausgangsspannungen umzusetzen.

19. Verfahren zum Erzeugen eines Treiber- bzw. Antriebssignals (71) für einen Motor, das aufweist:

ein Geschwindigkeitssignal (12) wird proportional zu der Geschwindigkeit eines Motors (102) erzeugt, dadurch gekennzeichnet, daß das Verfahren ferner die folgenden Schritte aufweist:

ein Puls (20, 22) einer Länge wird proportional zu einer Phasendifferenz zwischen einem Bezugssignal (FREF) und dem Geschwindigkeitssignal (12) erzeugt, gesteuert durch das Antriebssignal, und zu dem das Antriebs- bzw. Treibersignal zu synchronisieren ist;

ein erstes Spannungssteuersignal (58) wird bei einer ersten Verstärkung erzeugt, wobei das erste Spannungssteuersignal (58) in einem ersten Bereich der Phasendifferenz zwischen dem sich ergebenden Signal (16) und einem Bezugssignal (FREF) betrieben wird;

ein zweites Spannungssteuersignal (54) wird bei einer zweiten Verstärkung, die geringer als die erste Verstärkung ist, erzeugt, wobei das zweite Spannungssteuersignal (54) innerhalb eines zweiten Bereiches der Phasendifferenz zwischen dem sich ergebenden Signal (16) und einem Bezugssignal (FREF), der größer als der erste Bereich der Phasendifferenz ist, betrieben;

das erste (58) und das zweite (54) Spannungssteuersignal werden summiert; und

das Antriebssignal (71) wird gemaß dem summierten ersten (58) und zweiten (54) Spannungssteuersignal modifiziert bzw. verändert.

20. Verfahren nach Anspruch 19, das ferner den Schritt des Wichtens des ersten (58) und des zweiten (54) Spannungssteuersignals vor dem Summierungsschritt aufweist.

21. Verfahren nach Anspruch 20, bei dem die Schritte des ersten (58) und des zweiten (54) Spannungssteuersignals das Zählen eines ersten (42) und eines zweiten (32) Taktpulses von unterschiedlichen Frequenzen (23, 25) und das Erzeugen des ersten (58) und zweiten (54) Spannungssteuersignals aus den jeweiligen Zählwerten (40, 38) aufweist.

22. Verfahren nach Anspruch 21, das ferner aufweist, daß das Zählen der zweiten Taktpulse (32) gesperrt wird, bis ein vorbestimmter Zählwert beim Zählen der ersten Taktpulse (42) erreicht wird.