DE19852457A1

DE19852457A1 - Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis

Info

Publication number: DE19852457A1
Application number: DE19852457A
Authority: DE
Inventors: Daniel Mark Dreps; Robert Paul Masleid; John Stephen Muhich
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1998-01-07
Filing date: 1998-11-13
Publication date: 1999-07-08
Anticipated expiration: 2018-11-14
Also published as: CA2254637C; DE19852457C2; CN1155155C; JPH11316616A; KR19990066804A; CN1222791A; JP3121583B2; US6014047A; IL127474A0; CA2254637A1

Description

Verweis auf in Beziehung stehende Patentanmeldungen

Die vorliegende Patentanmeldung steht in Beziehung zu den folgenden ebenfalls anhängigen Patentanmeldung, die auf den Anmelder vorliegenden Patentanmeldung übertragen worden sind und die durch diese Bezugnahme in die vorliegende Anmeldung aufgenommen werden:
High Speed Differential CMOS Sine-Wave Receiver with Duty Cycle Control Means, vom 18.4.1997 mit der Seriennummer 844 504;
A Clock Generation Apparatus and Method for CMOS Microprocessors Using a Differential SAW Oscillator, vom 31.10.1996 mit der Seriennummer 742 220; und
Method and Apparatus for Coupled Phase Locked Loops, vom selben Tag wie die vorliegende Patentanmeldung mit der Seriennummer 4136.

HINTERGRUND 1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft Phasenregelkreise und im besonderen die selektive Phasendrehung in einem Phasenregelkreis, der zur Takterzeugung eingesetzt wird, beispielsweise für Taktsignale in mikroelektronischen Schaltungen.

2. Beschreibung des Standes der Technik

Phasenregelkreise (PLLs) werden zur Erzeugung von Taktsignalen verwendet, beispielsweise von Taktsignalen in mikroelektronischen Schaltungen einschließlich Mikroprozessoren. Jedoch zeigen konventionelle PLLs ein Rauschen. Desweiteren können Stromversorgungseinrichtungen, insbesondere solche für Mikroprozessoren, sehr stark rauschen, was zu einem nicht mehr akzeptablen Jitter des Ausgangssignals eines PLLs führen kann. Dieser Jitter ist für die Mehrphasentakte, die in Mikroprozessoren verwendet werden, besonders problematisch.

Ein Verfahren und eine Vorrichtung, die zur Erzeugung von Taktsignalen verwendet werden können und weniger rauschanfällig sind als konventionelle PLLs, sind in einer oder mehreren der Patentanmeldungen offenbart worden, auf die oben Bezug genommen wurde, gemäß derer ein Satz von Signalen erzeugt wird, die untereinander eine vorbestimmte Phasenbeziehung besitzen. Der Takt wird aus einem der Signale abgeleitet und nacheinander von einem Signal innerhalb des Satzes auf ein anderes weitergeschaltet (d. h. "gedreht"), was den Effekt hat, daß eine Phasendrehung des Quelltaktsignals vorgenommen wird. Mindestens in diesem Zusammenhang werden ein Verfahren und eine Vorrichtung zur selektiven Phasendrehung eines Signal innerhalb eines Phasenregelkreises benötigt.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorhergehend beschriebenen Anforderungen werden durch die vorliegende Erfindung erfüllt, welche sich zusammenfassend folgendermaßen darstellt. In einer ersten Form umfaßt die Erfindung ein Verfahren zum Bereitstellen eines Taktsignals. Ein erstes Signal aus einer Vielzahl von Signalen wird als Taktsignal bereitgestellt. Ein zweites Signal aus der Vielzahl von Signalen, das bezogen auf das erste Signal phasenverschoben ist, ersetzt das erste Signal, wobei dieses Ersetzen anspricht auf i) eine Phasendifferenz zwischen dem Taktsignal und einem Referenztaktsignal, und ii) auf das Auftreten eines Zeitintervalls, in dem das erste und zweite Signal einen inaktiven Zustand aufweisen.

Unter einem zusätzlichen Aspekt ist das Einsetzen des zweiten Signals ebenfalls abhängig vom Auftreten mindestens eines Taktzyklus des zweiten Signals nach Bereitstellen des ersten Signals als Taktsignal.

Unter noch einem Aspekt ersetzt ein drittes Signal aus der Vielzahl von Signalen, das bezogen auf das zweite Signal phasenverschoben ist, das zweite Signal, wobei dies Ersetzen anspricht auf i) eine Phasendifferenz zwischen dem Taktsignal und einem Referenztaktsignal, und ii) auf das Auftreten eines Zeitintervalls, in dem das zweite und dritte Signal einen inaktiven Zustand aufweisen.

Unter einem weiteren Aspekt ist das Einsetzen des dritten Signals ebenfalls abhängig vom Auftreten mindestens eines Taktzyklus des dritten Signals nach dem Ersetzen des ersten Signals durch das zweite Signal.

In einer anderen Form umfaßt die Erfindung eine Vorrichtung zum Bereitstellen eines Taktsignals. Die Vorrichtung enthält Mittel zum Bereitstellen eines ersten Signals aus einer Vielzahl von Signalen als Taktsignal und Mittel zum Ersetzen des ersten Signals durch ein zweites Signal aus der Vielzahl von Signalen, das bezogen auf das erste Signal phasenverschoben ist, wobei dieses Ersetzen anspricht auf i) eine Phasendifferenz zwischen dem Taktsignal und einem Referenztaktsignal, und ii) auf das Auftreten eines Zeitintervalls, in dem das erste und zweite Signal einen inaktiven Zustand aufweisen.

Unter einem anderen Aspekt reagiert das Mittel zum Ersetzen desweiteren auf das Auftreten von mindestens einem Taktzyklus des zweiten Signals nach Bereitstellen des ersten Signals als Taktsignal.

Unter noch einem anderen Aspekt enthält die Vorrichtung Mittel zum Ersetzen des zweiten Signals durch ein drittes Signal aus der Vielzahl von Signalen, das bezogen auf das zweite Signal phasenverschoben ist, wobei dieses Ersetzen anspricht auf i) eine Phasendifferenz zwischen dem Taktsignal und einem Referenztaktsignal, und ii) auf das Auftreten eines Zeitintervalls, in dem das zweite und dritte Signal einen inaktiven Zustand aufweisen.

Unter einem weiteren Aspekt reagiert das Mittel zum Einsetzen des dritten Signals ebenfalls auf das Auftreten mindestens eines Taktzyklus des dritten Signals nach dem Ersetzen des ersten Signals durch das zweite Signal.

Ein Vorteil der Erfindung besteht darin, daß das Ersetzen eines phasenverschobenen Signals durch ein anderes einen Phasenfehler des Taktsignals bezogen auf das Referenztaktsignal verringert, während die Ausführung der Substitutionen während des Auftretens der oben beschriebenen inaktiven Intervalle die Tendenz aufweist, daß Störungen des Taktsignals, die durch das Ersetzen eines Taktsignals durch ein anderes entstehen, verringert werden. Auch das Ansprechen des Ersetzens eines Signals als Taktsignal auf das Auftreten mindestens eines Taktzyklus des nachfolgend als Taktsignal einzusetzenden Signals, nachdem der unmittelbare Vorgänger die Taktbereitstellung übernommen hat, tendiert dazu, ein fehlerhaftes Ersetzen eines Signals durch ein anderes zu verhindern.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein allgemeines Blockschaltbild eines Taktsystems, das eine Phasendrehung gemäß einer Ausführungsform der vorliegenden Erfindung verwendet.

Fig. 2 ist ein Blockschaltbild des Phasendrehers 14 von Fig. 1.

Fig. 3 zeigt die Logikelemente des Phasenschiebers 144 von Fig. 2.

Fig. 4 zeigt die Logikelemente der Phasenauswahleinrichtung 148 von Fig. 2.

Fig. 5 ist ein Zeitdiagramm, das bestimmte Aspekte der Arbeitsweise der Ausführungsform verdeutlicht.

Fig. 6 zeigt die Logikelemente der Wiedereintakteinrichtung 154 von Fig. 2.

Fig. 7 zeigt die Logikelemente des Filters 22 von Fig. 2.

DETAILLIERTE BESCHREIBUNG

Bezugnehmend auf Fig. 1 wird jetzt eine bevorzugte Ausführungsform der vorliegenden Erfindung dargestellt. Das Taktsystem 10 empfängt ein extern erzeugtes Referenztaktsignal 21, erzeugt ein erstes Taktsignal mit einer relativ höheren Frequenz, welches von dem Phasendreher 14 ausgegeben wird und regelt die Phasenlage des ersten Taktsignals bezogen auf das Referenztaktsignal.

In dem Beispiel von Fig. 1 ist das Referenztaktsignal ein 200-MHz-Signal. Das erste Taktsignal wird aus einem Signal abgeleitet, das von einem Signalgenerator 12, vorzugsweise von einem mit akustischen Oberflächenwellen (SAW surface acoustic wave) arbeitenden Oszillator, auf einer relativ hohen Frequenz von 800,4 MHz erzeugt wird. Der Phasendreher 14 der dargestellten Ausführungsform gibt als erstes Taktsignal ein Signal von 400,2 MHz aus, das aus vier Quellsignalen innerhalb des Phasendrehers 14 ausgewählt wird, die dem 800,4-MHz-Signal des SAW-Oszillators mit einer Phasenverschiebung von 0°, 90°, 180° oder 270° nacheilen. Das erste Taktsignal wird, wie durch Block 16 dargestellt, an die Verbraucher weitergeleitet.

Das erste Taktsignal wird durch den Teiler 18 ebenfalls in seiner Frequenz herabgesetzt (das in der Frequenz herabgesetzte erste Taktsignal wird als Rückkopplungs-Takt signal bezeichnet) und in den Phasendetektor 20 und das digitale Filter 22 eingegeben. In dieser Ausführungsform teilt der Teiler durch zwei.

Der Phasendetektor 20 vergleicht das Referenztaktsignal und das erste Taktsignal und erzeugt ein oder mehrere Signale, die die Phasendifferenz anzeigen. Solche Phasendetektoren sind wohlbekannt und werden deshalb hierin nicht weiter beschrieben. Vergleiche zum Beispiel Wyatt et al., US-Patent Nr. 5 546 052, "Phase Detector with No Phase Error".

Die Anzeige der Phasendifferenz wird über das digitale Filter 22 auf den Phasendreher 14 zurückgekoppelt.

Aus dem oben Stehenden sollte erkannt werden, daß wegen der Frequenz des SAW-Oszillators 12 von 800,4 MHz und der Teilung durch zwei im Phasendreher 14 und dem Teiler 18 das Rückkopplungs-Taktsignal eine Frequenz von 200,1 MHz besitzt. Somit sind das Rückkopplungs-Taktsignal und auch das erste Taktsignal, d. h. die Quelle für das Rückkopplungs-Taktsignal, übereinstimmend bezüglich der Phasendifferenz zum Referenztaktsignal. Deshalb muß der Phasendreher 14 das erste Taktsignal durch sukzessives Verändern der ausgewählten Quelle für das erste Taktsignal von einem Quellsignal zum nächsten, das einem der Quellsignale nachläuft, regelmäßig nachstellen, um die Phasenlage des Rückkopplungs-Taktsignals (und somit des ersten Taktsignals) auf das Referenztaktsignal zu regeln.

Bezugnehmend auf Fig. 2 werden jetzt die Logikelemente des Phasendrehers 14 von Fig. 1 beschrieben.

Der Phasendreher 14 empfängt das Signal des Differentialoszillators 12 in einer Differentialempfänger/Tastverhältnis-Einstelleinrichtung 142, welche eine Vorspannung an die geeignete Seite einer Differentialempfänger-Laststufe anlegt, um Eingangsunsymmetrien zu kompensieren. Details einer solchen Differentialempfänger/Tastverhältnis-Einstelleinrichtung 142 werden in einer oder mehreren der oben zitierten und in Beziehung stehenden Patentanmeldungen dargestellt und werden deshalb hierin nicht weiter beschrieben.

Das von dem Element 142 modifizierte Signal des Oszillators 12 wird als nächstes in den Phasenschieber 144 eingegeben, welcher einen Satz von Signalen A, B, C und D erzeugt, die jeweils die halbe Frequenz des Signals des Oszillators 12 besitzen, wobei das Signal B dem Signal A um 90° nachläuft, Signal C läuft Signal B um 90° nach, und Signal D läuft Signal C um 90° nach. (In einer oder mehreren der oben zitierten, älteren in Beziehung stehenden Patentanmeldungen wird der Phasenschieber 144 als ein "Phasendreher" bezeichnet, obwohl er ein Element innerhalb des Phasendrehers 14 ist.)

Diese vier um 90° phasenverschobenen Signale A, B, C und D werden an die Phasenauswahleinrichtung 148 und den Multiplexer 146 angelegt. (In einer oder mehreren der oben zitierten, älteren in Beziehung stehenden Patentanmeldungen wird die Phasenauswahleinrichtung als "Verschiebungslogik" bezeichnet.) Die Phasenauswahleinrichtung 148 wählt nacheinander eines der vier Signale A, B, C oder D als Quelle für das Taktsignal aus, das von dem Phasendreher 14 ausgegeben wird. Diese Auswahl erfolgt durch Aktivieren eines Signals auf einer der Ausgangsleitungen q0, q1, q2 oder q3 von der Phasenauswahleinrichtung 148 zum Multiplexer 146. Da Multiplexer zur Ausgabe eines ausgewählten Signals aus einer Anzahl in einen solchen Multiplexer eingegebener Signale wohlbekannt sind, werden den Multiplexer 146 betreffende Details hierin nicht weiter beschrieben.

Das vom Multiplexer 146 ausgegebene Signal wird optional direkt als das Taktsignal ausgegeben, oder es kann erst einmal durch die optional bereitgestellte Wiedereintakteinrichtung 154 in Abhängigkeit davon, ob ein Wiedereintakten zum Verringern der Verzerrung erforderlich ist, neu eingetaktet werden.

Bezugnehmend auf Fig. 3 werden jetzt zusätzliche Details des Phasenschiebers 144 beschrieben. Der Phasenschieber 144 besitzt fünf Verzögerungs-Flip-Flops 164, 166, 168, 170 und 172. Das negierte Ausgangssignal des Flip-Flops 164 wird auf seinen eigenen logischen Eingang zurückgekoppelt und an den logischen Eingang des Flip-Flops 166 angelegt. Das Ausgangssignal des Flip-Flops 166 wird an den Eingang des Flip-Flops 168 angelegt. Das Ausgangssignal des Flip-Flops 168 wird an den Eingang des Flip-Flops 170 angelegt. Das Ausgangssignal des Flip-Flops 170 wird an den Eingang des Flip-Flops 172 angelegt. Die Takteingänge jedes Flip-Flops empfangen das in seinem Tastverhältnis eingestellte Oszillatorsignal.

Indem das negierte Ausgangssignal auf seinen Eingang zurückgekoppelt wird, fungiert das Flip-Flop 164 für das vom Oszillator 12 kommende Eingangssignal als Frequenzteiler mit dem Teilungsfaktor zwei. Es sollte erkannt werden, daß das Flip-Flop 164 alternativ dazu weggelassen werden könnte, wenn der Wunsch bestände, daß das erste Taktsignal dieselbe Frequenz haben sollte wie das Signal des Oszillators 12. Auf Grund der Reihenschaltung der Eingänge und Ausgänge der Flip-Flops 166 bis 172, eilt das Ausgangssignal A des Flip-Flops 166 dem Ausgangssignal B des Flip-Flops 168 um 90° voraus. Genauso eilt B dem Ausgangssignal C des Flip-Flops 170 voraus und so weiter. Es sollte erkannt werden, daß entsprechend der vorliegenden Ausführungsform, bei der die Quelle für das Taktsignal zwischen um 90° verschobenen Signalen rotiert, Taktjitter im Vergleich zu konventionellen PLLs wesentlich verringert werden. Eine weitere Verringerung des Phasenfehlers zwischen dem Referenztaktsignal und dem zurückgekoppelten Taktsignal kann auf Kosten einer gewissen zusätzlichen Verkomplizierung durch Einfügung zusätzlicher Elemente in den Phasenschieber 144 zum Erzeugen einer Anzahl von Signalen, die größer als die vier Signale der vorliegenden Ausführungsform sind, erreicht werden.

Bezugnehmend auf Fig. 4 werden jetzt zusätzliche Details der Phasenauswahleinrichtung 148 beschrieben. Die Verzögerungs-Flip-Flops 174, 176, 178 und 180 empfangen an ihren Takteingängen die Signale B, C, D beziehungsweise A vom Phasenschieber 144. Diese Flip-Flops empfangen als logische Eingangssignale ebenfalls die Ausgangssignale der entsprechenden Verzögerungs-Flip-Flops 194, 196, 198 und 200. Die Ausgangssignale der Verzögerungs-Flip-Flops 174 bis 180 werden an die entsprechenden UND-Gatter 182, 184, 186 und 188 angelegt. Die UND-Gatter empfangen ebenfalls die folgenden Signale vom Phasenschieber 144 als entsprechende Eingangssignale und zwar C und D für das UND-Gatter 182, D und A für das UND-Gatter 184, A und B für das UND-Gatter 186 sowie B und C für das UND-Gatter 188. Die Ausgangssignale der UND-Gatter werden an das ODER-Gatter 190 angelegt. Das Ausgangssignal des ODER-Gatters 190 wird an ein UND-Gatter 192 angelegt, welches ebenfalls ein Eingangssignal von einer monostabilen Kippschaltung 152 empfängt.

Die monostabile Kippschaltung wird von einem Signal vom Filter 22 getriggert, das anzeigt, daß die Phasendifferenz zwischen dem Referenztaktsignal und dem zurückgekoppelten Taktsignal ausreichend groß ist, um eine Korrektur anzufordern - das heißt, es wird angezeigt, daß das zurückgekoppelte Taktsignal dem Referenztaktsignal um einen vorbestimmten Wert (den Schwellwert) vorauseilt.

Das Ausgangssignal des UND-Gatters 192 wird auf die Takteingänge der Verzögerungs-Flip-Flops 194 bis 200 zurückgekoppelt. Zusätzlich zu der Rückkopplung auf die Flip-Flops 174 bis 180 werden die Ausgangssignale q0, q1, q2 und q3 der Flip-Flops 194 bis 200 an den Multiplexer 146 angelegt, um eines der Signale A, B, C oder D des Phasenschiebers auszuwählen.

Die Ausgangssignale q0 bis q3 der Flip-Flops 194 bis 200 werden durch Rücksetzleitungen (nicht dargestellt) initialisiert, so daß anfänglich q0 = 1 und q1 = q2 = q3 = 0 gilt. Somit geht, wenn die Flip-Flops 194 bis 200 in der beschriebenen Art und Weise verschaltet sind, jedesmal, wenn die Takteingänge einen Impuls empfangen, der nächst folgende Ausgang auf HIGH, und der vorhergehende Ausgang geht von HIGH auf LOW zurück, während die verbleibenden Ausgänge auf LOW verharren. Das heißt, nach dem ersten Impuls nach der Initialisierung geht q1 auf HIGH, und q0 geht auf LOW, während q2 und q3 LOW bleiben. Nach dem nächsten Impuls geht q2 auf HIGH und q1 geht auf LOW, während q0 und q3 LOW bleiben, und so weiter. Dieses Fortschreiten des Umschaltens eines Ausgangssignals auf HIGH zu einem Zeitpunkt in sequentieller Weise kann auch als "Rotation" bezeichnet werden.

Die Flip-Flops 174 bis 180, die UND-Gatter 182 bis 188, das ODER-Gatter 190 und das UND-Gatter 192 dienen zur Zeitsteuerung der Rotation innerhalb eines Abschnitts eines ausgewählten Taktzyklus, so daß die Ausgangssignale q0 bis q3 während des "letzten Viertels" des ausgewählten Taktzyklus rotieren. In diesem Zusammenhang wird der Taktzyklus so verstanden, daß er beginnt, wenn das Signal HIGH wird, so daß sich das "letzte Viertel" eines Signalzyklus auf ein Viertel des Zyklus bezieht, wenn das Signal LOW ist (d. h. ruhend), was unmittelbar vor dem nächsten Anstieg des Signals liegt. Das heißt, wenn das Signal A vom Phasenschieber 144 entsprechend der vorliegenden Erfindung die Quelle des Taktsignals ist, wird der Zeitablauf der Rotation vom Signal A auf das Signal B so gesteuert, daß sie während des letzten Viertels des Taktzyklus des Signals A stattfindet. Der Grund dafür, daß während des letzten Viertels des Taktzyklus des Signals A vom Signal A auf das Signal B rotiert wird, liegt darin, daß während des letzten Viertels des Taktzyklus des Signals A beide Signale A und B LOW (d. h. im Ruhezustand) sind, weil das Signal B dem Signal A um 90° nachläuft. Genauso erfolgt die Zeitsteuerung der Rotation vom Signal B auf das Signal C so, daß sie während des letzten Viertels des Taktzyklus des Signals B stattfindet, und so weiter.

Die Arbeitsweise der Flip-Flops 174 bis 180, der UND-Gatter 182 bis 188, des ODER-Gatters 190 und des UND-Gatters 192 zur Steuerung des Zeitablaufs der Rotation innerhalb eines Abschnitts eines ausgewählten Taktzyklus kann durch Betrachten der in Fig. 4 dargestellten speziellen logischen Verknüpfungen der Signale und der in Fig. 5 dargestellten Zeitsteuerung der Signale verstanden werden. Beispielsweise soll die Zeitsteuerung der Rotation vom Signal C auf das Signal D betrachtet werden.

Vor dem dritten Anlegen eines Einzelsignals in Fig. 5 ist das Signal C das Ausgangssignal des Multiplexers als Quelle für das Taktsignal. Das Signal des digitalen Filters 22, welches die monostabile Kippschaltung 152 triggert, spricht auf die Phasendifferenz an, die vom Phasendetektor 20 erkannt wird. Somit zeigt das dritte Anlegen eines Einzelsignals in Fig. 5 an, daß der Phasenfehler zwischen dem Referenztaktsignal und dem Taktsignal, das jetzt als Quelle das Signal C hat, den vorbestimmten Schwellwert für den Phasenfehler überschritten hat, und daß deshalb eine Rotation auf das Signal D erforderlich ist, um den Phasenfehler zu verringern.

In dem idealisierten Beispiel sind die Einzelsignale 152 so dargestellt, daß diese nach feststehenden Zeitintervallen aktiviert werden. Die Gleichmäßigkeit der Zeitintervalle entsteht aus der im wesentlichen festen Frequenzdifferenz der um 90° phasenverschobenen Signale gegenüber dem Referenztaktsignal, was im Vorhergehenden beschrieben worden ist.

Obwohl die Rotation jetzt angefordert worden ist, was durch die Aktivierung des Einzelsignals angezeigt wird, muß die Rotation zeitgesteuert stattfinden, um Störimpulse in dem sich ergebenden Taktsignal zu verhindern. In dem Moment, in dem das dritte Aktivieren des Einzelsignals in Fig. 5 erfolgt, fällt das Signal C ab, aber das Signal D ist noch aktiv. Somit würde eine Rotation zu diesem Zeitpunkt nicht der Zeit entsprechen, in der beide Signale C und D LOW sind, und folglich würde eine solche Rotation dazu tendieren, eine Störung des Taktsignals hervorzurufen. Die Phasenauswahleinrichtung 148 von Fig. 4 enthält deshalb eine Logik, um die Zeitsteuerung der Rotation nicht nur in Reaktion auf das Einzelsignal, sondern auch in Reaktion auf den Zustand des Taktsignals auszuwählen. Die Flip-Flops 174 bis 180, die UND-Gatter 182 bis 188 und das ODER-Gatter 190 stellen eine Logik für diese Zeitsteuerung der Rotation in Reaktion auf den Taktzustand bereit, wie dies jetzt beschrieben wird.

Unmittelbar bevor das Einzelsignal die Rotation von Signal C auf Signal D anfordert, wird das Auswahlsignal q2 aktiv, und die Signale q0, q1 und q3 sind inaktiv. (Dies ist natürlich logisch, weil es die Aktivierung von q2 ist, die die Auswahl des Signals C als Quelle für das Taktsignal durch den Multiplexer 146 steuert.) In Reaktion auf die Aktivierung von q2 und eine nachfolgende Aktivierung des Signals D, aktiviert das Flip-Flop 178 sein Ausgangssignal, welches ein Eingangssignal für das UND-Gatter 186 ist. Die Einzelsignalaktivierung besitzt eine Dauer von einer Taktperiode. Die Verzögerung, die durch die Flip-Flops 174 bis 180 mit ihren entsprechenden Eingangssignalen B, C, D und A eingeführt wird, plus die Dauer der Einzelsignalaktivierung von einem Taktzyklus wirken so zusammen, daß eine fehlerhafte zweite Rotation der um 90° verschobenen Signale in Reaktion auf ein Einzelsignal, das nur eine einzelne Rotation bewirken soll, verhindert wird.

Bei Aktivierung des Ausgangssignals des Flip-Flops 178 ist keines der Ausgangssignale der anderen Flip-Flops 174, 176 oder 180 aktiv, weil die Signale q0, q1 und q3 zu diesem Zeitpunkt für mindestens einen Taktzyklus nicht aktiv werden. Folglich kann von den UND-Gattern 182 bis 188 für die vorliegende Zeitdauer der Aktivierung des Signals q2 nur das UND-Gatter 186 möglicherweise sein Ausgangssignal aktivieren. Die beiden anderen Eingangssignale für das UND-Gatter 186 sind die Signale A und B. Auf Grund der Phasenbeziehung der um 90° phasenverschobenen Signale sind die Signale A und B gleichzeitig nur während des letzten Viertels des Taktzyklus des Signals C aktiv. Somit ist die UND-Verknüpfung des Gatters 186 nur dann wahr, wenn die geeignete Verzögerung verstrichen ist, um eine fehlerhafte Doppelrotation zu verhindern, was durch das Flip-Flop 178 gesteuert wird, und wenn sich das Signal C im letzten Viertel eines seiner Taktzyklen befindet, was durch die Signale A und B angezeigt wird.

Wenn die UND-Verknüpfung des Gatters 186 "wahr" ergibt und das Ausgangssignal aktiviert wird, aktiviert das ODER-Gatter 190 in Reaktion darauf sein Ausgangssignal. In Reaktion darauf, daß sowohl das Ausgangssignal des ODER-Gatters 190 als auch das Einzelsignal 152 aktiv sind, aktiviert das UND-Gatter 192 sein Ausgangssignal, welches das Flip-Flop 200 triggert, das sein Ausgangssignal q3 aktiviert, und das Flip-Flop 198, das sein Ausgangssignal q2 deaktiviert. In Reaktion auf die Aktivierung von q3 schaltet der Multiplexer 146 sein Ausgangssignal, das die Quelle des Taktsignal darstellt, vom Signal C auf das Signal D um.

Diese detaillierte Beschreibung einer Rotation vom Signal C auf das Signal D verdeutlicht, wie die Flip-Flops 174 bis 1 80, die UND-Gatter 182 bis 188, das ODER-Gatter 190 und das UND-Gatter 192 mit dem Phasenschieber 144 zusammenwirken, um den Zeitablauf der Rotation so zu steuern, daß diese innerhalb eines Abschnittes eines ausgewählten Taktzyklus stattfindet. Es sollte aus dem oben stehenden Beispiel und den Figuren verstanden werden, wie die Zeitsteuerung der Rotationen vom Signal A auf das Signal B, vom Signal B auf das Signal C und vom Signal D auf das Signal A in gleicher Weise gesteuert wird.

Bezugnehmend auf Fig. 6 werden jetzt zusätzliche Details der Wiedereintakteinrichtung 154 beschrieben. (Der Term "Wiedereintakteinrichtung" wird verwendet, um die Funktion des Verringerns einer geringfügigen Verschiebung im Taktausgangssignal durch den Multiplexer 146 zu bezeichnen, die durch das normale Durchlaufen einer Anzahl von Schaltungselementen innerhalb des Phasendrehers 14 auftreten könnte.) Das vom Multiplexer 146 ausgewählte Signal, welches die Quelle für das erste Taktsignal darstellt, wird an den Verzögerungseingang der Verzögerungs-Flip-Flops 72 und 74 angelegt. Der Takteingang des Flip-Flops 72 wird von einem Signal vom Oszillator 12 mit der doppelten Frequenz des Multiplexers-Takt ausgangssignals 146 gespeist, während das andere Signal vom Oszillator 12, das bezogen auf das erste eine Phasenverschiebung von 180° aufweist, an den Takteingang des Flip-Flops 74 angelegt wird. Die Signale q0 bis q3 der Phasenauswahleinrichtung 146 werden verwendet, um entweder das Ausgangssignal des Flip-Flops 72 oder des Flip-Flops 74 zur Verwendung als Taktsignal auszuwählen. Das heißt, q0 und q3 sind Eingangssignale für das NOR-Gatter 82, und das Ausgangssignal des NOR-Gatters wird an den Multiplexer 80 angelegt, so daß, wenn q0 oder q3 aktiv ist, das Ausgangssignal des Flip-Flops 74 durch den Multiplexer 80 ausgegeben wird, und wenn weder q0 noch q3 aktiv ist, wird das Ausgangssignal des Flip-Flops 72 durch den Multiplexer 80 ausgegeben.

Die Gründe für die Konfiguration der Wiedereintakteinrichtung 154 können durch Bezugnahme auf das Zeitdiagramm von Fig. 5 verstanden werden, welches idealisierte Zeitverläufe verschiedener Signale zeigt. Aus der Figur wird ersichtlich, daß, wenn das Ausgangssignal des Multiplexers 146, das am unteren Rand des Zeitdiagramm dargestellt ist, von den Signalen A oder C des Phasenschiebers 144 bereitgestellt wird, der Mittelpunkt der Impulse am Ausgang des Multiplexers 146 im Idealfall mit der fallenden Flanke des Ausgangssignals des Oszillator 12 zusammenfällt, welches am oberen Rand des Zeitdiagramm dargestellt ist. Genauso fällt der Mittelpunkt der Impulse am Ausgang des Multiplexers 146 im Idealfall mit der ansteigenden Flanke des Ausgangssignals des Oszillator 12 zusammen, wenn das Ausgangssignal des Multiplexers 146 von den Signalen B oder D des Phasenschiebers 144 bereitgestellt wird. Deshalb muß das Wiedereintakten des Ausgangssignals des Multiplexers 146 mittels eines Verzögerungs-Flip-Flops durch die fallende Flanke des Ausgangssignals des Oszillators 12 getaktet werden, wenn das Ausgangssignal des Multiplexers 146 von den Signalen A oder C bereitgestellt wird, aber wenn das Ausgangssignal des Multiplexers 146 von den Signalen B oder D bereitgestellt wird, muß es durch die ansteigende Flanke des Ausgangssignals des Oszillators 12 getaktet werden.

Desweiteren gilt, daß, wenn das Signal q0 aktiv ist, das Signal A vom Multiplexer 146 ausgegeben wird. Wenn das Signal q2 aktiv ist, wird das Signal C vom Multiplexer 146 ausgegeben. Somit muß, wenn weder q0 noch q2 aktiv sind, entweder Signal B oder Signal D ausgegeben werden. Deshalb können die Signale q0 und q2 wie dargestellt in der Wiedereintakteinrichtung 154 benutzt werden, um die Auswahl der Ausgangssignale von den Flip-Flops 72 und 74 durch den Multiplexer 80 zu steuern.

Jetzt werden Details des digitalen Filters 22 beschrieben, das wie in Fig. 7 dargestellt aufgebaut ist. Es sollte erkannt werden, daß mit der Ausführungsform beabsichtigt wird, daß das Takterzeugungssystem von Fig. 1 mit Ausnahme des Oszillators 12 zusammen mit einem Mikroprozessor auf demselben Chip enthalten sein kann. Bezüglich des Filters 22 wird ein Register 52 bereitgestellt, in welchem nach der Herstellung des Chips durch eine Steuerschaltung (nicht dargestellt) Bits gesetzt werden können. Die Anzahl der Bits in dem Register 52, die so gesetzt werden können, bestimmt die Abstimmung des Filters 22, wie dies im folgenden erklärt wird.

Das Schieberegister 54 besitzt einen Dateneingang (nicht dargestellt), der ständig aktiv ist. Wenn der Phasendetektor 20 von Fig. 1 erkennt, daß das Rückkopplungs-Taktsignal dem Referenztaktsignal vorauseilt, aktiviert der Phasendetektor 20 ein Signal für das Schieberegister 54. Das Schieberegister wird initialisiert, indem alle Bits zurückgesetzt werden. Während jedes Taktzyklus des Rückkopplungs-Taktsignals mit aktivem Signal des Phasendetektors 20 schiebt das Schieberegister 54 das kontinuierlich aktivierte Datenbits weiter. Somit läuft, wenn das Rückkopplungs-Taktsignal dem Referenztaktsignal voreilt, in dem Schieberegister 54 eine wachsende Anzahl aktivierter Bits auf.

Der N-Detektor 56, der an das Schieberegister 54 angeschlossen ist, und das einstellbare Bitregister 52 erkennen die Anzahl von Bits, die in dem Schieberegister 54 und in dem einstellbaren Bitregister 52 aktiviert sind. Wenn die Anzahl der Bits, die im Schieberegister 54 aktiviert sind, die Anzahl der in dem einstellbaren Bitregister 52 aktivierten Bits übersteigt, aktiviert der N-Detektor ein Signal, das auf das Flip-Flop 58 geschaltet wird. Nach einem Taktzyklus des Rückkopplungs-Taktsignals aktiviert das Flip-Flop 58 in Reaktion auf das vom N-Detektor 56 aktivierte Signal sein Ausgangssignal. Das Ausgangssignal des Flip-Flops 58 wird auf das Schieberegister 54 zurückgekoppelt, um alle seine Bits zurückzusetzen. Damit wird das Ausgangssignal des N-Detektors zurückgesetzt, und nach einem weiteren Taktzyklus des Rückkopplungs-Taktsignals wird das Ausgangssignal des Flip-Flop 58 zurückgesetzt.

Das Ausgangssignal des Flip-Flops 58 wird ebenfalls an die monostabile Kippschaltung der in Fig. 4 dargestellten Phasenauswahleinrichtung 148 angelegt. Somit wird, wenn das Ausgangssignal des Flip-Flops 58 für einen einzelnen Taktzyklus des Rückkopplungs-Taktsignals aktiviert wird, die monostabile Kippschaltung der Phasenauswahleinrichtung 148 getriggert, um eine Rotation mittels des Phasendrehers 14 zu initiieren.

Das Verfahren und die Vorrichtung der vorliegenden Erfindung sind in Verbindung mit einer bevorzugten Ausführungsform offenbart worden. Von einem Fachmann können viele andere veränderte Ausführungsformen aufgebaut werden, die die Lehren dieser Patentoffenbarung beinhalten. Dementsprechend soll die Erfindung nicht durch die hierin dargelegte spezifische Form eingeschränkt werden, sondern im Gegensatz dazu ist beabsichtigt, in die Erfindung solche Alternativen, Modifikationen und Äquivalente der Lehren der vorliegenden Offenbarung einzubeziehen, wie sich diese vernünftigerweise aus dem in den nachfolgenden Ansprüchen definierten Erfindungsgedanken und dem Umfang der Erfindung ergeben.

Claims

1. Verfahren zum Bereitstellen eines Taktsignals, die folgenden Schritte umfassend:

a) Bereitstellen eines ersten Signals aus einer Vielzahl von Signalen als Taktsignal; und
b) Ersetzen des ersten Signals durch ein zweites Signal aus der Vielzahl von Signalen, das bezogen auf das erste Signal phasenverschoben ist, um eine Phasendifferenz zwischen dem Taktsignal und einem Referenztaktsignal zu verringern, wobei das Ersetzen auf das Auftreten eines Zeitintervalls anspricht, in dem das erste und zweite Signal einen inaktiven Zustand aufweisen.

2. Verfahren gemäß Anspruch 1, wobei das Ersetzen ebenfalls auf das Auftreten mindestens eines Taktzyklus des zweiten Signals nach Ausführung von Schritt a) anspricht.

3. Verfahren gemäß Anspruch 1, den folgenden Schritt umfassend:

c) Ersetzen des zweiten Signals durch ein drittes Signal aus der Vielzahl von Signalen, das bezogen auf das zweite Signal phasenverschoben ist, wobei das Ersetzen auf das Auftreten eines Zeitintervalls anspricht, in dem das zweite und dritte Signal einen inaktiven Zustand aufweisen.

4. Verfahren gemäß Anspruch 3, wobei das Einsetzen des dritten Signals ebenfalls auf das Auftreten mindestens eines Taktzyklus des dritten Signals nach Ersetzen des ersten Signals durch das zweite Signal anspricht.

5. Vorrichtung zum Bereitstellen eines Taktsignals, umfassend:
Mittel zum Bereitstellen eines ersten Signals aus einer Vielzahl von Signalen als Taktsignal; und
Mittel zum Ersetzen des ersten Signals durch ein zweites Signal aus der Vielzahl von Signalen, das bezogen auf das erste Signal phasenverschoben ist, um eine Phasendifferenz zwischen dem Taktsignal und einem Referenztaktsignal zu verringern, wobei das Mittel zum Ersetzen auf das Auftreten eines Zeitintervalls anspricht, in dem das erste und zweite Signal einen inaktiven Zustand aufweisen.

6. Vorrichtung gemäß Anspruch 5, wobei das Mittel zum Ersetzen desweiteren auf das Auftreten von mindestens einem Taktzyklus des zweiten Signals nach Bereitstellen des ersten Signals als Taktsignal anspricht.

7. Vorrichtung gemäß Anspruch 5, umfassend:
Mittel zum Ersetzen des zweiten Signals durch ein drittes Signal aus der Vielzahl von Signalen, das bezogen auf das zweite Signal phasenverschoben ist, wobei das Mittel auf das Auftreten eines Zeitintervalls anspricht, in dem das zweite und dritte Signal einen inaktiven Zustand aufweisen.

8. Vorrichtung gemäß Anspruch 7, wobei das Mittel zum Einsetzen des dritten Signals ebenfalls auf das Auftreten mindestens eines Taktzyklus des dritten Signals nach dem Ersetzen des ersten Signals durch das zweite Signal anspricht.