JP3121583B2 - クロック用の信号供給回路 - Google Patents
クロック用の信号供給回路Info
- Publication number
- JP3121583B2 JP3121583B2 JP11000050A JP5099A JP3121583B2 JP 3121583 B2 JP3121583 B2 JP 3121583B2 JP 11000050 A JP11000050 A JP 11000050A JP 5099 A JP5099 A JP 5099A JP 3121583 B2 JP3121583 B2 JP 3121583B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock signal
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Description
【０００１】
【関連する特許出願】本願は、その譲受人に譲渡され且
つ米国特許商標庁において出願済みの以下の米国特許出
願に関連している。"High Speed Differential CMOS Si
ne-Wave Receiver with Duty Cycle Control Means" と
題する、１９９７年４月１８日出願の米国特許出願第８
４４５０４号（出願人の整理番号：ＡＴ９−９７−０７
０）；"A Clock Generation Apparatus and Method for
CMOS Microprocessors Using a Differential SAW Osc
illator" と題する、１９９６年１０月３１日出願の米
国特許出願第７４２２２０号（出願人の整理番号：ＡＴ
９−９６−１６６）；及び、"Method and Apparatus fo
r Coupled Phase Locked Loops" と題する、１９９８年
１月７日出願の米国特許出願第００４１３６号（出願人
の整理番号：ＡＴ９−９７−２８４）。
つ米国特許商標庁において出願済みの以下の米国特許出
願に関連している。"High Speed Differential CMOS Si
ne-Wave Receiver with Duty Cycle Control Means" と
題する、１９９７年４月１８日出願の米国特許出願第８
４４５０４号（出願人の整理番号：ＡＴ９−９７−０７
０）；"A Clock Generation Apparatus and Method for
CMOS Microprocessors Using a Differential SAW Osc
illator" と題する、１９９６年１０月３１日出願の米
国特許出願第７４２２２０号（出願人の整理番号：ＡＴ
９−９６−１６６）；及び、"Method and Apparatus fo
r Coupled Phase Locked Loops" と題する、１９９８年
１月７日出願の米国特許出願第００４１３６号（出願人
の整理番号：ＡＴ９−９７−２８４）。
【０００２】
【発明の属する技術分野】本発明は位相同期ループ（フ
ェーズ・ロック・ループ）（以下「ＰＬＬ」と略記）に
係り、更に詳細に説明すれば、超小型電子回路用のクロ
ック信号の生成に使用するＰＬＬ内の選択的な位相回転
に係る。
ェーズ・ロック・ループ）（以下「ＰＬＬ」と略記）に
係り、更に詳細に説明すれば、超小型電子回路用のクロ
ック信号の生成に使用するＰＬＬ内の選択的な位相回転
に係る。
【０００３】
【従来の技術】ＰＬＬは、マイクロプロセッサを含む超
小型電子回路内で使用するクロック信号を生成するのに
有用である。しかしながら、通常のＰＬＬは、雑音に影
響されやすい。電源、特にマイクロプロセッサ用の電源
は、非常に雑音を発生しやすく、その結果として、ＰＬ
Ｌの出力信号内に容認できないジッタを生ずることが多
い。マイクロプロセッサ内で使用する多相クロック信号
については、このジッタが一層重要な問題となってく
る。
小型電子回路内で使用するクロック信号を生成するのに
有用である。しかしながら、通常のＰＬＬは、雑音に影
響されやすい。電源、特にマイクロプロセッサ用の電源
は、非常に雑音を発生しやすく、その結果として、ＰＬ
Ｌの出力信号内に容認できないジッタを生ずることが多
い。マイクロプロセッサ内で使用する多相クロック信号
については、このジッタが一層重要な問題となってく
る。
【０００４】
【発明が解決しようとする課題】前掲の１つ以上の関連
出願には、互いに予定の位相関係を有する１組の信号に
従って、通常のＰＬＬよりも雑音に影響されにくいクロ
ック信号を生成するようにした方法及び装置が開示され
ている。これらの１組の信号のうち１つの信号から連続
的にスイッチ（回転）した信号をクロック・ソース信号
として使用しているので、かかるクロック・ソース信号
は、実効的にその位相を回転されることになる。これに
関連して、ＰＬＬ内の信号を選択的に位相回転するため
の方法及び装置が少なくとも要請されている。
出願には、互いに予定の位相関係を有する１組の信号に
従って、通常のＰＬＬよりも雑音に影響されにくいクロ
ック信号を生成するようにした方法及び装置が開示され
ている。これらの１組の信号のうち１つの信号から連続
的にスイッチ（回転）した信号をクロック・ソース信号
として使用しているので、かかるクロック・ソース信号
は、実効的にその位相を回転されることになる。これに
関連して、ＰＬＬ内の信号を選択的に位相回転するため
の方法及び装置が少なくとも要請されている。
【０００５】
【課題を解決するための手段】本発明は、前述の要請を
満足するものであって、これを要約すると次の通りであ
る。本発明による同期クロック用の信号供給回路は、所
定の角度で移相している少なくとも第１及び第２の信号
を含む複数のクロック用信号の信号源から第１の信号を
供給するための回路と、前記クロック用信号と基準クロ
ック信号との間の位相差を減少させるために、前記第１
の信号を前記第２の信号で置換するための置換回路とを
含み、前記置換回路は、前記第１及び第２の信号が両方
とも休止レベル状態になるサイクル期間の発生と、前記
第１の信号を供給した後に、前記第２の信号の少なくと
も１つのサイクルの発生との両方に応答して、前記第１
の信号を前記第２の信号で置換することを特徴とする。
換言すれば、本発明によるクロック用の信号供給回路
は、各信号シーケンスが少なくとも１つの信号を含み相
互に所定の角度だけ移相したＮ個の信号シーケンスを選
択的に出力するクロック用の信号源と、該信号源からク
ロック用の負荷回路へ選択的に供給される第Ｍ信号シー
ケンス（Ｍは１以上でＮ未満の任意の整数）に基づく帰
還信号及び所定の基準クロックの間の位相差信号に応答
して、該位相差を減少させるために前記第Ｍ信号シーケ
ンスを次に選択すべき移相した第（Ｍ＋１）信号シーケ
ンスで置換するための置換回路とから成り、該置換回路
は、前記第Ｍ及び第（Ｍ＋１）の各信号シーケンスの各
１信号サイクルにおける各休止レベル期間の重なり合う
部分に対応する期間を表わす信号を出力するための論理
回路と、前記論理回路からの出力信号及び前記位相差信
号の両方の存在に応答して、負荷回路へ選択的に供給す
る信号を前記第Ｍ信号シーケンスから前記第（Ｍ＋１）
信号シーケンスへ切り換えるための回路とを含むことを
特徴とする。
満足するものであって、これを要約すると次の通りであ
る。本発明による同期クロック用の信号供給回路は、所
定の角度で移相している少なくとも第１及び第２の信号
を含む複数のクロック用信号の信号源から第１の信号を
供給するための回路と、前記クロック用信号と基準クロ
ック信号との間の位相差を減少させるために、前記第１
の信号を前記第２の信号で置換するための置換回路とを
含み、前記置換回路は、前記第１及び第２の信号が両方
とも休止レベル状態になるサイクル期間の発生と、前記
第１の信号を供給した後に、前記第２の信号の少なくと
も１つのサイクルの発生との両方に応答して、前記第１
の信号を前記第２の信号で置換することを特徴とする。
換言すれば、本発明によるクロック用の信号供給回路
は、各信号シーケンスが少なくとも１つの信号を含み相
互に所定の角度だけ移相したＮ個の信号シーケンスを選
択的に出力するクロック用の信号源と、該信号源からク
ロック用の負荷回路へ選択的に供給される第Ｍ信号シー
ケンス（Ｍは１以上でＮ未満の任意の整数）に基づく帰
還信号及び所定の基準クロックの間の位相差信号に応答
して、該位相差を減少させるために前記第Ｍ信号シーケ
ンスを次に選択すべき移相した第（Ｍ＋１）信号シーケ
ンスで置換するための置換回路とから成り、該置換回路
は、前記第Ｍ及び第（Ｍ＋１）の各信号シーケンスの各
１信号サイクルにおける各休止レベル期間の重なり合う
部分に対応する期間を表わす信号を出力するための論理
回路と、前記論理回路からの出力信号及び前記位相差信
号の両方の存在に応答して、負荷回路へ選択的に供給す
る信号を前記第Ｍ信号シーケンスから前記第（Ｍ＋１）
信号シーケンスへ切り換えるための回路とを含むことを
特徴とする。
【０００６】追加の側面の特徴は、前記置換回路が、前
記第Ｍ信号シーケンスの信号の供給後に前記第（Ｍ＋
１）信号シーケンスの信号の少なくとも１つの信号サイ
クルが発生したことに応答して、前記第Ｍ信号シーケン
スの信号を前記第（Ｍ＋１）信号シーケンスの信号で置
換することを特徴とする。
記第Ｍ信号シーケンスの信号の供給後に前記第（Ｍ＋
１）信号シーケンスの信号の少なくとも１つの信号サイ
クルが発生したことに応答して、前記第Ｍ信号シーケン
スの信号を前記第（Ｍ＋１）信号シーケンスの信号で置
換することを特徴とする。
【０００７】他の側面の特徴は、前記第２の信号を、当
該第２の信号に対し移相した前記複数の信号からの第３
の信号で置換するステップを更に含み、前記第２及び第
３の信号が休止状態にあるときの一のインターバルの発
生に応答して、前記第２の信号を前記第３の信号で置換
することにある。
該第２の信号に対し移相した前記複数の信号からの第３
の信号で置換するステップを更に含み、前記第２及び第
３の信号が休止状態にあるときの一のインターバルの発
生に応答して、前記第２の信号を前記第３の信号で置換
することにある。
【０００８】更に他の側面の特徴は、前記第１の信号を
前記第２の信号で置換した後に、前記第３の信号の少な
くとも１つのサイクルが発生したことに応答して、前記
第２の信号を前記第３の信号で置換することにある。
前記第２の信号で置換した後に、前記第３の信号の少な
くとも１つのサイクルが発生したことに応答して、前記
第２の信号を前記第３の信号で置換することにある。
【０００９】他の形式において、本発明は、クロック信
号を供給するための装置に向けられている。この装置
は、複数の信号から一のクロック信号用の第１の信号を
供給するための手段と、前記クロック信号と一の基準ク
ロック信号との間の位相差を減少させるために、前記第
１の信号を、当該第１の信号に対し移相した前記複数の
信号からの第２の信号で置換するための手段とを含み、
前記置換するための手段が、前記第１及び第２の信号が
休止状態にあるときの一のインターバルの発生に応答し
て、前記第１の信号を前記第２の信号で置換することを
特徴としている。
号を供給するための装置に向けられている。この装置
は、複数の信号から一のクロック信号用の第１の信号を
供給するための手段と、前記クロック信号と一の基準ク
ロック信号との間の位相差を減少させるために、前記第
１の信号を、当該第１の信号に対し移相した前記複数の
信号からの第２の信号で置換するための手段とを含み、
前記置換するための手段が、前記第１及び第２の信号が
休止状態にあるときの一のインターバルの発生に応答し
て、前記第１の信号を前記第２の信号で置換することを
特徴としている。
【００１０】追加の側面の特徴は、前記置換するための
手段が、前記クロック信号用の前記第１の信号を供給し
た後に、前記第２の信号の少なくとも１つのサイクルが
発生したことに応答して、前記第１の信号を前記第２の
信号で置換することにある。
手段が、前記クロック信号用の前記第１の信号を供給し
た後に、前記第２の信号の少なくとも１つのサイクルが
発生したことに応答して、前記第１の信号を前記第２の
信号で置換することにある。
【００１１】他の側面の特徴は、前記第２の信号を、当
該第２の信号に対し移相した前記複数の信号からの第３
の信号で置換するための手段を更に含み、当該置換する
ための手段が、前記第２及び第３の信号が休止状態にあ
るときの一のインターバルの発生に応答して、前記第２
の信号を前記第３の信号で置換することにある。
該第２の信号に対し移相した前記複数の信号からの第３
の信号で置換するための手段を更に含み、当該置換する
ための手段が、前記第２及び第３の信号が休止状態にあ
るときの一のインターバルの発生に応答して、前記第２
の信号を前記第３の信号で置換することにある。
【００１２】更に他の側面の特徴は、前記第２の信号を
前記第３の信号で置換するための前記手段が、前記第１
の信号を前記第２の信号で置換した後に、前記第３の信
号の少なくとも１つのサイクルが発生したことに応答し
て、前記第２の信号を前記第３の信号で置換することに
ある。
前記第３の信号で置換するための前記手段が、前記第１
の信号を前記第２の信号で置換した後に、前記第３の信
号の少なくとも１つのサイクルが発生したことに応答し
て、前記第２の信号を前記第３の信号で置換することに
ある。
【００１３】
【発明の実施の形態】図１は、本発明の推奨実施例が例
示している。クロック・システム１０は、外部的に生成
した基準クロック信号２１を受信して、比較的高い周波
数の第１のクロック信号を生成する。回転手段１４が出
力する第１のクロック信号は、基準クロック信号２１に
対し位相ロックされている。
示している。クロック・システム１０は、外部的に生成
した基準クロック信号２１を受信して、比較的高い周波
数の第１のクロック信号を生成する。回転手段１４が出
力する第１のクロック信号は、基準クロック信号２１に
対し位相ロックされている。
【００１４】図１の例では、基準クロック信号２１は、
２００ＭＨｚの信号である。第１のクロック信号は、好
ましくは弾性表面波（ＳＡＷ）発信器１２が生成した、
比較的高い周波数８００．４ＭＨｚの信号から得られ
る。図示した実施例における回転手段１４は、第１のク
ロック信号として、回転手段１４の内部にある４つのソ
ース信号のうちから選択した、１つの４００．２ＭＨｚ
の信号を出力する。なお、これらの４つのソース信号
は、ＳＡＷ発信器１２からの８００．４ＭＨｚの信号に
対し、位相が０゜、９０゜、１８０゜及び２７０゜だけ
それぞれ遅れている。第１のクロック信号は、ブロック
１６の箇所に例示されているように、各負荷に分配され
る。
２００ＭＨｚの信号である。第１のクロック信号は、好
ましくは弾性表面波（ＳＡＷ）発信器１２が生成した、
比較的高い周波数８００．４ＭＨｚの信号から得られ
る。図示した実施例における回転手段１４は、第１のク
ロック信号として、回転手段１４の内部にある４つのソ
ース信号のうちから選択した、１つの４００．２ＭＨｚ
の信号を出力する。なお、これらの４つのソース信号
は、ＳＡＷ発信器１２からの８００．４ＭＨｚの信号に
対し、位相が０゜、９０゜、１８０゜及び２７０゜だけ
それぞれ遅れている。第１のクロック信号は、ブロック
１６の箇所に例示されているように、各負荷に分配され
る。
【００１５】第１のクロック信号を、分周器１８によっ
て分周した後（以下、このように分周した第１のクロッ
ク信号を、「帰還クロック」信号と称する）、これを位
相検出器２０及びデジタル・フィルタ２２に入力する。
この実施例において、分周器１８の分周比は２である。
て分周した後（以下、このように分周した第１のクロッ
ク信号を、「帰還クロック」信号と称する）、これを位
相検出器２０及びデジタル・フィルタ２２に入力する。
この実施例において、分周器１８の分周比は２である。
【００１６】位相検出器２０は、基準クロック信号２１
を第１のクロック信号と比較して、両者の位相差を表す
１つ以上の出力信号を生成する。かかる位相検出器２０
は周知であるから、本明細書ではその詳細な説明を省略
する。位相検出器２０の具体例については、例えば米国
特許第５５４６０５２号明細書を参照されたい。
を第１のクロック信号と比較して、両者の位相差を表す
１つ以上の出力信号を生成する。かかる位相検出器２０
は周知であるから、本明細書ではその詳細な説明を省略
する。位相検出器２０の具体例については、例えば米国
特許第５５４６０５２号明細書を参照されたい。
【００１７】位相差を表す位相検出器２０の出力信号
は、デジタル・フィルタ２２を通して、回転手段１４に
帰還される。
は、デジタル・フィルタ２２を通して、回転手段１４に
帰還される。
【００１８】前述の説明から明らかなように、ＳＡＷ発
信器１２が生成した８００．４ＭＨｚの周波数を有する
信号は、回転手段１４及び分周器１８内でそれぞれ２分
周されているので、帰還クロック信号は、２００．１Ｍ
Ｈｚの周波数を有することになる。かくして、帰還クロ
ック信号及び第１のクロック信号（即ち、帰還クロック
信号用のソース）の両者は、基準クロック信号２１に対
し、一貫して進み位相差を獲得する。従って、回転手段
１４は、第１のクロック信号用に選択するソースを複数
のソース信号のうち一方から他方に連続的に変更するこ
とによって、第１のクロック信号を定期的に調整しなけ
ればならない。即ち、ソース信号の１つを遅れさせて、
帰還クロック信号（従って、第１のクロック信号）を基
準クロック信号２１に対し位相ロックする、ということ
である。
信器１２が生成した８００．４ＭＨｚの周波数を有する
信号は、回転手段１４及び分周器１８内でそれぞれ２分
周されているので、帰還クロック信号は、２００．１Ｍ
Ｈｚの周波数を有することになる。かくして、帰還クロ
ック信号及び第１のクロック信号（即ち、帰還クロック
信号用のソース）の両者は、基準クロック信号２１に対
し、一貫して進み位相差を獲得する。従って、回転手段
１４は、第１のクロック信号用に選択するソースを複数
のソース信号のうち一方から他方に連続的に変更するこ
とによって、第１のクロック信号を定期的に調整しなけ
ればならない。即ち、ソース信号の１つを遅れさせて、
帰還クロック信号（従って、第１のクロック信号）を基
準クロック信号２１に対し位相ロックする、ということ
である。
【００１９】次に、図２を参照して、図１の回転手段１
４の論理要素を説明する。
４の論理要素を説明する。
【００２０】回転手段１４内にある差動受信機／デュー
ティ・サイクル調整器１４２は、発信器１２からの差動
信号を受信して、その入力の不均衡を補償するために、
差動受信機の負荷ステージの適当な側にバイアスを加え
る。かかる差動受信機／デューティ・サイクル調整器１
４２の詳細は、前掲の１つ以上の関連出願に記述されて
いるので、本明細書ではそれ以上の説明を省略する。
ティ・サイクル調整器１４２は、発信器１２からの差動
信号を受信して、その入力の不均衡を補償するために、
差動受信機の負荷ステージの適当な側にバイアスを加え
る。かかる差動受信機／デューティ・サイクル調整器１
４２の詳細は、前掲の１つ以上の関連出願に記述されて
いるので、本明細書ではそれ以上の説明を省略する。
【００２１】発信器１２からの信号は、調整器１４２に
よって修正した後、移相器１４４に供給される。移相器
１４４は、発信器１２からの信号の１／２の周波数を有
する１組の信号Ａ〜Ｄを生成する。ここで、信号Ｂは信
号Ａに対し９０゜遅れ、信号Ｃは信号Ｂに対し９０゜遅
れ、信号Ｄは信号Ｃに対し９０゜遅れている（前掲の１
つ以上の関連出願では、回転手段１４内の要素である移
相器１４４は、「回転手段」と表記されている）。
よって修正した後、移相器１４４に供給される。移相器
１４４は、発信器１２からの信号の１／２の周波数を有
する１組の信号Ａ〜Ｄを生成する。ここで、信号Ｂは信
号Ａに対し９０゜遅れ、信号Ｃは信号Ｂに対し９０゜遅
れ、信号Ｄは信号Ｃに対し９０゜遅れている（前掲の１
つ以上の関連出願では、回転手段１４内の要素である移
相器１４４は、「回転手段」と表記されている）。
【００２２】これらの４相信号Ａ〜Ｄは、位相セレクタ
１４８及びマルチプレクサ１４６に供給される（前掲の
１つ以上の関連出願では、位相セレクタ１４８は、「シ
フト論理」と表記されている）。位相セレクタ１４８
は、クロック信号用のソースとして、４相信号Ａ〜Ｄの
うち１つの信号を連続的に選択し、これを回転手段１４
から出力する。この選択操作を行うため、位相セレクタ
１４８からマルチプレクサ１４６への４本の出力線ｑ０
〜ｑ３のうち１つの線上の信号をアサートする。複数の
入力信号のうちから選択した１つの信号を出力するとい
うマルチプレクサの機能・構成は周知であるから、マル
チプレクサ１４６の詳細については説明を省略する。
１４８及びマルチプレクサ１４６に供給される（前掲の
１つ以上の関連出願では、位相セレクタ１４８は、「シ
フト論理」と表記されている）。位相セレクタ１４８
は、クロック信号用のソースとして、４相信号Ａ〜Ｄの
うち１つの信号を連続的に選択し、これを回転手段１４
から出力する。この選択操作を行うため、位相セレクタ
１４８からマルチプレクサ１４６への４本の出力線ｑ０
〜ｑ３のうち１つの線上の信号をアサートする。複数の
入力信号のうちから選択した１つの信号を出力するとい
うマルチプレクサの機能・構成は周知であるから、マル
チプレクサ１４６の詳細については説明を省略する。
【００２３】マルチプレクサ１４６からの出力信号は、
クロック信号として直接的に出力されるか、又はスキュ
ーを減少させるために同期化（retiming）が必要である
か否かに応じて、同期化手段１５４によって最初に同期
化することができる。但し、かかる機能の何れもオプシ
ョンである。
クロック信号として直接的に出力されるか、又はスキュ
ーを減少させるために同期化（retiming）が必要である
か否かに応じて、同期化手段１５４によって最初に同期
化することができる。但し、かかる機能の何れもオプシ
ョンである。
【００２４】次に、図３を参照して、移相器１４４を詳
述する。移相器１４４は、５個の遅延フリップフロップ
１６４〜１７２を有している。フリップフロップ１６４
のＮＯＴ出力は、それ自体の論理入力に帰還し、またフ
リップフロップ１６６の論理入力にも供給されている。
同様に、フリップフロップ１６６の出力は、フリップフ
ロップ１６８の論理入力に供給され、フリップフロップ
１６８の出力は、フリップフロップ１７０の論理入力
に、そしてフリップフロップ１７０の出力は、フリップ
フロップ１７２の論理入力に供給されている。フリップ
フロップ１６４〜１７２の各クロック入力は、デューテ
ィ・サイクルを調整した発信器１２からの信号を受信す
る。
述する。移相器１４４は、５個の遅延フリップフロップ
１６４〜１７２を有している。フリップフロップ１６４
のＮＯＴ出力は、それ自体の論理入力に帰還し、またフ
リップフロップ１６６の論理入力にも供給されている。
同様に、フリップフロップ１６６の出力は、フリップフ
ロップ１６８の論理入力に供給され、フリップフロップ
１６８の出力は、フリップフロップ１７０の論理入力
に、そしてフリップフロップ１７０の出力は、フリップ
フロップ１７２の論理入力に供給されている。フリップ
フロップ１６４〜１７２の各クロック入力は、デューテ
ィ・サイクルを調整した発信器１２からの信号を受信す
る。
【００２５】フリップフロップ１６４は、そのＮＯＴ出
力をその入力に帰還しているので、発信器１２からの入
力信号を２分周するように作用する。もし、最初のクロ
ック信号が発信器１２からの入力信号と同じ周波数を有
することが望ましいのであれば、代替案として、フリッ
プフロップ１６４を省略することも可能である。フリッ
プフロップ１６６〜１７２については、前段の出力が後
段の入力にそれぞれ接続されていることから、フリップ
フロップ１６６の出力Ａは、フリップフロップ１６８の
出力Ｂに対し、９０゜進んでいる。同様に、出力Ｂはフ
リップフロップ１７０の出力Ｃに対し９０゜進んでお
り、以下同様である。ここで留意すべきは、本発明の実
施例では、クロック・ソース信号が４相信号のうちで回
転するようにされているので、通常のＰＬＬに比較し
て、クロック・ジッタが実質的に減少されている、とい
うことである。基準クロック信号２１と帰還クロック信
号との間の位相差を一層減少させるためには、移相器１
４４内に追加の要素を設けることにより、本実施例の４
相信号よりも多い数の信号を生成すればよい。但し、こ
うすると、コストが増加するだけでなく、装置構成も一
層複雑となる。
力をその入力に帰還しているので、発信器１２からの入
力信号を２分周するように作用する。もし、最初のクロ
ック信号が発信器１２からの入力信号と同じ周波数を有
することが望ましいのであれば、代替案として、フリッ
プフロップ１６４を省略することも可能である。フリッ
プフロップ１６６〜１７２については、前段の出力が後
段の入力にそれぞれ接続されていることから、フリップ
フロップ１６６の出力Ａは、フリップフロップ１６８の
出力Ｂに対し、９０゜進んでいる。同様に、出力Ｂはフ
リップフロップ１７０の出力Ｃに対し９０゜進んでお
り、以下同様である。ここで留意すべきは、本発明の実
施例では、クロック・ソース信号が４相信号のうちで回
転するようにされているので、通常のＰＬＬに比較し
て、クロック・ジッタが実質的に減少されている、とい
うことである。基準クロック信号２１と帰還クロック信
号との間の位相差を一層減少させるためには、移相器１
４４内に追加の要素を設けることにより、本実施例の４
相信号よりも多い数の信号を生成すればよい。但し、こ
うすると、コストが増加するだけでなく、装置構成も一
層複雑となる。
【００２６】次に、図４を参照して、位相セレクタ１４
８を詳述する。４個の遅延フリップフロップ１７４〜１
８０は、それらのクロック入力において、移相器１４４
からの４相信号Ｂ、Ｃ、Ｄ及びＡをそれぞれ受信する。
また、フリップフロップ１７４〜１８０は、それらの論
理入力として、他の４個の遅延フリップフロップ１９４
〜２００からの出力もそれぞれ受信する。フリップフロ
ップ１７４〜１８０からの出力は、４個のＡＮＤゲート
１８２〜１８８にそれぞれ供給される。また、ＡＮＤゲ
ート１８２〜１８８は、それらの入力として、移相器１
４４からの以下の信号を受信する。即ち、信号Ｃ及びＤ
がＡＮＤゲート１８２に加わり、信号Ｄ及びＡがＡＮＤ
ゲート１８４に、信号Ａ及びＢがＡＮＤゲート１８６
に、そして信号Ｂ及びＣがＡＮＤゲート１８８に加わ
る、ということである。ＡＮＤゲート１８２〜１８８か
らの出力は、ＯＲゲート１９０に入力される。ＯＲゲー
ト１９０の出力を受信するＡＮＤゲート１９２は、シン
グル・ショット（単安定素子回路）１５４からの入力も
受信する。
８を詳述する。４個の遅延フリップフロップ１７４〜１
８０は、それらのクロック入力において、移相器１４４
からの４相信号Ｂ、Ｃ、Ｄ及びＡをそれぞれ受信する。
また、フリップフロップ１７４〜１８０は、それらの論
理入力として、他の４個の遅延フリップフロップ１９４
〜２００からの出力もそれぞれ受信する。フリップフロ
ップ１７４〜１８０からの出力は、４個のＡＮＤゲート
１８２〜１８８にそれぞれ供給される。また、ＡＮＤゲ
ート１８２〜１８８は、それらの入力として、移相器１
４４からの以下の信号を受信する。即ち、信号Ｃ及びＤ
がＡＮＤゲート１８２に加わり、信号Ｄ及びＡがＡＮＤ
ゲート１８４に、信号Ａ及びＢがＡＮＤゲート１８６
に、そして信号Ｂ及びＣがＡＮＤゲート１８８に加わ
る、ということである。ＡＮＤゲート１８２〜１８８か
らの出力は、ＯＲゲート１９０に入力される。ＯＲゲー
ト１９０の出力を受信するＡＮＤゲート１９２は、シン
グル・ショット（単安定素子回路）１５４からの入力も
受信する。
【００２７】シングル・ショット１５４は、デジタル・
フィルタ２２からの信号によってトリガされると、基準
クロック信号２１と帰還クロック信号との間の位相差
が、要求修正に関して十分に大きいことを指示する。即
ち、帰還クロック信号が基準クロック信号２１に対し予
定位相量（スレッショルド位相量）だけ進んでいること
を指示する。
フィルタ２２からの信号によってトリガされると、基準
クロック信号２１と帰還クロック信号との間の位相差
が、要求修正に関して十分に大きいことを指示する。即
ち、帰還クロック信号が基準クロック信号２１に対し予
定位相量（スレッショルド位相量）だけ進んでいること
を指示する。
【００２８】ＡＮＤゲート１９２の出力は、フリップフ
ロップ１９４〜２００のクロック入力にそれぞれ供給さ
れている。フリップフロップ１９４〜２００の出力ｑ０
〜ｑ３は、フリップフロップ１７４〜１８０に帰還され
るだけでなく、移相器１４４からの４相信号Ａ〜Ｄのう
ち１つを選択するために、マルチプレクサ１４６にも供
給されている。
ロップ１９４〜２００のクロック入力にそれぞれ供給さ
れている。フリップフロップ１９４〜２００の出力ｑ０
〜ｑ３は、フリップフロップ１７４〜１８０に帰還され
るだけでなく、移相器１４４からの４相信号Ａ〜Ｄのう
ち１つを選択するために、マルチプレクサ１４６にも供
給されている。
【００２９】フリップフロップ１９４〜２００の出力ｑ
０〜ｑ３は、当初はｑ０＝１及びｑ１＝ｑ２＝ｑ３＝０
となるように、リセット線（図示せず）によって初期化
される。かくて、フリップフロップ１９４〜２００が前
述のように接続されているために、これらのフリップフ
ロップのクロック入力に加わる信号がパルスされるたび
にシーケンス内の次の出力が高レベルに移行し、以前に
高レベルであった出力が低レベルに移行し、そして残り
の出力は低レベルに留まることになる。即ち、初期化に
続く最初のパルスの印加後に、ｑ１は高レベルに移行
し、ｑ０は低レベルに移行し、ｑ２及びｑ３は低レベル
に留まる。次のパルスの印加後、ｑ２は高レベルに移行
し、ｑ１は低レベルに移行し、ｑ０及びｑ３は低レベル
に留まり、以下同様である。このように、一時に１つの
出力を順序通りに高レベルにスイッチする過程を、「回
転操作」と呼ぶこともできる。
０〜ｑ３は、当初はｑ０＝１及びｑ１＝ｑ２＝ｑ３＝０
となるように、リセット線（図示せず）によって初期化
される。かくて、フリップフロップ１９４〜２００が前
述のように接続されているために、これらのフリップフ
ロップのクロック入力に加わる信号がパルスされるたび
にシーケンス内の次の出力が高レベルに移行し、以前に
高レベルであった出力が低レベルに移行し、そして残り
の出力は低レベルに留まることになる。即ち、初期化に
続く最初のパルスの印加後に、ｑ１は高レベルに移行
し、ｑ０は低レベルに移行し、ｑ２及びｑ３は低レベル
に留まる。次のパルスの印加後、ｑ２は高レベルに移行
し、ｑ１は低レベルに移行し、ｑ０及びｑ３は低レベル
に留まり、以下同様である。このように、一時に１つの
出力を順序通りに高レベルにスイッチする過程を、「回
転操作」と呼ぶこともできる。
【００３０】フリップフロップ１７４〜１８０、ＡＮＤ
ゲート１８２〜１８８、ＯＲゲート１９０及びＡＮＤゲ
ート１９２は、選択されたサイクルの範囲内で回転操作
のタイミングを制御するように作用するから、出力ｑ０
〜ｑ３は、当該選択された１サイクル中の「最後の１／
４期間（即ち１／４サイクル期間）」中に回転すること
になる。この点に関連して、各信号のサイクルは、当該
信号が高レベルに移行するときに開始すると見なされる
から、各信号のサイクルの「最後の１／４期間」とは、
当該信号が次に上昇する直前の、当該信号が低レベル
（即ち、休止状態）にあるときの、そのサイクルの１／
４期間を意味する。つまり、本実施例によれば、移相器
１４４からの信号Ａがクロック・ソース信号として使用
されていれば、信号Ａから信号Ｂへの回転のタイミング
は、信号Ａのサイクルの最後の１／４期間中に生ずるよ
うに制御される。このように、信号Ａのサイクルの最後
の１／４期間中に信号Ａから信号Ｂへの回転を行う理由
は、信号Ｂが信号Ａに対し９０゜遅れているために、信
号Ａのサイクルの最後の１／４期間中には、信号Ａ及び
Ｂが両者とも低レベル（休止状態）にあるからである。
同様に、信号Ｂがクロック・ソース信号として使用され
ていれば、信号Ｂから信号Ｃへの回転のタイミングは、
信号Ｂのサイクルの最後の１／４期間中に生ずるように
制御され、以下同様である。前述のサイクルの最後の
「１／４」期間は、各信号が２π／４だけ移相している
４相信号の実施例の場合に当て嵌まり、一般に、２π／
Ｎ移相したＮ相信号の場合には、「１／Ｎ」サイクル期
間で表わされることは容易に理解できることである。
ゲート１８２〜１８８、ＯＲゲート１９０及びＡＮＤゲ
ート１９２は、選択されたサイクルの範囲内で回転操作
のタイミングを制御するように作用するから、出力ｑ０
〜ｑ３は、当該選択された１サイクル中の「最後の１／
４期間（即ち１／４サイクル期間）」中に回転すること
になる。この点に関連して、各信号のサイクルは、当該
信号が高レベルに移行するときに開始すると見なされる
から、各信号のサイクルの「最後の１／４期間」とは、
当該信号が次に上昇する直前の、当該信号が低レベル
（即ち、休止状態）にあるときの、そのサイクルの１／
４期間を意味する。つまり、本実施例によれば、移相器
１４４からの信号Ａがクロック・ソース信号として使用
されていれば、信号Ａから信号Ｂへの回転のタイミング
は、信号Ａのサイクルの最後の１／４期間中に生ずるよ
うに制御される。このように、信号Ａのサイクルの最後
の１／４期間中に信号Ａから信号Ｂへの回転を行う理由
は、信号Ｂが信号Ａに対し９０゜遅れているために、信
号Ａのサイクルの最後の１／４期間中には、信号Ａ及び
Ｂが両者とも低レベル（休止状態）にあるからである。
同様に、信号Ｂがクロック・ソース信号として使用され
ていれば、信号Ｂから信号Ｃへの回転のタイミングは、
信号Ｂのサイクルの最後の１／４期間中に生ずるように
制御され、以下同様である。前述のサイクルの最後の
「１／４」期間は、各信号が２π／４だけ移相している
４相信号の実施例の場合に当て嵌まり、一般に、２π／
Ｎ移相したＮ相信号の場合には、「１／Ｎ」サイクル期
間で表わされることは容易に理解できることである。
【００３１】選択されたサイクルの範囲内で回転操作の
タイミングを制御するための、フリップフロップ１７４
〜１８０、ＡＮＤゲート１８２〜１８８、ＯＲゲート１
９０及びＡＮＤゲート１９２の動作を十分に理解するに
は、図４に示されている諸信号の特定の論理的組み合わ
せ及び図５に示されているタイミングを考察すると良
い。ここで、信号Ｃから信号Ｄへの回転のタイミングを
例示的に考察する。図５におけるシングル・ショット１
５４の信号の第３のアサーションの前には、マルチプレ
クサ１４６から信号Ｃが出力されて現にクロック・ソー
ス信号として使用されている。シングル・ショット１５
４をトリガするデジタル・フィルタ２２からの信号は、
位相検出器２０が検出した位相差に応答する。かくて、
図５におけるシングル・ショット１５４の信号の第３の
アサーションは、基準クロック信号２１と信号Ｃが現に
ソースとなっているクロック信号との間の位相差が予定
のスレッショルド位相差を超えていること、従ってこの
位相差を減少させるために信号Ｄへの回転が必要である
ことを指示する。
タイミングを制御するための、フリップフロップ１７４
〜１８０、ＡＮＤゲート１８２〜１８８、ＯＲゲート１
９０及びＡＮＤゲート１９２の動作を十分に理解するに
は、図４に示されている諸信号の特定の論理的組み合わ
せ及び図５に示されているタイミングを考察すると良
い。ここで、信号Ｃから信号Ｄへの回転のタイミングを
例示的に考察する。図５におけるシングル・ショット１
５４の信号の第３のアサーションの前には、マルチプレ
クサ１４６から信号Ｃが出力されて現にクロック・ソー
ス信号として使用されている。シングル・ショット１５
４をトリガするデジタル・フィルタ２２からの信号は、
位相検出器２０が検出した位相差に応答する。かくて、
図５におけるシングル・ショット１５４の信号の第３の
アサーションは、基準クロック信号２１と信号Ｃが現に
ソースとなっているクロック信号との間の位相差が予定
のスレッショルド位相差を超えていること、従ってこの
位相差を減少させるために信号Ｄへの回転が必要である
ことを指示する。
【００３２】この理想化した例では、シングル・ショッ
ト１５４の信号は、定期的なインターバルでアサートさ
れるように図示されている。これらのインターバルが定
期的に生ずるのは、前述のように、４相信号Ａ〜Ｄの周
波数と基準クロック信号２１の周波数との差が実質的に
一定であることに起因する。
ト１５４の信号は、定期的なインターバルでアサートさ
れるように図示されている。これらのインターバルが定
期的に生ずるのは、前述のように、４相信号Ａ〜Ｄの周
波数と基準クロック信号２１の周波数との差が実質的に
一定であることに起因する。
【００３３】シングル・ショット１５４の信号のアサー
ションによって指示されるように、ここで回転が要求さ
れるけれども、この回転は、結果的なクロック信号内の
グリッチ（欠陥）を回避するように同期化されなければ
ならない。図５においてシングル・ショット１５４の信
号の第３のアサーションが生ずる時点には、信号Ｃは下
降中であるが、信号Ｄは依然としてアサートされてい
る。かくて、この時点における回転は、信号Ｃ及びＤが
両者ともに低レベルにある時点には対応しないから、か
かる回転は、クロック信号に対し擾乱を導入することに
なろう。従って、図４の位相セレクタ１４８は、シング
ル・ショット１５４の信号だけでなく、クロック信号の
状態にも応答して、回転のタイミングを選択するための
論理を含んでいる。即ち、フリップフロップ１７４〜１
８０、ＡＮＤゲート１８２〜１８８及びＯＲゲート１９
０は、すぐ後に説明するように、クロック信号の状態に
応答して回転のタイミングを選択するための論理を提供
する。詳述すると、信号Ｃから信号Ｄへの回転を要求す
るシングル・ショット１５４の信号の直前までは、選択
信号ｑ２がアサートされたままであり、他方、残りの選
択信号ｑ０、ｑ１及びｑ３はアサートされていない（こ
れが論理的である理由は、クロック・ソース信号として
信号Ｃを現在選択中のマルチプレクサ１４６の動作を制
御するのが、選択信号ｑ２のアサーションであるからで
ある）。選択信号ｑ２のアサーション及びその後の信号
Ｄのアサーションに応答して、フリップフロップ１７８
は、ＡＮＤゲート１８６の入力に至るその出力をアサー
トする。シングル・ショット１５４の信号のアサーショ
ンは、１サイクルの持続時間を有する。４相信号Ｂ〜Ｄ
及びＡをそれぞれ入力とするフリップフロップ１７４〜
１８０によって得られる遅延と、シングル・ショット１
５４の信号のアサーションに関連する１サイクルの持続
時間とを組み合わせることによって、単一の回転だけを
生成するように意図されたシングル・ショット１５４の
信号に応答して４相信号Ａ〜Ｄの第２の回転が誤って生
成されるのを防止することができる。
ションによって指示されるように、ここで回転が要求さ
れるけれども、この回転は、結果的なクロック信号内の
グリッチ（欠陥）を回避するように同期化されなければ
ならない。図５においてシングル・ショット１５４の信
号の第３のアサーションが生ずる時点には、信号Ｃは下
降中であるが、信号Ｄは依然としてアサートされてい
る。かくて、この時点における回転は、信号Ｃ及びＤが
両者ともに低レベルにある時点には対応しないから、か
かる回転は、クロック信号に対し擾乱を導入することに
なろう。従って、図４の位相セレクタ１４８は、シング
ル・ショット１５４の信号だけでなく、クロック信号の
状態にも応答して、回転のタイミングを選択するための
論理を含んでいる。即ち、フリップフロップ１７４〜１
８０、ＡＮＤゲート１８２〜１８８及びＯＲゲート１９
０は、すぐ後に説明するように、クロック信号の状態に
応答して回転のタイミングを選択するための論理を提供
する。詳述すると、信号Ｃから信号Ｄへの回転を要求す
るシングル・ショット１５４の信号の直前までは、選択
信号ｑ２がアサートされたままであり、他方、残りの選
択信号ｑ０、ｑ１及びｑ３はアサートされていない（こ
れが論理的である理由は、クロック・ソース信号として
信号Ｃを現在選択中のマルチプレクサ１４６の動作を制
御するのが、選択信号ｑ２のアサーションであるからで
ある）。選択信号ｑ２のアサーション及びその後の信号
Ｄのアサーションに応答して、フリップフロップ１７８
は、ＡＮＤゲート１８６の入力に至るその出力をアサー
トする。シングル・ショット１５４の信号のアサーショ
ンは、１サイクルの持続時間を有する。４相信号Ｂ〜Ｄ
及びＡをそれぞれ入力とするフリップフロップ１７４〜
１８０によって得られる遅延と、シングル・ショット１
５４の信号のアサーションに関連する１サイクルの持続
時間とを組み合わせることによって、単一の回転だけを
生成するように意図されたシングル・ショット１５４の
信号に応答して４相信号Ａ〜Ｄの第２の回転が誤って生
成されるのを防止することができる。
【００３４】フリップフロップ１７８の出力がアサート
される際、他のフリップフロップ１７４、１７６又は１
８０の如何なる出力もアサートされない。なぜなら、こ
の時点において、選択信号ｑ０、ｑ１及びｑ３は、少な
くとも１サイクルの間アサートされていないからであ
る。この結果、ＡＮＤゲート１８２〜１８８のうち、Ａ
ＮＤゲート１８６だけが、選択信号ｑ２のアサーション
の現持続時間中に一の出力信号をアサートすることがで
きるに過ぎない。ＡＮＤゲート１８６の他の２つの入力
は、信号Ａ及びＢである。４相信号Ａ〜Ｄの位相関係に
起因して、信号Ａ及びＢは、信号Ｃのサイクルの最後の
１／４期間中にのみ同時にアサートされることになる。
かくて、ＡＮＤゲート１８６が満足されるのは、フリッ
プフロップ１７８によって制御されるように、２重の回
転が誤って生成されるのを防止するために適正な遅延が
生じ、しかも信号Ａ及びＢによって指示されるように、
信号Ｃがその１つのサイクルの最後の１／４期間内にあ
る場合だけである。
される際、他のフリップフロップ１７４、１７６又は１
８０の如何なる出力もアサートされない。なぜなら、こ
の時点において、選択信号ｑ０、ｑ１及びｑ３は、少な
くとも１サイクルの間アサートされていないからであ
る。この結果、ＡＮＤゲート１８２〜１８８のうち、Ａ
ＮＤゲート１８６だけが、選択信号ｑ２のアサーション
の現持続時間中に一の出力信号をアサートすることがで
きるに過ぎない。ＡＮＤゲート１８６の他の２つの入力
は、信号Ａ及びＢである。４相信号Ａ〜Ｄの位相関係に
起因して、信号Ａ及びＢは、信号Ｃのサイクルの最後の
１／４期間中にのみ同時にアサートされることになる。
かくて、ＡＮＤゲート１８６が満足されるのは、フリッ
プフロップ１７８によって制御されるように、２重の回
転が誤って生成されるのを防止するために適正な遅延が
生じ、しかも信号Ａ及びＢによって指示されるように、
信号Ｃがその１つのサイクルの最後の１／４期間内にあ
る場合だけである。
【００３５】一旦、ＡＮＤゲート１８６が満足されてそ
の出力をアサートすると、これに応答して、ＯＲゲート
１９０がその出力をアサートする。ＯＲゲート１９０か
らの出力及びシングル・ショット１５４の信号が両者と
もにアサートされていることに応答して、ＡＮＤゲート
１９２がその出力をアサートする。このＡＮＤゲート１
９２の出力は、フリップフロップ２００をトリガしてそ
の出力ｑ３をアサートさせるとともに、フリップフロッ
プ１９８をトリガしてその出力ｑ２をデアサートさせ
る。ｑ３がアサートされていることに応答して、マルチ
プレクサ１４６は、クロック・ソース用のその出力信号
を信号Ｃから信号Ｄにスイッチする。
の出力をアサートすると、これに応答して、ＯＲゲート
１９０がその出力をアサートする。ＯＲゲート１９０か
らの出力及びシングル・ショット１５４の信号が両者と
もにアサートされていることに応答して、ＡＮＤゲート
１９２がその出力をアサートする。このＡＮＤゲート１
９２の出力は、フリップフロップ２００をトリガしてそ
の出力ｑ３をアサートさせるとともに、フリップフロッ
プ１９８をトリガしてその出力ｑ２をデアサートさせ
る。ｑ３がアサートされていることに応答して、マルチ
プレクサ１４６は、クロック・ソース用のその出力信号
を信号Ｃから信号Ｄにスイッチする。
【００３６】信号Ｃから信号Ｄへの回転に係る前述の詳
細な説明は、選択されたサイクルの範囲内でかかる回転
のタイミングを制御するために、フリップフロップ１７
４〜１８０、ＡＮＤゲート１８２〜１８８、ＯＲゲート
１９０及びＡＮＤゲート１９２が、移相器１４４とどの
ように協動するかを例示するものである。前述の例及び
図面の開示内容から、信号Ａから信号Ｂへの回転、信号
Ｂから信号Ｃへの回転及び信号Ｄから信号Ａへの回転の
タイミングも、同様にして制御されることが理解されよ
う。
細な説明は、選択されたサイクルの範囲内でかかる回転
のタイミングを制御するために、フリップフロップ１７
４〜１８０、ＡＮＤゲート１８２〜１８８、ＯＲゲート
１９０及びＡＮＤゲート１９２が、移相器１４４とどの
ように協動するかを例示するものである。前述の例及び
図面の開示内容から、信号Ａから信号Ｂへの回転、信号
Ｂから信号Ｃへの回転及び信号Ｄから信号Ａへの回転の
タイミングも、同様にして制御されることが理解されよ
う。
【００３７】次に、図６を参照して、同期化手段１５４
を詳述する（本明細書中の「同期化手段」という用語
は、回転手段１４内の種々の回路要素によるゲーティン
グの通常の過程で得られることがある、マルチプレクサ
１４６によるクロック信号出力内の若干のスキューを減
少させるための機能を指すために使用する）。第１のク
ロック信号のソースである、マルチプレクサ１４６から
の選択済みの信号が、遅延フリップフロップ７２及び７
４の遅延入力に供給される。マルチプレクサ１４６から
のクロック信号出力の２倍の周波数を有する、発信器１
２からの１つの信号が、フリップフロップ７２のクロッ
ク入力に供給される。他方、前記１つの信号から１８０
゜位相がずれている、発信器１２からの他の信号が、フ
リップフロップ７４のクロック入力に供給される。位相
セレクタ１４６からの選択信号ｑ０及びｑ３は、クロッ
ク信号として使用すべき、フリップフロップ７２又は７
４の何れか一方からの出力を選択するために使用され
る。即ち、選択信号ｑ０及びｑ３はＮＯＲゲート８２の
入力として供給され、そしてＮＯＲゲート８２の出力は
マルチプレクサ８０に供給されるようになっているの
で、選択信号ｑ０又はｑ３がアサートされるときには、
フリップフロップ７４の出力がマルチプレクサ８０から
供給され、他方、選択信号ｑ０又はｑ３のどちらもアサ
ートされないときには、フリップフロップ７２の出力が
マルチプレクサ８０から供給されることになる。
を詳述する（本明細書中の「同期化手段」という用語
は、回転手段１４内の種々の回路要素によるゲーティン
グの通常の過程で得られることがある、マルチプレクサ
１４６によるクロック信号出力内の若干のスキューを減
少させるための機能を指すために使用する）。第１のク
ロック信号のソースである、マルチプレクサ１４６から
の選択済みの信号が、遅延フリップフロップ７２及び７
４の遅延入力に供給される。マルチプレクサ１４６から
のクロック信号出力の２倍の周波数を有する、発信器１
２からの１つの信号が、フリップフロップ７２のクロッ
ク入力に供給される。他方、前記１つの信号から１８０
゜位相がずれている、発信器１２からの他の信号が、フ
リップフロップ７４のクロック入力に供給される。位相
セレクタ１４６からの選択信号ｑ０及びｑ３は、クロッ
ク信号として使用すべき、フリップフロップ７２又は７
４の何れか一方からの出力を選択するために使用され
る。即ち、選択信号ｑ０及びｑ３はＮＯＲゲート８２の
入力として供給され、そしてＮＯＲゲート８２の出力は
マルチプレクサ８０に供給されるようになっているの
で、選択信号ｑ０又はｑ３がアサートされるときには、
フリップフロップ７４の出力がマルチプレクサ８０から
供給され、他方、選択信号ｑ０又はｑ３のどちらもアサ
ートされないときには、フリップフロップ７２の出力が
マルチプレクサ８０から供給されることになる。
【００３８】種々の信号の理想的なタイミングを示す図
５を参照すると、同期化手段１５４の構成の機能を理解
することができる。即ち、図５の最下部に示しているよ
うに、マルチプレクサ１４６の出力信号が移相器１４４
からの信号Ａ及びＣによって供給される場合、マルチプ
レクサ１４６のパルス出力の中心点は、理想的には、図
５の最上部に示した発信器１２の信号の立ち下がりエッ
ジに対応する。同様に、マルチプレクサ１４６の出力信
号が移相器１４４からの信号Ｂ及びＤによって供給され
る場合には、マルチプレクサ１４６のパルス出力の中心
点は、発信器１２の信号の立ち上がりエッジに対応す
る。従って、一の遅延フリップフロップによるマルチプ
レクサ１４６の出力信号の同期化は、この出力信号が信
号Ａ及びＣによって供給される場合には、発信器１２の
信号の立ち下がりエッジによってクロックされなければ
ならない。他方、マルチプレクサ１４６の出力信号が信
号Ｂ及びＤによって供給される場合には、発信器１２の
信号の立ち上がりエッジによってクロックされなければ
ならない。
５を参照すると、同期化手段１５４の構成の機能を理解
することができる。即ち、図５の最下部に示しているよ
うに、マルチプレクサ１４６の出力信号が移相器１４４
からの信号Ａ及びＣによって供給される場合、マルチプ
レクサ１４６のパルス出力の中心点は、理想的には、図
５の最上部に示した発信器１２の信号の立ち下がりエッ
ジに対応する。同様に、マルチプレクサ１４６の出力信
号が移相器１４４からの信号Ｂ及びＤによって供給され
る場合には、マルチプレクサ１４６のパルス出力の中心
点は、発信器１２の信号の立ち上がりエッジに対応す
る。従って、一の遅延フリップフロップによるマルチプ
レクサ１４６の出力信号の同期化は、この出力信号が信
号Ａ及びＣによって供給される場合には、発信器１２の
信号の立ち下がりエッジによってクロックされなければ
ならない。他方、マルチプレクサ１４６の出力信号が信
号Ｂ及びＤによって供給される場合には、発信器１２の
信号の立ち上がりエッジによってクロックされなければ
ならない。
【００３９】更に、選択信号ｑ０がアサートされる場合
は、信号Ａがマルチプレクサ１４６によって供給され
る。選択信号ｑ２がアサートされる場合には、信号Ｃが
マルチプレクサ１４６によって供給される。かくて、選
択ｑ０又はｑ２のどちらもアサートされていない場合に
は、信号Ｂ又はＤが出力されることになる。従って、選
択信号ｑ０及びｑ２は、マルチプレクサ８０によるフリ
ップフロップ７２及び７４からの出力信号の選択を制御
するために、図示のように、同期化手段１５４内で使用
することができる。
は、信号Ａがマルチプレクサ１４６によって供給され
る。選択信号ｑ２がアサートされる場合には、信号Ｃが
マルチプレクサ１４６によって供給される。かくて、選
択ｑ０又はｑ２のどちらもアサートされていない場合に
は、信号Ｂ又はＤが出力されることになる。従って、選
択信号ｑ０及びｑ２は、マルチプレクサ８０によるフリ
ップフロップ７２及び７４からの出力信号の選択を制御
するために、図示のように、同期化手段１５４内で使用
することができる。
【００４０】次に、図７を参照して、デジタル・フィル
タ２２を詳述する。本実施例は、発信器１２を除く図１
のクロック・システム１０をマイクロプロセッサと同じ
ダイ（die ）上に含めることを意図している点を理解さ
れたい。デジタル・フィルタ２２に関連して、ダイの製
造後に制御回路（図示せず）によってビットを設定する
ためのレジスタ５２が設けられる。かくて、アサートさ
れるこのレジスタ５２内のビットの数は、後述するよう
に、デジタル・フィルタ２２の調整値を決定する。
タ２２を詳述する。本実施例は、発信器１２を除く図１
のクロック・システム１０をマイクロプロセッサと同じ
ダイ（die ）上に含めることを意図している点を理解さ
れたい。デジタル・フィルタ２２に関連して、ダイの製
造後に制御回路（図示せず）によってビットを設定する
ためのレジスタ５２が設けられる。かくて、アサートさ
れるこのレジスタ５２内のビットの数は、後述するよう
に、デジタル・フィルタ２２の調整値を決定する。
【００４１】シフト・レジスタ５４は、定常的にアサー
トされるデータ入力（図示せず）を有する。図１の位相
検出器２０において帰還クロック信号が基準クロック信
号２１よりも進んでいることが検出される場合、位相検
出器２０は、シフト・レジスタ５４への信号をアサート
する。シフト・レジスタ５４は、リセット済みの全ての
ビットで初期化される。位相検出器２０の信号がアサー
トされている状況下における帰還クロック信号の各サイ
クルごとに、シフト・レジスタ５４は、定常的にアサー
トされている入力データ・ビットをシフトする。かく
て、帰還クロック信号が基準クロック信号２１よりも進
んでいる場合、シフト・レジスタ５４は、次第に増加す
る数のアサート済みビットを累積する。
トされるデータ入力（図示せず）を有する。図１の位相
検出器２０において帰還クロック信号が基準クロック信
号２１よりも進んでいることが検出される場合、位相検
出器２０は、シフト・レジスタ５４への信号をアサート
する。シフト・レジスタ５４は、リセット済みの全ての
ビットで初期化される。位相検出器２０の信号がアサー
トされている状況下における帰還クロック信号の各サイ
クルごとに、シフト・レジスタ５４は、定常的にアサー
トされている入力データ・ビットをシフトする。かく
て、帰還クロック信号が基準クロック信号２１よりも進
んでいる場合、シフト・レジスタ５４は、次第に増加す
る数のアサート済みビットを累積する。
【００４２】シフト・レジスタ５４及び調整可能なビッ
ト・レジスタ５２に結合されているＮ検出器は、シフト
・レジスタ５４及び調整可能なビット・レジスタ５２内
のアサート済みビットの数を検出する。シフト・レジス
タ５４内のアサート済みビットの数が調整可能なビット
・レジスタ５２内のアサート済みビットの数を超える場
合、Ｎ検出器５６は、フリップフロップ５８への信号を
アサートする。１帰還クロック・サイクルの後、フリッ
プフロップ５８は、アサートされているＮ検出器５６か
らの信号に応答して、その出力信号をアサートする。フ
リップフロップ５８の出力信号は、シフト・レジスタ５
４に帰還されて、その全てのビットをリセットする。か
くて、Ｎ検出器５６の出力信号がリセットされ、帰還ク
ロック信号のその後の１サイクルにおいて、フリップフ
ロップ５８の出力信号がリセットされる。
ト・レジスタ５２に結合されているＮ検出器は、シフト
・レジスタ５４及び調整可能なビット・レジスタ５２内
のアサート済みビットの数を検出する。シフト・レジス
タ５４内のアサート済みビットの数が調整可能なビット
・レジスタ５２内のアサート済みビットの数を超える場
合、Ｎ検出器５６は、フリップフロップ５８への信号を
アサートする。１帰還クロック・サイクルの後、フリッ
プフロップ５８は、アサートされているＮ検出器５６か
らの信号に応答して、その出力信号をアサートする。フ
リップフロップ５８の出力信号は、シフト・レジスタ５
４に帰還されて、その全てのビットをリセットする。か
くて、Ｎ検出器５６の出力信号がリセットされ、帰還ク
ロック信号のその後の１サイクルにおいて、フリップフ
ロップ５８の出力信号がリセットされる。
【００４３】また、フリップフロップ５８の出力信号
は、位相セレクタ１４８のシングル・ショット１５４
（図４）にも供給される。かくて、フリップフロップ５
８の出力信号が帰還クロック信号の単一サイクルの間に
アサートされると、位相セレクタ１４８のシングル・シ
ョット１５４がトリガされて、回転手段１４による回転
を開始させる。
は、位相セレクタ１４８のシングル・ショット１５４
（図４）にも供給される。かくて、フリップフロップ５
８の出力信号が帰還クロック信号の単一サイクルの間に
アサートされると、位相セレクタ１４８のシングル・シ
ョット１５４がトリガされて、回転手段１４による回転
を開始させる。
【００４４】
【発明の効果】以上のように、本発明によれば、或る信
号を移相した他の信号で置換することにより、基準クロ
ック信号に対するクロック信号の位相差を減少させるこ
とができ、またこれらの信号が両者ともに休止状態にあ
る間にかかる置換を条件付けることにより、かかる置換
から生ずるクロック信号への擾乱を減少させることがで
きる。更に、一の信号の直前の信号によってクロック信
号を供給した後に、当該一の信号の少なくとも１つのサ
イクルの発生に応答して、クロック信号を供給するため
に当該一の信号を置換することにより、信号間の誤った
置換を防止することができる。
号を移相した他の信号で置換することにより、基準クロ
ック信号に対するクロック信号の位相差を減少させるこ
とができ、またこれらの信号が両者ともに休止状態にあ
る間にかかる置換を条件付けることにより、かかる置換
から生ずるクロック信号への擾乱を減少させることがで
きる。更に、一の信号の直前の信号によってクロック信
号を供給した後に、当該一の信号の少なくとも１つのサ
イクルの発生に応答して、クロック信号を供給するため
に当該一の信号を置換することにより、信号間の誤った
置換を防止することができる。
【図１】本発明の実施例に従った、位相回転を使用する
クロック・システムの高水準ブロック図である。
クロック・システムの高水準ブロック図である。
【図２】図１の回転手段１４のブロック図である。
【図３】図２の移相器１４４の論理要素を示す図であ
る。
る。
【図４】図２の位相セレクタ１４８の論理要素を示す図
である。
である。
【図５】実施例の諸側面を例示するタイミング図であ
る。
る。
【図６】図２の同期化手段１５４の論理要素を示す図で
ある。
ある。
【図７】図１のフィルタ２２の論理要素を示す図であ
る。
る。
【符号の説明】 １０・・・クロック・システム １２・・・表面弾性波（ＳＡＷ）発信器 １４・・・回転手段 １６・・・クロック分配システム １８・・・分周器 ２０・・・位相検出器 ２２・・・デジタル・フィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ポール・マスレイド アメリカ合衆国78758、テキサス州、オ ースティン、ドーンズベリィ・ドライブ 1400 (72)発明者 ジョン・ステファン・ミューイッチ アメリカ合衆国78731、テキサス州、オ ースティン、スピンエイカ・コーブ 4203 (56)参考文献 特開 平11−45127（ＪＰ，Ａ) 特開 平９−139921（ＪＰ，Ａ) 特開 昭53−33038（ＪＰ，Ａ) 実開 平３−116424（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/06 G06F 1/10 H03L 7/06 H03L 7/099
Claims (9)
- 【請求項１】基準入力クロック信号よりも高い周波数を
有し該クロック信号に位相同期するクロック用信号を供
給するための回路であって、 それぞれ同じ周波数を有し所定の角度で移相する少なく
とも第１及び第２のクロック用信号の発生源から該第１
のクロック用信号を供給するための回路と、 前記第１のクロック用信号と前記基準入力クロック信号
との間の位相差を減少させるために、前記第１のクロッ
ク用信号を前記第２のクロック用信号で置換するための
置換回路とを含み、 前記置換回路は、前記第１及び第２のクロック用信号が
両方とも休止レベル状態になるサイクル期間の発生と、
前記第１のクロック用信号の供給後における前記第２の
クロック用信号の少なくとも１つのサイクルの発生との
両方に応答して、前記第１のクロック用信号を前記第２
のクロック用信号で置換することを特徴とする信号供給
回路。 - 【請求項２】前記第２のクロック用信号を、該信号に対
し前記所定角度だけ移相する前記発生源からの第３のク
ロック用信号で置換するための第２の置換回路を更に含
み、 該第２の置換回路は、前記第２及び第３のクロック用信
号が両方とも休止レベル状態になるサイクル期間の発生
に応答して、前記第２のクロック用信号を前記第３のク
ロック用信号で置換することを特徴とする請求項１記載
の回路。 - 【請求項３】前記第２の置換回路は、前記第１のクロッ
ク用信号を前記第２のクロック用信号で置換した後に、
前記第３のクロック用信号の少なくとも１つのサイクル
が発生したことに応答して、前記第２のクロック用信号
を前記第３のクロック用信号で置換することを特徴とす
る請求項２記載の回路。 - 【請求項４】各組の信号シーケンスが基準入力クロック
信号周波数よりも高い同じ周波数を有し、相互に所定の
角度だけ移相し、且つ前記基準入力クロック信号に位相
同期されるべき少なくとも１つの信号から成るＮ組の信
号シーケンスを１組ずつ選択して出力するクロック用信
号源と、該信号源からクロック用負荷回路へ供給される
第Ｍ信号シーケンス（Ｍは１以上でＮ未満の任意の整
数）の分周信号である帰還信号と前記基準入力クロック
信号との間の位相差に対応する信号に応答して、該位相
差を減少させるために前記第Ｍ信号シーケンスを次に選
択すべき移相した第（Ｍ＋１）信号シーケンスで置換す
るための置換回路とから成るクロック用の信号供給回路
であって、 前記置換回路は、 前記第Ｍ及び第（Ｍ＋１）の各信号シーケンスの各１信
号サイクルにおける各休止レベル期間の重なり合う部分
に対応する期間を表わす信号を出力するための論理回路
と、 前記論理回路からの出力信号及び前記位相差信号の両方
の存在に応答して、負荷回路へ選択的に供給する信号を
前記第Ｍ信号シーケンスから前記第（Ｍ＋１）信号シー
ケンスへ切り換えるための回路と、 を含むことを特徴とする信号供給回路。 - 【請求項５】前記置換回路は、前記第Ｍ信号シーケンス
の信号の供給後に前記第（Ｍ＋１）信号シーケンスの信
号の少なくとも１つの信号サイクルが発生したことに応
答して、前記第Ｍ信号シーケンスの信号を前記第（Ｍ＋
１）信号シーケンスの信号で置換することを特徴とする
請求項４記載の回路。 - 【請求項６】前記論理回路からの前記出力信号は、前記
第Ｍ信号シーケンスの選択した１サイクルにおける最後
の１／Ｎサイクル期間に出力されることを特徴とする請
求項４記載の回路。 - 【請求項７】前記信号源は、前記基準入力クロックに応
答して相互に２π／Ｎ角度だけ移相した同一周波数のＮ
組の信号シーケンスを１組ずつ選択して負荷回路へ出力
することを特徴とする請求項４記載の回路。 - 【請求項８】基準入力クロック信号に位相同期するクロ
ック信号を供給するためのクロック供給回路であって、 前記基準入力クロック信号よりも高い固定周波数の信号
を発生する発振器と、 前記発振器信号に応答して、同じ周波数を有し相互に移
相している多相信号を順々に発生し、該多相信号のうち
から第１の相信号を、先ず、クロック信号として供給す
るための位相回転手段と、 前記基準入力クロック信号及び前記供給クロック信号に
応答して、これらの両信号間の位相差の大きさを表わす
誤差信号を検出して前記位相回転手段へ通信するための
位相検出手段と、 を具備し、 前記位相回転手段は、 前記誤差信号の大きさに応答して、且つ、前記第１の相
信号及び次に選択すべき第２の相信号の両方とも休止レ
ベル状態になるサイクル期間の発生に応答して、前記誤
差信号の大きさを減少させるように前記多相信号のうち
から前記第２の相信号を前記供給クロック信号として選
択すると共に、前記第１の相信号を前記第２の相信号に
より置換するための手段と、 を含むことを特徴とするクロック供給回路。 - 【請求項９】前記第２の相信号の選択／置換手段は、更
に、前記位相回転手段が前記第１の相信号をクロック信
号として供給した後に前記第２の相信号の少なくとも１
サイクルの発生に応答して前記第２の相信号を選択する
ことを特徴とする請求項８記載のクロック供給回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/004,133 US6014047A (en) | 1998-01-07 | 1998-01-07 | Method and apparatus for phase rotation in a phase locked loop |
| US09/004133 | 1998-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11316616A JPH11316616A (ja) | 1999-11-16 |
| JP3121583B2 true JP3121583B2 (ja) | 2001-01-09 |
Family
ID=21709332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11000050A Expired - Fee Related JP3121583B2 (ja) | 1998-01-07 | 1999-01-04 | クロック用の信号供給回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6014047A (ja) |
| JP (1) | JP3121583B2 (ja) |
| KR (1) | KR19990066804A (ja) |
| CN (1) | CN1155155C (ja) |
| CA (1) | CA2254637C (ja) |
| DE (1) | DE19852457C2 (ja) |
| IL (1) | IL127474A0 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10013633A1 (de) * | 2000-03-18 | 2001-09-20 | Inst Halbleiterphysik Gmbh | Statischer Frequenzteiler mit umschaltbarem Teilerverhältnis |
| US6819728B2 (en) * | 2000-12-28 | 2004-11-16 | International Business Machines Corporation | Self-correcting multiphase clock recovery |
| US6914953B2 (en) * | 2000-12-28 | 2005-07-05 | International Business Machines Corporation | Multiphase clock recovery using D-type phase detector |
| KR100500663B1 (ko) * | 2002-11-18 | 2005-07-12 | 한국전자통신연구원 | 직교신호 발생기를 이용한 선택적 결합기형 디지털위상변위기 |
| US7624297B2 (en) * | 2006-12-13 | 2009-11-24 | International Business Machines Corporation | Architecture for a physical interface of a high speed front side bus |
| US8615205B2 (en) * | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
| US8970272B2 (en) * | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
| US8712357B2 (en) * | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
| US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
| EP2278714B1 (en) * | 2009-07-02 | 2015-09-16 | Nxp B.V. | Power stage |
| US8847638B2 (en) * | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
| US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
| US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
| US8552783B2 (en) * | 2011-06-10 | 2013-10-08 | International Business Machines Corporation | Programmable delay generator and cascaded interpolator |
| US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
| US8867592B2 (en) | 2012-05-09 | 2014-10-21 | Nxp B.V. | Capacitive isolated voltage domains |
| CN107863950B (zh) * | 2017-12-11 | 2023-10-27 | 许昌学院 | 一种双路输出频率可调时钟信号发生器 |
| CN117672298A (zh) * | 2022-08-31 | 2024-03-08 | 长鑫存储技术有限公司 | 存储器的时钟架构及存储器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2128824C3 (de) * | 1971-06-09 | 1974-03-07 | Linde Ag, 6200 Wiesbaden | Geklebter Plattenwärmetauscher |
| US4489289A (en) * | 1982-04-08 | 1984-12-18 | The United States Of America As Represented By The Secretary Of The Air Force | Saw oscillator with digital compensation for temperature related frequency changes |
| US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
| US4715049A (en) * | 1986-03-12 | 1987-12-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment |
| US4801818A (en) * | 1986-05-28 | 1989-01-31 | Siemens Aktiengesellschaft | Clock regeneration circuit |
| US5179574A (en) * | 1986-09-29 | 1993-01-12 | Kabushiki Kaisha Kenwood | Spread PN code signal receiver |
| DE3635429A1 (de) * | 1986-10-17 | 1988-04-21 | Siemens Ag | Phasenregelkreis |
| US4903228A (en) * | 1988-11-09 | 1990-02-20 | International Business Machines Corporation | Single cycle merge/logic unit |
| US5253268A (en) * | 1990-05-24 | 1993-10-12 | Cylink Corporation | Method and apparatus for the correlation of sample bits of spread spectrum radio signals |
| US5166952A (en) * | 1990-05-24 | 1992-11-24 | Cylink Corporation | Method and apparatus for the reception and demodulation of spread spectrum radio signals |
| US5150078A (en) * | 1991-11-29 | 1992-09-22 | Hughes Aircraft Company | Low noise fine frequency step synthesizer |
| SE469616B (sv) * | 1991-12-23 | 1993-08-02 | Ellemtel Utvecklings Ab | Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal |
| US5317284A (en) * | 1993-02-08 | 1994-05-31 | Hughes Aircraft Company | Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer |
| US5349310A (en) * | 1993-06-09 | 1994-09-20 | Alcatel Network Systems, Inc. | Digitally controlled fractional frequency synthesizer |
| US5526380A (en) * | 1994-06-07 | 1996-06-11 | Texas Instruments Incorporated | First-order loop control configuration for a phase-rotator based clock synchronization circuit |
| JP2669347B2 (ja) * | 1994-06-15 | 1997-10-27 | 日本電気株式会社 | クロック信号抽出回路 |
| US5491439A (en) * | 1994-08-31 | 1996-02-13 | International Business Machines Corporation | Method and apparatus for reducing jitter in a phase locked loop circuit |
| KR100193862B1 (ko) * | 1996-03-19 | 1999-06-15 | 윤종용 | 안정된 주파수를 얻기 위한 주파수변환기 |
| JPH1065527A (ja) * | 1996-08-21 | 1998-03-06 | Nec Corp | 位相同期発振回路 |
| US5889829A (en) * | 1997-01-07 | 1999-03-30 | Microchip Technology Incorporated | Phase locked loop with improved lock time and stability |
-
1998
- 1998-01-07 US US09/004,133 patent/US6014047A/en not_active Expired - Fee Related
- 1998-11-02 KR KR1019980046780A patent/KR19990066804A/ko not_active Application Discontinuation
- 1998-11-13 DE DE19852457A patent/DE19852457C2/de not_active Expired - Fee Related
- 1998-11-26 CA CA002254637A patent/CA2254637C/en not_active Expired - Fee Related
- 1998-12-07 CN CNB98123075XA patent/CN1155155C/zh not_active Expired - Fee Related
- 1998-12-09 IL IL12747498A patent/IL127474A0/xx unknown
-
1999
- 1999-01-04 JP JP11000050A patent/JP3121583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6014047A (en) | 2000-01-11 |
| CA2254637C (en) | 2003-07-22 |
| DE19852457C2 (de) | 2002-07-11 |
| CN1155155C (zh) | 2004-06-23 |
| CN1222791A (zh) | 1999-07-14 |
| IL127474A0 (en) | 1999-10-28 |
| JPH11316616A (ja) | 1999-11-16 |
| DE19852457A1 (de) | 1999-07-08 |
| KR19990066804A (ko) | 1999-08-16 |
| CA2254637A1 (en) | 1999-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121583B2 (ja) | クロック用の信号供給回路 | |
| JP4158465B2 (ja) | クロック再生装置、および、クロック再生装置を用いた電子機器 | |
| US6285225B1 (en) | Delay locked loop circuits and methods of operation thereof | |
| US5537068A (en) | Differential delay line clock generator | |
| US5828250A (en) | Differential delay line clock generator with feedback phase control | |
| US6404248B1 (en) | Delay locked loop circuit for synchronizing internal supply clock with reference clock | |
| US6650157B2 (en) | Using a push/pull buffer to improve delay locked loop performance | |
| US6683478B2 (en) | Apparatus for ensuring correct start-up and phase locking of delay locked loop | |
| US6917229B2 (en) | Delay locked loop having low jitter in semiconductor device | |
| CA2424702C (en) | Synchronized multi-output digital clock manager | |
| US7453297B1 (en) | Method of and circuit for deskewing clock signals in an integrated circuit | |
| US7782103B2 (en) | Phase adjustment circuit | |
| JP3320353B2 (ja) | 可変速度位相ロック・ループ・システムおよびその方法 | |
| US6940937B2 (en) | Scalable high-speed precision frequency and phase synthesis | |
| US6642800B2 (en) | Spurious-free fractional-N frequency synthesizer with multi-phase network circuit | |
| JP2003110423A (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
| US6049238A (en) | Clock generator and clock generating method capable of varying clock frequency without increasing the number of delay elements | |
| JP4079733B2 (ja) | 位相同期ループ回路 | |
| KR100234729B1 (ko) | 디지탈 디엘엘 회로 | |
| US7453301B1 (en) | Method of and circuit for phase shifting a clock signal | |
| KR100854457B1 (ko) | 지연고정루프 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP3729041B2 (ja) | クロック補正回路 | |
| JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 | |
| JP2000036728A (ja) | クロック生成回路及びクロック生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |