CN107863950B - 一种双路输出频率可调时钟信号发生器 - Google Patents
一种双路输出频率可调时钟信号发生器 Download PDFInfo
- Publication number
- CN107863950B CN107863950B CN201711348413.9A CN201711348413A CN107863950B CN 107863950 B CN107863950 B CN 107863950B CN 201711348413 A CN201711348413 A CN 201711348413A CN 107863950 B CN107863950 B CN 107863950B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- output
- electrode
- delay unit
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 29
- 101100063435 Caenorhabditis elegans din-1 gene Proteins 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100496169 Arabidopsis thaliana CLH1 gene Proteins 0.000 description 1
- 101150047265 COR2 gene Proteins 0.000 description 1
- 101150083013 FIN1 gene Proteins 0.000 description 1
- 101100044057 Mesocricetus auratus SYCP3 gene Proteins 0.000 description 1
- 101100467189 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) QCR2 gene Proteins 0.000 description 1
- 101100080600 Schizosaccharomyces pombe (strain 972 / ATCC 24843) nse6 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 101150111293 cor-1 gene Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15006—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two programmable outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种双路输出频率可调时钟信号发生器包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。本发明的双路压控结构使其输出的时钟频率信号更加高效且精准。针对电路系统对不同频率时钟信号的需求，本发明通过缩放输入差分信号的占空比，可在较宽频率范围内输出时钟信号。
Description
技术领域
本发明涉及时钟信号发生器的设计，具体涉及的是，一种双路输出频率可调时钟信号发生器的设计。
背景技术
时钟信号发生器为电子系统提供稳定的时钟信号及基准信号，广泛应用于电子通讯系统、电子计时系统、控制器、计算机等电子电路中。目前普遍采用的时钟信号发生器多为石英晶体振荡器结构，其能够在各种环境条件下产生精准稳定的时钟频率信号。但随着电子集成技术的发展，石英晶体振荡器结构的时钟信号发生器的体积及功耗已不能满足需求。并且，电路系统的工作通常需要多种频率的时钟信号，一般的解决办法是采用多种时钟信号发生器。该方法不但增加了设计难度也增加了成本。本发明针对以上问题，提出了一种小体积、低功耗、输出频率可调的非晶振结构的时钟信号发生器。
发明内容
本发明所要解决的技术问题是提供一种双路输出频率可调时钟信号发生器。
本发明的技术方案如下：一种双路输出频率可调时钟信号发生器包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。
一种双路输出频率可调时钟信号发生器中，占空比电压转换电路将输入差分信号转换为压控信号，并传输给延迟振荡电路。占空比电压转换电路主要包括1号差分信号输入端口，2号差分信号输入端口，1号延迟电路，1号缓冲器，2号缓冲器，1号与门，2号与门，7号至14号MOS管，1号电容，2号电容。其中1号差分信号输入端口连接1号延迟电路的1号输入端，2号差分信号输入端口连接1号延迟电路的2号输入端。1号延迟电路的1号输出端连接1号与门的下输入端，1号延迟电路的2号输出端连接2号与门的上输入端，1号延迟电路的3号输出端连接2号电容的上端。1号缓冲器的输入端连接1号差分信号输入端口，1号缓冲器的输出端连接7号MOS管的栅极。2号缓冲器的输入端连接2号差分信号输入端口，2号缓冲器的输出端连接10号MOS管的栅极。1号与门的上输入端连接1号差分信号输入端口，1号与门的输出端连接7号MOS管的源极。2号与门的下输入端连接2号差分信号输入端口，2号与门的输出端连接10号MOS管的源极。7号MOS管的源极连接8号MOS管的源极，7号MOS管的漏极连接8号MOS管的漏极。8号MOS管的栅极连接2号缓冲器的输出端。9号MOS管的栅极连接1号缓冲器的输出端，9号MOS管的源极连接10号MOS管的源极，9号MOS管的漏极连接10号MOS管的漏极。11号MOS管的栅极连接7号MOS管的栅极，11号MOS管的源极连接12号MOS管的源极并连接11号MOS管的漏极。12号MOS管的栅极连接10号MOS管的栅极，12号MOS管的源极连接12号MOS管的漏极。13号MOS管的栅极连接11号MOS管的栅极，13号MOS管的源极连接14号MOS管的源极并连接13号MOS管的漏极。14号MOS管的栅极连接12号MOS管的栅极，14号MOS管的源极连接14号MOS管的漏极。1号电容的上端连接8号MOS管的漏极，1号电容的下端接地。2号电容的上端连接10号MOS管的漏极，2号电容的下端接地。
一种双路输出频率可调时钟信号发生器中，占空比电压转换电路中的延迟电路包括1号至5号MOS管，1号至2号输出入端，1号至3号输出端。其中1号MOS管的栅极连接3号输出端，1号MOS管的源极连接电源，1号MOS管的漏极连接1号输出端。2号MOS管的栅极连接2号输出端，2号MOS管的源极连接1号MOS管的源极，2号MOS管的漏极连接1号MOS管的漏极。3号MOS管的栅极连接1号输出端，3号MOS管的源极连接电源，3号MOS管的漏极连接2号输出端。4号MOS管的源极连接3号MOS管的源极，4号MOS管的漏极连接3号MOS管的漏极。5号MOS管的栅极连接1号输入端，5号MOS管的漏极连接1号输出端，5号MOS管的源极接地。6号MOS管的栅极连接2号输入端，6号MOS管的漏极连接2号输出端，6号MOS管的源极接地。
一种双路输出频率可调时钟信号发生器中，延迟振荡电路接收压控信号，并输出两路频率相同的时钟信号。延迟振荡电路包括1号至4号延迟单元，1号时钟信号输出端口，2号时钟信号输出端口。其中1号延迟单元的1号输入端连接1号时钟信号输出端口，1号延迟单元的2号输入端连接2号时钟信号输出端口。1号延迟单元的1号控制端连接1号电容的上端，1号延迟单元的2号控制端连接2号电容的上端。1号延迟单元的1号输出端连接2号延迟单元的1号输入端，1号延迟单元的2号输出端连接2号延迟单元的2号输入端。2号延迟单元的1号控制端连接1号延迟单元的1号控制端，2号延迟单元的2号控制端连接1号延迟单元的2号控制端。2号延迟单元的1号输出端连接3号延迟单元的1号输入端，2号延迟单元的2号输出端连接3号延迟单元的2号输入端。3号延迟单元的1号控制端连接2号延迟单元的1号控制端，3号延迟单元的2号控制端连接2号延迟单元的2号控制端。3号延迟单元的1号输出端连接4号延迟单元的1号输入端，3号延迟单元的2号输出端连接4号延迟单元的2号输入端。4号延迟单元的1号控制端连接3号延迟单元的1号控制端，4号延迟单元的2号控制端连接3号延迟单元的2号控制端。4号延迟单元的1号输出端连接1号时钟信号输出端口，4号延迟单元的2号输出端连接2号时钟信号输出端。
一种双路输出频率可调时钟信号发生器中，延迟振荡电路中的1号至4号延迟单元具有相同的内部结构，延迟单元包括15号至22号MOS管、1号至2号输入端，1号至2号控制端，1号至2号输出端。其中15号MOS管的栅极连接1号控制端，15号MOS管的源极连接电源，15号MOS管的漏极连接16号MOS管的源极。16号MOS管的栅极连接1号输出端，16号MOS管的漏极连接17号MOS管的漏极。17号MOS管的源极连接15号MOS管的源极，17号MOS管的栅极连接18号MOS管的漏极，17号MOS管的漏极连接20号MOS管的漏极。18号MOS管的源极连接17号MOS管的源极，18号MOS管的栅极连接17号MOS管的漏极，18号MOS管的漏极连接19号MOS管的漏极。19号MOS管的源极连接16号MOS管的源极，19号MOS管的栅极连接2号输出端，19号MOS管的漏极连接21号MOS管的漏极。20号MOS管的漏极连接1号输出端，20号MOS管的栅极连接1号输入端，20号MOS管的源极连接22号MOS管的漏极。21号MOS管的漏极连接2号输出端，21号MOS管的栅极连接2号输入端，21号MOS管的源极连接20号MOS管的源极。22号MOS管的栅极连接2号控制端，22号MOS管的源极接地。
本发明的双路压控结构使其输出的时钟频率信号更加高效且精准。针对电路系统对不同频率时钟信号的需求，本发明通过缩放输入差分信号的占空比，可在较宽频率范围内输出时钟信号。本发明采用全MOS结构，相对于晶振结构的时钟信号发生器，功耗极低，体积更加微小，与系统融合性好，成本更低。
附图说明
图1为本发明的电路结构图。
图2为本发明的占空比电压转换电路中延迟电路的结构图。
图3为本发明的延迟振荡电路中延迟单元的结构图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示，本发明包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。
如图1所示，占空比电压转换电路主要包括差分信号输入端口Din1，差分信号输入端口Din2，延迟电路DU1，缓冲器B1，缓冲器B2，与门A1，与门A2，MOS管M7至M14，电容C1，电容C2。其中差分信号输入端口Din1连接延迟电路DU1的输入端Fi1，差分信号输入端口Din2连接延迟电路DU1的输入端Fi2。延迟电路DU1的输出端P1连接与门A1的下输入端，延迟电路DU1的输出端P2连接与门A2的上输入端，延迟电路DU1的输出端Vn连接电容C2的上端。缓冲器B1的输入端连接差分信号输入端口Din1，缓冲器B1的输出端连接MOS管M7的栅极。缓冲器B2的输入端连接差分信号输入端口Din2，缓冲器B2的输出端连接MOS管M10的栅极。与门A1的上输入端连接差分信号输入端口Din1，与门A1的输出端连接MOS管M7的源极。与门A2的下输入端连接差分信号输入端口Din2，与门A2的输出端连接MOS管M10的源极。MOS管M7的源极连接MOS管M8的源极，MOS管M7的漏极连接MOS管M8的漏极。MOS管M8的栅极连接缓冲器B2的输出端。MOS管M9的栅极连接缓冲器B1的输出端，MOS管M9的源极连接MOS管M10的源极，MOS管M9的漏极连接MOS管M10的漏极。MOS管M11的栅极连接MOS管M7的栅极，MOS管M11的源极连接MOS管M12的源极并连接MOS管M11的漏极。MOS管M12的栅极连接MOS管M10的栅极，MOS管M12的源极连接MOS管M12的漏极。MOS管M13的栅极连接MOS管M11的栅极，MOS管M13的源极连接MOS管M14的源极并连接MOS管M13的漏极。MOS管M14的栅极连接MOS管M12的栅极，MOS管M14的源极连接MOS管M14的漏极。电容C1的上端连接MOS管M8的漏极，电容C1的下端接地。电容C2的上端连接MOS管M10的漏极，电容C2的下端接地。
如图2所示，占空比电压转换电路中的延迟电路包括MOS管M1至M5，输出入端Fi1及Fi2，输出端P1及P2，输出端Vn。其中MOS管M1的栅极连接输出端Vn，MOS管M1的源极连接电源VDD，MOS管M1的漏极连接输出端P1。MOS管M2的栅极连接输出端P2，MOS管M2的源极连接MOS管M1的源极，MOS管M2的漏极连接MOS管M1的漏极。MOS管M3的栅极连接输出端P1，MOS管M3的源极连接电源VDD，MOS管M3的漏极连接输出端P2。MOS管M4的源极连接MOS管M3的源极，MOS管M4的漏极连接MOS管M3的漏极。MOS管M5的栅极连接输入端Fi1，MOS管M5的漏极连接输出端P1，MOS管M5的源极接地。MOS管M6的栅极连接输入端Fi2，MOS管M6的漏极连接输出端P2，MOS管M6的源极接地。
如图1所示，延迟振荡电路包括CU1至CU4延迟单元，时钟信号输出端口Fout1，时钟信号输出端口Fout2。其中延迟单元CU1的输入端VI1连接时钟信号输出端口Fout1，延迟单元CU1的输入端VI2连接时钟信号输出端口Fout2。延迟单元CU1的控制端VC1连接电容C1的上端，延迟单元CU1的控制端VC2连接电容的上端C2。延迟单元CU1的输出端VO1连接延迟单元CU2的输入端VI1，CU1延迟单元的输出端VO2连接延迟单元CU2的输入端VI2。延迟单元CU2的控制端VC1连接延迟单元CU1的控制端VC1，延迟单元CU2的控制端VC2连接延迟单元CU1的控制端VC2。延迟单元CU2的输出端VO1连接延迟单元CU3的输入端VI1，延迟单元CU2的输出端VO2连接延迟单元CU3的输入端VI2。延迟单元CU3的控制端VC1连接延迟单元CU2的控制端VC1，延迟单元CU3的控制端VC2连接延迟单元CU2的控制端VC2。延迟单元CU3的输出端VO1连接延迟单元CU4的输入端VI1，延迟单元CU3的输出端VO2连接延迟单元CU4的输入端VI2。延迟单元CU4的控制端VC1连接延迟单元CU3的控制端VC1，延迟单元CU4的控制端VC2连接延迟单元CU3的控制端VC2。延迟单元CU4的输出端VO1连接时钟信号输出端口Fout1，延迟单元CU4的输出端VO2连接时钟信号输出端口Fout2。
如图3所示，延迟振荡电路中的延迟单元CU1至CU4具有相同的内部结构，延迟单元包括MOS管M15至M22、输入端VI1及VI2，控制端VC1及VC2，输出端VO1及VO2。其中MOS管M15的栅极连接控制端VC1，MOS管M15的源极连接电源VDD，MOS管M15的漏极连接MOS管M16的源极。MOS管M16的栅极连接输出端VO1，MOS管M16的漏极连接MOS管M17的漏极。MOS管M17的源极连接MOS管M15的源极，MOS管M17的栅极连接MOS管M18的漏极，MOS管M17的漏极连接MOS管M20的漏极。MOS管M18的源极连接MOS管M17的源极，MOS管M18的栅极连接MOS管M17的漏极，MOS管M18的漏极连接MOS管M19的漏极。MOS管M19的源极连接MOS管M16的源极，MOS管M19的栅极连接输出端VO2，MOS管M19的漏极连接MOS管M21的漏极。MOS管M20的漏极连接输端VO1，MOS管M20的栅极连接输入端VI1，MOS管M20的源极连接MOS管M22的漏极。MOS管M21的漏极连接输出端VO2，MOS管M21的栅极连接输入端VI2，MOS管M21的源极连接MOS管M20的源极。MOS管M22的栅极连接控制端VC2，MOS管M22的源极接地。
一种双路输出频率可调时钟信号发生器的输入差分信号的占空比变化范围为20％至80％。输出的时钟信号频率的变化范围为40KHz至34MHz。
例如：在0.18um CMOS工艺条件下，芯片占用面积0.07mm2，电源VDD为0.9V，电容C1为64PF，电容C2为64PF，差分输入信号FIN1的占空比为60％，差分输入信号FIN2的占空比为40％，则占空比电压转换电路输出的压控信号COR1为600mV，压控信号COR2为350mV，两路时钟信号输出端口输出的时钟信号频率为20MHz，时钟信号发生器系统功耗为93.6uW。需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。
Claims (3)
1.一种双路输出频率可调时钟信号发生器，其特征在于，其包括占空比电压转换电路、延迟振荡电路；
两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出；
两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号；
通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率；
所述占空比电压转换电路包括差分信号输入端口Din1，差分信号输入端口Din2，延迟电路DU1，缓冲器B1，缓冲器B2，与门A1，与门A2，MOS管M7至M14，电容C1，电容C2；
差分信号输入端口Din1连接延迟电路DU1的输入端Fi1，差分信号输入端口Din2连接延迟电路DU1的输入端Fi2；
延迟电路DU1的输出端P1连接与门A1的下输入端，延迟电路DU1的输出端P2连接与门A2的上输入端，延迟电路DU1的输出端Vn连接电容C2的上端；
缓冲器B1的输入端连接差分信号输入端口Din1，缓冲器B1的输出端连接MOS管M7的栅极；
缓冲器B2的输入端连接差分信号输入端口Din2，缓冲器B2的输出端连接MOS管M10的栅极；
与门A1的上输入端连接差分信号输入端口Din1，与门A1的输出端连接MOS管M7的源极；
与门A2的下输入端连接差分信号输入端口Din2，与门A2的输出端连接MOS管M10的源极；
MOS管M7的源极连接MOS管M8的源极，MOS管M7的漏极连接MOS管M8的漏极；
MOS管M8的栅极连接缓冲器B2的输出端；
MOS管M9的栅极连接缓冲器B1的输出端，MOS管M9的源极连接MOS管M10的源极，MOS管M9的漏极连接MOS管M10的漏极；
MOS管M11的栅极连接MOS管M7的栅极，MOS管M11的源极连接MOS管M12的源极并连接MOS管M11的漏极；
MOS管M12的栅极连接MOS管M10的栅极，MOS管M12的源极连接MOS管M12的漏极；
MOS管M13的栅极连接MOS管M11的栅极，MOS管M13的源极连接MOS管M14的源极并连接MOS管M13的漏极；
MOS管M14的栅极连接MOS管M12的栅极，MOS管M14的源极连接MOS管M14的漏极；
电容C1的上端连接MOS管M8的漏极，电容C1的下端接地；
电容C2的上端连接MOS管M10的漏极，电容C2的下端接地；
所述延迟振荡电路包括CU1至CU4延迟单元，时钟信号输出端口Fout1，时钟信号输出端口Fout2；
延迟单元CU1的输入端VI1连接时钟信号输出端口Fout1，延迟单元CU1的输入端VI2连接时钟信号输出端口Fout2；
延迟单元CU1的控制端VC1连接电容C1的上端，延迟单元CU1的控制端VC2连接电容的上端C2；
延迟单元CU1的输出端VO1连接延迟单元CU2的输入端VI1，CU1延迟单元的输出端VO2连接延迟单元CU2的输入端VI2；
延迟单元CU2的控制端VC1连接延迟单元CU1的控制端VC1，延迟单元CU2的控制端VC2连接延迟单元CU1的控制端VC2；
延迟单元CU2的输出端VO1连接延迟单元CU3的输入端VI1，延迟单元CU2的输出端VO2连接延迟单元CU3的输入端VI2；
延迟单元CU3的控制端VC1连接延迟单元CU2的控制端VC1，延迟单元CU3的控制端VC2连接延迟单元CU2的控制端VC2；
延迟单元CU3的输出端VO1连接延迟单元CU4的输入端VI1，延迟单元CU3的输出端VO2连接延迟单元CU4的输入端VI2；
延迟单元CU4的控制端VC1连接延迟单元CU3的控制端VC1，延迟单元CU4的控制端VC2连接延迟单元CU3的控制端VC2；
延迟单元CU4的输出端VO1连接时钟信号输出端口Fout1，延迟单元CU4的输出端VO2连接时钟信号输出端口Fout2。
2.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，占空比电压转换电路中的延迟电路包括MOS管M1至M5，输入端Fi1及Fi2，输出端P1及P2，输出端Vn；
MOS管M1的栅极连接输出端Vn，MOS管M1的源极连接电源VDD，MOS管M1的漏极连接输出端P1；
MOS管M2的栅极连接输出端P2，MOS管M2的源极连接MOS管M1的源极，MOS管M2的漏极连接MOS管M1的漏极；
MOS管M3的栅极连接输出端P1，MOS管M3的源极连接电源VDD，MOS管M3的漏极连接输出端P2；
MOS管M4的源极连接MOS管M3的源极，MOS管M4的漏极连接MOS管M3的漏极；
MOS管M5的栅极连接输入端Fi1，MOS管M5的漏极连接输出端P1，MOS管M5的源极接地；
MOS管M6的栅极连接输入端Fi2，MOS管M6的漏极连接输出端P2，MOS管M6的源极接地。
3.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，延迟振荡电路中的延迟单元CU1至CU4具有相同的内部结构，延迟单元包括MOS管M15至M22、输入端VI1及VI2，控制端VC1及VC2，输出端VO1及VO2；
MOS管M15的栅极连接控制端VC1，MOS管M15的源极连接电源VDD，MOS管M15的漏极连接MOS管M16的源极；
MOS管M16的栅极连接输出端VO1，MOS管M16的漏极连接MOS管M17的漏极；
MOS管M17的源极连接MOS管M15的源极，MOS管M17的栅极连接MOS管M18的漏极，MOS管M17的漏极连接MOS管M20的漏极；
MOS管M18的源极连接MOS管M17的源极，MOS管M18的栅极连接MOS管M17的漏极，MOS管M18的漏极连接MOS管M19的漏极；
MOS管M19的源极连接MOS管M16的源极，MOS管M19的栅极连接输出端VO2，MOS管M19的漏极连接MOS管M21的漏极；
MOS管M20的漏极连接输端VO1，MOS管M20的栅极连接输入端VI1，MOS管M20的源极连接MOS管M22的漏极；
MOS管M21的漏极连接输出端VO2，MOS管M21的栅极连接输入端VI2，MOS管M21的源极连接MOS管M20的源极；
MOS管M22的栅极连接控制端VC2，MOS管M22的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711348413.9A CN107863950B (zh) | 2017-12-11 | 2017-12-11 | 一种双路输出频率可调时钟信号发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711348413.9A CN107863950B (zh) | 2017-12-11 | 2017-12-11 | 一种双路输出频率可调时钟信号发生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107863950A CN107863950A (zh) | 2018-03-30 |
| CN107863950B true CN107863950B (zh) | 2023-10-27 |
Family
ID=61706691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711348413.9A Active CN107863950B (zh) | 2017-12-11 | 2017-12-11 | 一种双路输出频率可调时钟信号发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107863950B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815042A (en) * | 1995-10-03 | 1998-09-29 | Ati Technologies Inc. | Duty cycled control implemented within a frequency synthesizer |
| CN1222791A (zh) * | 1998-01-07 | 1999-07-14 | 国际商业机器公司 | 锁相环中相位旋转用的方法和设备 |
| JP2000068797A (ja) * | 1998-08-24 | 2000-03-03 | Mitsubishi Electric Corp | デューティ比補正回路及びクロック生成回路 |
| JP2001124813A (ja) * | 1999-10-27 | 2001-05-11 | Nec Ic Microcomput Syst Ltd | クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ |
| JP2002510155A (ja) * | 1998-01-14 | 2002-04-02 | インテル・コーポレーション | 自己バイアス負荷を持つ可変遅延セル |
| CN1874476A (zh) * | 2006-06-08 | 2006-12-06 | 复旦大学 | 适用于高清数字电视的低抖动时钟生成电路 |
| CN104426540A (zh) * | 2013-08-27 | 2015-03-18 | 苏州中科集成电路设计中心有限公司 | 产生均衡占空比信号的vco设备 |
| CN105306050A (zh) * | 2014-07-28 | 2016-02-03 | 株式会社巨晶片 | 时钟生成电路 |
| CN105978560A (zh) * | 2016-05-25 | 2016-09-28 | 王海英 | 一种可编程压控振荡器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298193B2 (en) * | 2006-03-16 | 2007-11-20 | International Business Machines Corporation | Methods and arrangements to adjust a duty cycle |
-
2017
- 2017-12-11 CN CN201711348413.9A patent/CN107863950B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815042A (en) * | 1995-10-03 | 1998-09-29 | Ati Technologies Inc. | Duty cycled control implemented within a frequency synthesizer |
| CN1222791A (zh) * | 1998-01-07 | 1999-07-14 | 国际商业机器公司 | 锁相环中相位旋转用的方法和设备 |
| JP2002510155A (ja) * | 1998-01-14 | 2002-04-02 | インテル・コーポレーション | 自己バイアス負荷を持つ可変遅延セル |
| JP2000068797A (ja) * | 1998-08-24 | 2000-03-03 | Mitsubishi Electric Corp | デューティ比補正回路及びクロック生成回路 |
| JP2001124813A (ja) * | 1999-10-27 | 2001-05-11 | Nec Ic Microcomput Syst Ltd | クロックデューティ検査回路およびクロックデューティ検査が可能なマイクロコンピュータ |
| CN1874476A (zh) * | 2006-06-08 | 2006-12-06 | 复旦大学 | 适用于高清数字电视的低抖动时钟生成电路 |
| CN104426540A (zh) * | 2013-08-27 | 2015-03-18 | 苏州中科集成电路设计中心有限公司 | 产生均衡占空比信号的vco设备 |
| CN105306050A (zh) * | 2014-07-28 | 2016-02-03 | 株式会社巨晶片 | 时钟生成电路 |
| CN105978560A (zh) * | 2016-05-25 | 2016-09-28 | 王海英 | 一种可编程压控振荡器 |
Non-Patent Citations (1)
| Title |
|---|
| 一种基于频率-电压变换器的高精度时钟振荡器;易翔;姚若河;;微电子学(第03期);第344页-第351页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107863950A (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066942B (zh) | 一种超低功耗快速启动晶体振荡器电路 | |
| CN105118414A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| US20080174580A1 (en) | Gate Driver and Driving Method Thereof in Liquid Crystal Display | |
| US10727822B2 (en) | Comparator and relaxation oscillator | |
| CN103166604A (zh) | 一种低功耗片内时钟产生电路 | |
| CN104900210A (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN103093825A (zh) | 一种移位寄存器及阵列基板栅极驱动装置 | |
| CN102479552A (zh) | 一种pmos动态移位寄存器单元及动态移位寄存器 | |
| CN106026637B (zh) | 一种电荷泵电路及其单级电路 | |
| CN107863950B (zh) | 一种双路输出频率可调时钟信号发生器 | |
| CN103944571A (zh) | 一种高速可配置流水线模数转换器 | |
| US20190005914A1 (en) | Scanning circuit, display device and method for driving scanning circuit | |
| CN110034762A (zh) | 一种采样频率可调的模数转换器 | |
| CN204946511U (zh) | 移位寄存器、栅极驱动电路、显示装置 | |
| CN207720101U (zh) | 一种双路输出频率可调时钟信号发生器 | |
| CN107888192B (zh) | 一种提升模数转换器中动态开关线性度的电路 | |
| CN101557210B (zh) | 一种锯齿波和时钟信号生成电路 | |
| CN108172192B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示设备 | |
| CN203590176U (zh) | Rc振荡器 | |
| CN105897168A (zh) | Rc振荡器 | |
| CN211405972U (zh) | 一种基于cmos的温度补偿fbar晶体振荡器的电路 | |
| CN203457106U (zh) | 一种低功耗晶体振荡器整形电路 | |
| CN102025365B (zh) | 一种降低电压摆幅驱动器 | |
| CN102594343B (zh) | 一种高调谐精度的数字控制振荡器 | |
| CN111224620A (zh) | 一种基于cmos的温度补偿fbar晶体振荡器的电路及工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Zhang Zhiqiang Document name: Review Business Special Letter |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |