SE469616B - Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal - Google Patents
Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignalInfo
- Publication number
- SE469616B SE469616B SE9103833A SE9103833A SE469616B SE 469616 B SE469616 B SE 469616B SE 9103833 A SE9103833 A SE 9103833A SE 9103833 A SE9103833 A SE 9103833A SE 469616 B SE469616 B SE 469616B
- Authority
- SE
- Sweden
- Prior art keywords
- phase
- signal
- control
- clock signal
- analog
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims description 16
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 19
- 230000010363 phase shift Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
469 616 2 digitala datasignalens pulser och den andra hjälp-datasignalen.
Om resultatet av jämförelsen blir att igen fasskillnad kan iaktas, genereras en korrektionssignal, vilken förorsakar en faskorrektion hos de båda hjälp-dataklocksignalerna, som medför att den definierade fasskillnaden alstras.
I US 4218771 beskrivs en styrd fasskiftskrets. Fasen hos taktpulser optimeras kontinuerligt relativt den mottagna signa- len under styrning medelst pseudo-feldetektorer.
I JP 60-251740 beskrivs hur optimal taktgivning av sampling alltid hålles genom användning av ett taktgivnings-synkronise- ringssystem innefattande en variabel faskrets, som automatiskt styr/reglerar fasen hos en utsignal från en oscillator, som bildar originaloscillator för en taktgivningssignal.
I JP 61-49536 beskrives en digital fassynkroniseringskrets.
Fasen hos kretsens utgående klocksignal korrigeras och dess faslåsningsegenskaper förbättras genom detektering av fasför- skjutningens storlek i endera riktningen hos den utgående klock- signalen baserat på en inkommande klocksignal, och inställning av faskorrigeringen proportionellt mot den detekterade storle- ken.
Redogörelse för uppfinningen Ett första syfte-med uppfinningen är att åstadkomma en anordning, enligt den första aspekten, som medger enkel och kontinuerlig förskjutning av fasen hos en klocksignal.
Ett andra syftet med uppfinningen är att åstadkomma en anordning för taktåtervinning hos en digital datasignal, av inledningsvis enligt den andra aspekten inledningsvis definierat slag, som kan integreras och jämfört med konventionella lös- ningar är billigare och effektsnålare.
Anordningen enligt den första aspekten kännetecknas därvid av att faskorrigeringsanorndingen innefattar en fasvarieringskrets med ett antal styrbara kopplingsorgan anordnade att mottaga varsin av hjälpklocksignalerna och anslutna till en gemensam utgång, på vilken klocksignalen med den förskjutna fasen er- hålles, en väljarkrets med styrutgångar anslutna för styrning av kopplingsorganens genomsläpp av deras respektive hjälpklock- signal, och med aktiveringsorgan anordnade att kontinuerligt 469 616 följa styrsignalens storlek och tecken, och med ledning därav välja och aktivera två av styrutgångarna.
Anordningen enligt den andra aspekten av uppfinningen känne- tecknas därvid av att faskorrigeringsanordningen innefattar en fasvarieringskrets anordnad att om faslägesfelet skiljer sig från noll och den återvunna taktsignalens fasläge ligger mellan faslägena för två hjälpklocksignaler, blanda dessa två hjälp- klocksignaler med varandra till bildande av en justerad åter- vunnen taktsignal med samma fasläge som datasignalen.
Figurbeskrivning På ritningarna visar fig. 1 ett schematiskt blockschema av en taktåtervínnings- anordning enligt uppfinningen, fig. 2 ett mera detaljerat blockschema av taktåtervinnings- anordningen enligt uppfinningen innefattande en fasdetektor och en faskorrigeringsanordning i form av en "klockroterare", fig. 3a-e diagram över signalförlopp hos faskorrigerings- anordningen i fig. 2, för att härleda med 90° fasförskjutna hjälpklocksignaler, fig. 4 ett schema över en utföringsform av faskorrigerings- anordningen, fig. 5 och 6 delar av schemat enligt fig. 4 i närmare detalj, fig. 7a-d diagram över styrsignaler, som utvinns i faskor- rigeringsanordningen för att möjliggöra kontinuerlig variation av en återvunnen taktsignals fas, fig. 8 en tillståndsgraf, som åskådliggör faskorrigerings- anordningens arbetssätt, fig. 9 ett vektordiagram, som åskådliggör variationen av den återvunna taktsignalens amplitud med fasförändringar, fig. 10a-g visar diagram över signalförlopp hos fasdetektorn i fig. 2, fig. 11 visar ett alternativt utförande av fasdetektorn i fig.2, fig. 12 visar digram över signalförlopp hos fasdetektorn enligt fig. 11, fig. 13 är en schematisk perspektivvy åskådliggörande använd- ning av taktåtervinningsanordningar enligt fig. 1 för taktåter- vinning vid flera dataströmmar, fig. 14 visar ett schematiskt kopplingsschema av en krets 469 616 4 avsedd att bibringa flera taktåtervunna dataströmmar enligt fig. 13 gemensamt fasläge, samt fig. 15 ett schematiskt kopplingsschema av en ytterligare utföringsform av en del av en fasvarieringskrets ingående i faskorrigeringsanordningen.
Föredragna utföringsformer Den i fig. 1 schematiskt visade anordningen för taktåtervin- ning hos en digital datasignal Din innefattar en fasdetektor 2.
Fasdetektorn 2 har en ingång 4 för mottagning av datasignalen Din och en utgång 6 för avgivning av densamma efter taktåtervin- ning. En faskorrigeringsanordning 8 har en ingång 10 för mottag- ning av en referensklocksignal CKin, antingen från en klocka 12 eller i form av en extern klocksignal.
Med hänvisning även till fig. 2 ingår därvid i faskorrige- ringsanordningen 8 en krets 14, som ur referensklocksignalen CKin härleder ett antal relativt varandra fasförskjutna hjälp- klocksignaler. Faskorrigeringsanordningen 8 är vidare anordnad att på nedan närmare beskrivet sätt skapa och avge en återvunnen taktsignal CKut för datasignalen. Den återvunna taktsignalen tilleds fasdetektorn 2, som på likaledes nedan närmare beskrivet sätt detekterar ett eventuellt faslägesfel mellan datasignalen och dess återvunna taktsignal och till faskorrigeringsanord- ningen 8 avger information därom.
Faskorrigeringsanordningen 8 innefattar en fasvarieringskrets 16, som om faslägesfelet skiljer sig från noll och den återvunna taktsignalens fasläge ligger mellan faslägena för två av hjälp- klocksignalerna, blandar dessa två hjälpklocksignaler med varan- dra till bildande av en justerad återvunnen taktsignal med samma fasläge som datasignalen. Detta kommer likaledes att beskrivas närmare nedan.
Närmare bestämt leds den återvunna taktsignalen CKut till en ingång 18 hos fasdetektorn 2, som skapar faslägesinformationen i form av en strömsignal Iintz, vilken tilleds en styringång 20 hos kretsen 16. Såsom också beskrivs närmare nedan skapas denna strömsignal så att dess amplitud kommer att utgöra ett mått på faslägesfelets storlek, och så att dess tecken anger riktningen för justeringen av den återvunna taktsignalens fasläge.
Kretsens 14 närmare utförande och funktion kommer nu att beskrivas närmare med hänvisning till fig. 2 och 3. 469 616 5 Kretsen 14 innefattar två fasfördröjnings- och differential- steg 22 och 24, vilka består av differentiella förstärkare, vilkas snabbhet och bandbredd kan kontrolleras med en extern referensström, som alstras på ett nedan närmare beskrivet sätt.
Fördröjningssteget 22 mottager på en ingång 26 klocksignalen CKin och fasfördröjer denna 90°, samt avger denna 90° signal och dess motfassignal, dvs med 270° relativt den inkommande klock- signalen CKin fasförskjutna signal, på varsin utgång. Den med 90° fasfördröjda signalen tilleds en ingång 28 hos fördröjnings- steget 24, som i sin tur fasvrider denna signal ytterligare 90°, dvs till 180° relativt den inkommande klocksignalen, och avger denna och dess motfassignal på 360° på varsin utgång.
I figur 2 och i fortsättningen nedan anges de fyra sålunda erhållna fasfördröjda signalerna med sitt respektive fasfördröj- ningsvärde i förhållande till klocksignalen CKin.
Klocksignalen CKin och 360°-signalen tillförs en plus- resp. en minusingång hos en integrator 30, vars bandbredd är så låg att utströmmen kan betraktas som en likström. Integratorn 30 har en extra grindingång 32, som medför att integratorn är aktiv endast när en positiv signal ligger på denna ingång. På grind- ingången 32 hos integratorn tillförs 90°-signalen. Integratorn 30 är därmed anordnad att alstra den ovannämnda externa refe- renssignalen för fördröjningsstegen 22 och 24, och avger densam- ma på en utgång 33, vilken är återkopplad till styringångar 34 resp. 36 hos de båda fördröjningsstegen 22 och 24 och därmed medelst nämnda referenssignal styr de senare så att de ställer in sig på 90° fasfördröjning.
Fig. 3a-d visar klocksignalen CKin, 90°-signalen, 360°-signa- len, resp. integratorns 30 utsignal Iintl över varandra för tre olika fall, som följer efter varandra i horisontell led. Dessa är fasförskjutning med exakt 90°, mindre än 90°, resp. mer än 90° hos fördröjningsstegen. De senare två fallen innebär, såsom framgår vid en jämförelse av fig. 3a och fig. 3c, en motsvarande fasförskjutning mellan klocksignalen CKin och 360°-signalen, och ger upphov till positiva resp. negativa strömpulser med en mot fasförskjutningen svarande bredd ut från integratorn 30, såsom framgår av fig. 3d. Figur 3e visar integratorns medelström " Iintl som funktion av vinkelfelet o över ett fördröjningssteg.
Integratorns utström är alltså noll vid 90° fasförskjutning. 469 616 6 De enligt ovan såsom differentiella förstärkare utförda fördröjningsstegens 22 och 24 liksom integratorns 30 utförande och arbetssätt i övrigt torde vara uppenbara för genomsnitts- fackmannen och behöver därför ej beskrivas närmare här.
Fasvarieringskretsens 16 närmare utförande och funktion kommer nu att beskrivas närmare nedan med hänvisning till fig. 2 och 4-9.
De från fördröjningsstegen 22 och 24 erhållna 90°-, l80°-, 270°-, och 360°-utsignalerna tilleds varsitt kopplingselement 38, 40, 42, resp. 44, vilka ingår i fasvarieringskretsen 16.
Kopplingselementen 38-44 kan utgöras av någon form av styrbara impedanser, t.ex. FET-motstånd eller MOS-transistorer. Den återvunna taktsignalen CKut erhålls på nedan närmare beskrivet sätt på kopplingselementens 38-44 utgångar, vilka är parallell- anslutna till ingången 18 hos fasdetektorn 2.
Styringången 20, som mottager den ovan nämnda strömsignalen, bildar ingång till en analog väljarkrets 46, som via utgångar 48, 50, 52, 54 styr kopplingselementens 38, 40, 42 resp. 44 genomsläpp av deras resp. fasfördröjda signal.
Ett utföringsexempel av väljarkretsen 46 visas närmare i fig. 4. Strömsignalen till väljarkretsen 46 leds dels till en ingång 55 hos ett nedan närmare beskrivet logiskt styrnät 56, vilket innehåller digital logik, dels till en analog omkopplare 58, som mottager strömsignalen på en ingång 60 och, via en inverterande förstärkare 62, dess inverterade värde på en ingång 64. Omkopp- laren 58 har en utgång ansluten till en analog väljare 66 med fyra utgångar 68, 70, 72, och 74, anslutna till var sin av väljarkretsens 46 utgångar 48, 50, 52 resp. 54, samt till var sin av fyra ingångar 76, 78, 80 resp. 82 hos det logiska styrnä- tet 56. Det senare har två utgångar anslutna till en styringång 84 hos den analoga omkopplaren 58 resp. en styringång 86 hos den analoga väljaren 66.
De med 88, 90, 92 och 94 betecknade kapacitanserna i fig. 4 på utgångarna 48-54 representerar parasitkapacitanser och even- tuell extra kapacitans.
Utfomningen av var och en av ingångarna 76, 78, 80, 82 framgår närmare av fig 5. Mellan varje ingång och den digitala logiken finnes två parallellt anordnade komparatorer 96 och 98.
Komparatorn 96 mottager på sin +ingång en från strömsignalen på 469 616 7 nedan närmare beskrivet sätt härledd styrspänning och på sin - ingång ett inställt första referensvärde refl, och ger max. utsignal om nämnda styrspänning överskrider detta referensvärde.
Komparatorn 98 mottager på samma sätt på sin -ingång en från strömsignalen på nedan närmare beskrivet sätt härledd styrspän- ning och på sin +ingång ett inställt andra referensvärde ref2, och ger min. utsignal om denna styrspänning underskrider detta referensvärde. Med hjälp av den ovan beskrivna funktionen av de båda komparatorerna 96 och 98 sker en detektering av när ut- gångarna från väljaren 66 är fullt utstyrda till min- eller maxvärde, enligt vad som likaledes kommer att beskrivas närmare nedan.
Var och en av ingångarna 76-82 innefattar vidare två schema- tiskt antydda hållfunktioner i form av på visat sätt kopplade MOS-transistorer 100 resp. 102 av n- resp. p-typ, vilka styrs av signaler från den digitala logiken för att hålla kvar motsva- rande utgång från väljaren 66 när denna har ett sådant fasläge att den skall hålla en fast nivå 0 eller 1 (fig. 7), vilka nivåer definieras närmare nedan.
Med hänvisning till fig. 6 är ingången 55 till det logiska styrnätet 56 ansluten till den i det senare ingående digitala logiken via en komparator 104, närmare bestämt dess +ingång. En jämförelse med ett referensvärde ref3 på komparatorns -ingång sker för att detektera om strömsignalen Iintz från detektorn 2 har positivt eller negativt tecken. Detta ger en detektering av om CKut ligger före eller efter i fas, och sätter den digitala logiken i stånd att ändra fasen i rätt riktning.
Den digitala tekniken i det logiska styrnätet 56 ombesörjer att strömsignalen Iintzl enligt vad som kommer att beskrivas närmare nedan, periodiskt kopplas till utgångarna 68, 70, 72 och/eller 74 enligt ett förutbestämt schema med hjälp av den analoga väljaren 66 och att den får rätt tecken med hjälp av den analoga omkopplaren 58. Strömsignalen laddar upp respektive kapacitans 88, 90, 92 eller 94, vars resulterande laddnings- spänning anbringas på respektive kopplingselements 38, 40, 42 eller 44 styrelektrod.
Det i det nyss sagda omnämnda schemat åskådliggörs enklast med diagrammen i fig. 7a-d. Dessa diagram visar laddningsspän- ningarna ua, ub, uc, ud över kapacitanserna 88-94, varvid grad- 469 616 8 talen på den nedre horisontella, gemensamma axeln representerar fasförskjutningen mellan Din och CKut. Nivåerna 0 och 1 i dia- grammen motsvarar att resp. signal är helt från- resp. helt tillkopplad, vilket åstadkommes genom de med hänvisning till fig. 5 ovan beskrivna arrangemangen. Ramperna representerar respektive kapacitansers 88-94 upp- och urladdning, som möjlig- gör en kontinuerlig styrning av kopplingselementen 38-44 och därmed av fasen hos den återvunna taktsignalen CKut. Det senare åstadkoms närmare bestämt genom en sådan uppbyggnad av den digitala logiken att dess funktion kan beskrivas med den i fig. 8 visade tillståndsgrafen.
I tillståndsgrafen enligt fig. 8 representerar tillståndsringarna: de succesivt varierande tillstånden hos kopplingselementen 38, 40, 42 och 44, varvid gradtalet vid resp. ring anger startpunkt för tillståndet enligt denna ring sett utefter den horisontella axeln i fig. 7, bokstäverna a-d: respektive diagram a-d i fig. 7, varvid "=0" och "=1“ i anslutning till bokstaven anger tillståndet 0 resp. 1 hos resp. spänning ua-ud, "+“ eller "-“ i anslutning till bok- staven anger ett tillstånd på den positiva resp. negativa flan- ken i resp. diagram, samt "max" eller "min" i anslutning till bokstaven anger slutet av en positiv resp. negativ flank, +Iint2 och -Iintz information om tecknet hos Iintz är + resp. -, I ringen vid 0° i tillståndsgrafen innebär b=c=0, d=1 att logiken i det logiska styrnätet 56 via hållfunktionerna 100 och 102 håller ingångarna 78 och 80 på den fasta nivån 0, och in- gången 82 på den fasta nivån 1. Beträffande "a+" innebär "a" att logiken styr väljaren 66 att hålla utgången 68 öppen, och "+“ att därvid omkopplaren 58, genom logikens detektering av tecknet hos Iintz vid ingången 55 (fig. 6), styrs att hålla sin ingång 60 öppen, dvs Iintz släpps igenom oinverterad av väljaren.
Som resultat hålls kopplingselementet 44 helt öppet för 360°(0°)-signalen, och kapacitansen 88 uppladdas av strömmen från utgången 68 så att kopplingselementet 48 succesivt öppnar för 90°-signalen. En blandning av de båda nämnda signalerna på den gemensamma utgången från kopplingselementen äger rum, och medför att den resulterande signalens (CKut) fas succesivt ökar från 0° alltefte :om 90°-signalens amplitud ökar. Detta motsva- 469 616 9 rar att man vandrar upp utefter den positiva flanken hos kurvan a i fig. 7.
Om nu strömmen Iintz slutar att flyta stannar logiken, och laddningen av kapacitansen 88 upphör. Detta resulterar dels i att kopplingselementet 44 fortsättningsvis hålls öppet på grund av att tillståndet på logikingången 82 hålls fast, och dels i att kapacitansen 88 håller_sin uppnådda laddning, och dess spänning därvid upprätthåller kopplingselementets 38 uppnådda öppettillstånd. Man har bringat CKut i fas med Din_ Om emellertid Iintz fortsätter att flyta med positivt tecken, uppnås till slut ett tillstånd där båda kopplingselementen 38 och 44 är helt öppna, vilket innebär att fasen hos CKut hamnat mitt emellan 0° och 90°, dvs på 45°. Logiken känner nu av, via resp. komparatorpar 96,98 (fig. 4,5), att dess ingångar 76 har överskridit referensvärdet refl, och via sin ingång 55 (fig. 6) att strömsignalen har fortsatt positivt tecken. Detta tillstånd, som karakteriseras med den medurs från den övre tillståndscir- keln i fig. 8 pekande tillståndsändringspilen "+Iint2 & amax", föranleder logiken att fasthålla det uppnådda tillståndet på ingången 76, styra om Iintz till ingången 64 hos omkopplaren 58, och öppna utgången 74 för urladdning av kapacitansen 74 genom den ändrade strömriktningen, jfr även "d-" i 45°-cirkeln i fig. 8. Det i tillståndsgrafens 45°-cirkel definierade tillståndet har nu uppnåtts. Den resulterande minskningen av 360°-signalens amplitud medför att den av 360°- och 90°-signalen blandade signalens (CKut) fas kontinuerligt ändras (utefter den negativa flanken hos d i fig. 7) i riktning mot 90°, som uppnås när kapacitansen 54 är helt urladdad, såvida strömmen Iintz inte blir noll dessförinnan, i vilket fall fasen hos CKut stannar på ett värde mellan 45° och 90°.
Det i anslutning till tillståndsändringspilen i medurs riktning mellan 45°- och 90°-tillståndscirklarna definierade tillståndet "+Iint2 & dmín" har nu uppnåtts och avkänns av logi- ken såsom att ingångarna 78, 80 och 82 intar samma tillstånd. Om tecknet på Iintz dessutom fortsätter att vara positivt, är logi- ken nu inställd på att öppna ingången 60 hos omkopplaren 58 och utgången 70 hos väljaren 66 för Iintz med positivt tecken, som laddar upp kapacitansen 90, följande förloppet hos den positiva flanken hos kurvan b i fig. 7, jfr även "b+" i 90°-cirkeln i 469 616 10 fig. 8.
Så länge som Iíntz är skilld från noll fortsätter logiken att kontinuerligt arbeta sig igenom tillståndsgrafen enligt fig. 8 för kontinuerlig ändring av fasen hos CKut, på samma sätt som beskrivits ovan. Riktningen bestäms härvid av tecknet hos Iintz, dvs den är moturs i grafen vid negativ Iintz, följande de inre tillståndsändringspilarna.
Om Iintz är liten, dvs ett litet fasfel föreligger, erhålles en relativt långsam omladdning vid resp. utgång 48-54, varigenom man erhåller en realtivt långsam fasändring via de styrbara impedanserna 38-44. Resultatet blir emellertid en långsam för- flyttning runt enligt fig. 7 och 8, och därmed en kontinuerlig fasförändring.
En större ström Iintz ger en snabbare omladdning av kapaci- tanserna vid utgångarna från den analoga väljaren 66 och därmed snabbare fasförändring.
Kapacitansernas 88-94 storlek påverkar även snabbheten, sålunda att vid ökande storlek processen blir långsammare.
Det ovan beskrivna kan även illustreras med vektordiagrammet enligt fig. 9, där storleken hos pilen ubland, som representerar den av blandningen av två signaler resulterande signalen, dvs CKut, anger amplituden hos denna signal för en viss fasförskjut- ning 9 mellan CKut och CKin. Som synes har amplituden maximum vid fyra tillfällen, dvs när 90°-, 180°-, 270°- resp 360°-signa- lerna var för sig släpps fram oblandade.
Det logiska styrnätets 56 utförande i praktiken, för att kunna genomföra det ovan med hänvisning till tillståndsgrafen beskrivna, inses lätt av fackmannen och behöver därför ej be- skrivas närmare här. I korthet kan det röra sig om en sekvens- krets av i och för sig konventionellt utförande, t.ex. uppbyggd av bland annat MOS-transistorer.
Omkopplarna 58 och 66 kan för var och en av ingångarna 60 och 64, resp utgångarna 68, 70, 72, 74 vara utrustade med lämpligt kopplade, digitalt från styrnätet 56 styrda MOS-transistorer. De såsom var sin enda ingång i fig. 4 representerade ingångarna 84 och 86, skulle alltså därvid i praktiken motsvara tvâ resp. fyra styringångar. Även här inser fackmannen hur utförandet skall vara i praktiken.
Två utföringsexempel av fasdetektorkretsens 2 utförande och 469 616 ll funktion skall nu beskrivas närmare med hänvisning till fig. 2 och 10, resp. 11 och 12.
Vid utföringsexemplet enligt fig. 2 är fasdetektorkretsens 2 ingång 4 ansluten dels till en ingång hos en OCH-grind 156, dels till D-ingången hos en MS-vippa 158, dvs flanktriggad D-vippa.
MS- vippans 158 klockingång är ansluten till ingången 18 för den återvunna taktsignalen CKut, och dess utgång till en inverte- rande ingång hos OCH-grinden 156, vars utgång är ansluten till den negativa ingången hos en integrator 160. MS- vippans 158 utgång är vidare ansluten dels till en ingång hos en ytterligare OCH-grind 162, dels till D-ingången hos en ytterligare MS- vippa 164. MS- vippans 164 klockingång, som är inverterande, är lik- aledes ansluten till ingången 18 för den återvunna taktsignalen CKut, och dess utgång till en inverterande ingång hos OCH-grin- den 162, vars utgång är ansluten till den positiva ingången hos integratorn 160. MS- vippans 164 utgång är även ansluten till fasdetektorns 2 utgång 6 för avgivning av datasignalen Dut efter taktåtervinning. Integratorns 160 utgång är ansluten till sty- ringången 20 för väljarkretsen 46.
I fig. 10a-g visas för tre olika fall, som följer efter varandra i horisontell led, diagram över den inkommande datasig- nalen Din, den återvunna taktsignalen CKut, signalen D1 ut från MS- vippan 158, signalen I+ in på integratorns 160 plusingång, den utgående datasignalen Dut, signalen I- in på integratorns minusingång, resp. den av I+ och I- sammansatta signalen, som genom integration ger upphov till strömmen Iintz ut från in- tegratorn 160. De tre fallen är närmare bestämt, med hänsyftning på den återvunna taktsignalen CKut, korrekt klocka, tidig klocka, resp. sen klocka.
Den inkommande datasignalen Din uppträder på OCH-grindens 156 ingång, samt klockas in i vippan 158 av CKut. När korrekt klocka föreligger sker inklockningen "mitt i dataögat“ med den positiva klockflanken. Datasignalen D1 blir därmed förskjuten med en halv klockperiod, inverteras i OCH-grindens 156 inverterande ingång, samt bildar med Din på dennas andra ingång signalen I+ på OCH- grindens utgång. Den positiva flanken hos signalens I+ pulser kommer därmed att sammanfalla med positiva flanker hos Din.
På grund av inverteringen av CKut på MS- vippans 164 klockin- gång kommer inklockningen av D1 i denna vippa att ske på lik- 469 616 12 nande sätt som av Din i vippan 158. Dut kommer kommer därmed att bli förskjuten en halv klockperiod relativt D1, dvs Dut och Din kommer att vara belägna på samma sätt relativt de positiva flankerna hos CKut. Dut inverteras i OCH-grindens 162 inverte- rande ingång, samt bildar med D1 på dennas andra ingång signalen I- på OCH-grindens utgång. Den positiva flanken hos signalens I- pulser, som i detta fall är lika långa som de hos signalen I+, kommer därmed att sammanfalla med den negativa flanken hos I+, vilket resulterar i att strömmen Iintz kommer att vara noll.
I de båda andra fallen, dvs tidig klocka resp. sen klocka, inklockas Din för tidigt resp. för sent i vippan 158 av CKut.
Detta ger upphov till den längdändring hos pulserna hos de motsvarande signalerna I+, som framgår av fig. 10d, medan pul- serna I- förblir oförändrade. De respektive av I+ och I- samman- satta signalerna erhåller därmed de i fig. 10g visade utseende- na. Följden blir att den därav integrerade strömsignalen Iintz vid tidig klocka blir negativ, och vid sen klocka positiv.
Såsom framgått av ovanstående detekteras endast positiva flanker hos Din vid det i fig. 2 visade utförandet av fasdetek- torn 2. Injusteringen av klockan kan göras optimalare om detek- tering av både positiva och negativa flanker äger rum. Detta kan göras på ett enkelt sätt genom det alternativa utförande av fasdetektorn som visas i fig. 11. Närmare bestämt har där OCH- grindarna vid den tidigare utföringsformen ersatts med exclusiv OR-grindar 156' resp. 162'. De motsvarande kurvformerna för samma tre fall som enligt fig. 10a-g visas i fig. 12a-g.
Referensklocksignalen CKin kan vara gemensam för ett antal taktåtervinningskretsar enligt fig. 1, som mottager var sin dataström, såsom schematiskt åskådliggörs i fig. 13. Var och en av de utgående dataströmmarna kommer då att ha sin egen åter- vunna klocka CKut, men dessa klockor har inget gemensamt faslä- ge. Det senare kan i många fall vara önskvärt, t. ex. om data- strömmarna skall multiplexeras ihop. En krets för att åstadkomma detta för varje dataström visas i fig. 14.
Kretsen enligt fig. 14 är utförd som ett FIFO bestående av två delar, nämligen en del a för inläsning av datasignalen Dut och dess klocka CKut från taktåtervinningskretsen, och en del b för utläsning av den till det gemensamma fasläget infasade datasignalen. I fig. 14 betecknas den inkommande, mot Dut sva- 469 616 13 rande datasignalen med Da och dess klocka med CKa, vilken alltså svarar mot CKut. Den gemensamma klockan, till vilken infasning skall ske, betecknas med CKb, och den utgående datasignalen med Db. Ckb kan vara densamma som CKut från en av taktåtervinnings- kretsarna, eller en separat klocka.
Delen a innefattar en första MS-vippa 170 kopplad som fre- kvenshalverare genom återkoppling av den inverterande utgången till D-ingången. På sin klockingång mottager den CKa. Vippans båda relativt varandra inverterade utsignaler med halva frekven- sen av CKa leds till den ena ingången hos varsin OCH-grind 172 resp. 174, vars andra respektive ingång erhåller CKa. Detta medför att varannan klockpuls uppträder växelvis på var sin av utgångarna hos de två OCH-grindarna 172 och 174, vilka utgångar är anslutna till klockingången hos varsin MS-vippa 176 resp. 178. MS-vippornas 176 och 178 D-ingångar är anslutna för mottag- ning av Da. Resultatet blir att varannan databit klockas in i var sin av dessa MS-vippor.
Utläsningen i delen b sker på motsvarande sätt. MS-vippornas 176 och 178 utgångar är via en ingång hos varsin OCH-grind 180 resp. 182 anslutna till var sin ingång hos en ELLER-grind 184.
ELLER-grindens 184 utgång är ansluten å ena sidan till D-in- gången hos en MS-vippa 186 och, å andra sidaqn, via ett fördröj- ningselement 187, till D-ingången hos en MS-vippa 188. MS-vip- pornas 186 och 188 klockingångar erhåller klocksignalen CKb, vilken styr utläsningen från varannan av vipporna 176 och 178 till vipporna 186 och 188 på ett sätt som kommer att framgå av det följande.
Närmare bestämt tilleds även CKb klockingången hos en ytter- ligare vippa 190, som liksom vippan 170 är kopplad som frekvens- halverare och har sin icke-inverterande utgång ansluten till den ena ingången hos en exklusiv ELLER-grind 192, vars utgång är an- sluten till OCH-grindarnas 180 och 182 resp. andra ingångar, i det senare fallet via en inverterare 194. Till grindens 192 andra ingång är den inverterande utgången hos en ytterligare MS- vippa 196 ansluten, vilken likaledes är kopplad som frekvenshal- verare, och vars klockingång via en exklusiv ELLER-grind 198 är ansluten för mottagning av signalerna på MS-vippornas 186 och 188 utgångar.
Utläsningen till MS-vippan 188 sker via fördröjníngselementet 469 616 14 187, så att denna vippa får ett något fördröjt data. Om de två vipporna 186 och 188 klockar av olika data ligger avläsningen på en flank och i det läget klockas MS-vippan 196 om. Resultatet blir att avläsningen flyttas en hel klockcykel. Detta ger tålig- het mot fasvariationer mellan in- och utgång på minst en klock- cykel minus fördröjningen hos elementet 187. Db uttages från MS- vippans 186 utgång.
FIFO-kretsen enligt fig. 14 är så kort som möjligt, nämligen endast för två bitar. Detta är minimum för att klara minst en klockperiods fasförskjutning mellan delarna a och b utan att förlora data. FIFO:t kan naturligtvis göras längre om det finns krav på att klara större fasförskjutningar utan tappad informa- tion.
Uppfinningen är givetvis inte begränsad till de ovan be- skrivna och på ritningarna visade utföringsformerna.
Blandningsdelen av blocket 16 i fig. 1 och 4 kan ersättas med någon annan lämplig form av blandningssteg, t.ex. ett av bipolär typ., dvs ett differentialsteg med strömsug, med vilket vart och ett av kopplingselementen 38-44 ersättes.
Ett exempel på en sådan krets visas schematiskt i fig. 15.
Utgångarna 48-54 är här anslutna för styrning av var sin styrbar strömgenerator 200, 202, 204 resp. 206. Strömgeneratorerna 200- 206 ingår i varsitt av fyra differentialsteg, innefattande vardera två transistorer 208, 210; 212,214; 216,218; resp. 220,222. Närmare bestämt ligger som synes varje strömgenerator i serie med respektive transistorpars emitter-kollektorsträcka. 90°-hjälpklocksignalen från kretsen 14 (fig. 2) tilleds bas- elektroderna hos de första och andra differentialstegens tran- sistorer 208 resp.214. 270°-hjälpklocksignalen tillförs på samma sätt baselektroderna hos samma differentialstegs övriga två transistorer 210 resp. 212. På samma sätt tilleds 180°-hjälp- klocksignalen till baselektroderna hos de tredje och fjärde differentialstegens transistorer 216 resp.222, och 360°-signalen till baseletroderna hos samma differentialstegs transistorer 218 resp. 220.
Arbetssättet hos kretsen enligt fig. 15 är detsamma som det, som beskrivs ovan med hänvisning till fig. 7 och 8.
Vid de beskrivna utföringsformerna har vidare antalet hjälp- klocksignaler angivits vara fyra. Detta kan i och för sig be- 469 616 15 traktas såsom utgörande ett optimalt antal, men inte här före- ligger någon begränsning. Allmänt kan nämnda antal sålunda anges såsom varande minst tre.
Uppfinningen är vidare ej begränsad till taktåtervinning vid en digital datasignal, utan anvisar i sin mest allmänna form en metod att generellt förskjuta fasen hos en klocksignal. Detta inses om man i fig. 1 och 2 tänker bort detaljerna 2-6 och 20, och i stället direkt tillför en styrsignal med variabel amplitud och tecken till fasvarieringskretsens 16 ingång 20 från exempel- vis en variabel strömgenerator.
Såsom framgått av ovanstående bör det en en gång framhållas att uppfinningen anvisar en metod att generellt förskjuta fasen hos en klocksignal kontinuerligt ett godtyckligt antal varv bakåt eller framåt utan avbrott eller diskontinuiteter i den återvunna klocksignalen.
Claims (11)
1. Anordning för förskjutning av fasen hos en klocksignal, med en faskorrigeringsanordning (8) innefattande första organ (22,24,30) för att åstadkomma ett antal relativt varandra fas- förskjutna hjälpklocksignaler, andra organ (46) för att från hjälpklocksignalerna utvälja två, mellan vilkas faser den önskade nya fasen ligger, samt tredje organ (38-46) för att blanda de två utvalda hjälpklocksignalerna med varandra tills en signal med den önskade fasen erhålles kännetecknad av att fas- korrigeringsanordningen (8) innefattar en fasvarieringskrets (16) med ett antal styrbara kopplingsorgan (38-44) anordnade att mottaga varsin av hjälpklocksignalerna och anslutna till en gemensam utgång, på vilken klocksignalen med den förskjutna fasen erhålles, en väljarkrets (46) med styrutgångar (48-54) anslutna för styrning av kopplingsorganens (38-44) genomsläpp av deras re- spektive hjälpklocksignal, och med aktiveringsorgan (58,66,56) anordnade att kontinuerligt följa styrsignalens storlek och tecken, och med ledning därav välja och aktivera två av styrut- gångarna (48-54).
2. Anordning enligt krav 1, kännetecknad av att aktíveringsorganen innefattar ett analogt styrnät (56) och en analog väljare (66), vilka båda är anslutna för att mottaga den styrsignalen, varvid styrnätet är anordnat att styra väljaren (66) att via en av de två valda styrutgângarna helt öppna mot- svarande kopplingsorgan för genomsläpp av dettas hjälpklocksig- nal utan amplitudminskning, och via den andra valda styrutgången koppla styrsignalen med rätt tecken till motsvarande kopplings- organ för genomsläpp av dettas hjälpklocksignal med en amplitud- minskning bestämd av styrsignalens amplitud.
3. Anordning enligt krav 2, kännetecknad av att styrsignalen mottages av en före den analoga väljaren (66) kopplad analog omkopplare (58) med två ingångar, en för styrsignalen och en för dess inverterade värde, och en utgång ansluten till den analoga väljarens ingång, varvid styrnätet (56) även är anordnat att styra omkopplarens ( 58) val av ingång för bestämning av tecken hos den vidarekopplade signalen. ø -,, 469 616 17
4. Sätt för taktåtervinning hos en digital datasignal, varvid ett antal relativt varandra fasförskjutna hjälpklocksignaler används för att skapa en återvunnen taktsignal för datasignalen baserat på resultatet av detektering av ett eventuellt fasläges- fel mellan datasignalen och dess återvunna taktsignal, känne- tecknat av att om faslägesfelet skiljer sig från noll och den återvunna taktsignalens fasläge ligger mellan faslägena för två hjälpklocksignaler, blandas dessa två hjälpklocksignaler med varandra till bildande av en justerad återvunnen taktsignal med samma fasläge som datasignalen.
5. Sätt enligt krav 4, kännetecknat av att blandningen sker under justering av de två hjälpklocksignalernas relativa ampli- tud.
6. Sätt enligt krav 4 eller 5, kännetecknat av att nämnda resultat av detektering av faslägesfelet skapas i form av en felsignal med en amplitud utgörande mått på faslägesfelets storlek, och tecken angivande riktningen för justeringen av den återvunna taktsignalens fasläge, vilken amplitud och vilket tecken används som styrparametrar för justeringen.
7. Sätt enligt krav 6, kännetecknat av att nämnda styrpara- metrar används för att utvälja de två hjälpklocksignalerna, som skall blandas, varvid amplitudparametern även används för att styr en ändring amplituden hos en av hjälpklocksignalerna.
8. Anordning för taktåtervinning hos en digital datasignal, innefattande en fasdetektor (2) anordnad att mottaga datasigna- len (4) och avge densamma (6) efter taktåtervinning, en faskor- rigeringsanordning (8) anordnad att med hjälp av ett antal rela- tivt varandra fasförskjutna hjälpklocksignaler, härledda från en ingående klocksignal (CKin), skapa och avge en återvunnen takt- signal (CKut) för datasignalen, vilken återvunna taktsignal tilleds fasdetektorn (2), som är anordnad att detektera ett eventuellt faslägesfel mellan datasignalen och dess återvunna taktsignal och till faskorrigeringsanordningen (8) avge informa- tion (lintz) därom, kännetecknad av att faskorrigeringsanord- ningen (8) innefattar en fasvarieringskrets (16) anordnad att om faslägesfelet skiljer sig från noll och den återvunna taktsigna- lens fasläge ligger mellan faslägena för två hjälpklocksignaler, blanda dessa tvâ hjälpklocksignaler med varandra till bildande av en justerad återvunnen taktsignal med samma fasläge som 469 616 18 datasignalen.
9. Anordning enligt krav 8, kännetecknad av att fasvarie- ringskretsen (16) innefattar ett antal styrbara kopplingsorgan (38-44) anordnade att mottaga varsin av hjälpklocksignalerna och anslutna till en gemensam utgång, på vilken den återvunna taktsignalen (CKut) erhålles, en väljarkrets (46) med styrutgångar (48-54) anslutna för styrning av kopplingsorganens (38-44) genomsläpp av deras re- spektive hjälpklocksignal, och med aktiveringsorgan (58,66,56) anordnade att kontinuerligt följa faslägesfelets storlek och tecken, och med ledning därav välja och aktivera två av styrut- gångarna (48-54).
10. Anordning enligt krav 9, kännetecknad av att detektorkretsen (2) är anordnad att skapa och avge fasläge- sinformationen i form av en analog signal (ïintz), vars amplitud utgör mått på fasfelets storlek, och tecken anger fasfelets riktning, och att aktiveringsorganen innefattar ett analogt styrnät (56) och en analog väljare (66), vilka båda är anslutna för att mottaga den analoga signalen, varvid styrnätet är anordnat att styra väl- jaren (66) att via en av de två valda styrutgångarna helt öppna motsvarande kopplingsorgan för genomsläpp av dettas hjälpklock- signal utan amplitudminskning, och via den andra valda styrut- gången koppla den analoga signalen med rätt tecken till motsva- rande kopplingsorgan för genomsläpp av dettas hjälpklocksignal med en amplitudminskning bestämd av den analoga signalens ampli- tud.
11. Anordning enligt krav 10, kännetecknad av att den analoga signalen mottages av en före den analoga väljaren (66) kopplad analog omkopplare (58) med två ingångar, en för den analoga signalen och en för dess inverterade värde, och en utgång an- sluten till den analoga väljarens ingång, varvid styrnätet (56) även är anordnat att styra omkopplarens ( 58) val av ingång för bestämning av tecken hos den vidarekopplade signalen. H
Priority Applications (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9103833A SE469616B (sv) | 1991-12-23 | 1991-12-23 | Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal |
BR9206947A BR9206947A (pt) | 1991-12-23 | 1992-11-25 | Sistema para deslocamento da fase de um sinal de relógio processo e sistema para recuperação do relógio de um sinal de dados digitais e sistema para deslocamento da fase de um sinal do relógio |
CA002126552A CA2126552C (en) | 1991-12-23 | 1992-11-25 | Shifting phase of a clock signal, in particular for clock recovery of a digital data signal |
DE69226283T DE69226283T2 (de) | 1991-12-23 | 1992-11-25 | Phasenverschiebung eines taktsignals, im besonderen zur taktwiedergewinnung eines digitalen datensignals |
AU32700/93A AU662033B2 (en) | 1991-12-23 | 1992-11-25 | Shifting phase of a clock signal, in particular for clock recovery of a digital data signal |
DK93901444T DK0619052T3 (da) | 1991-12-23 | 1992-11-25 | Forskydning af fasen af et kloksignal, specielt med henblik på klokgenoprettelse af et digitalt datasignal |
KR1019940702204A KR100233617B1 (ko) | 1991-12-23 | 1992-11-25 | 클럭신호의 위상 변경, 특히 디지탈 데이터 신호의 클럭 복구를 위한 장치 및 방법 |
SE9203543A SE513051C2 (sv) | 1991-12-23 | 1992-11-25 | Förskjutning av fasen hos en klocksignal, särskilt för taktåtervinning vid en digital datasignal |
PCT/SE1992/000809 WO1993013602A1 (en) | 1991-12-23 | 1992-11-25 | Shifting phase of a clock signal, in particular for clock recovery of a digital data signal |
EP93901444A EP0619052B1 (en) | 1991-12-23 | 1992-11-25 | Shifting phase of a clock signal, in particular for clock recovery of a digital data signal |
ES93901444T ES2118220T3 (es) | 1991-12-23 | 1992-11-25 | Cambio de fase de una señal de reloj, en particular para la recuperacion de la cadencia de una señal de datos digitales. |
JP5511584A JPH07502394A (ja) | 1991-12-23 | 1992-11-25 | 特にデジタルデータ信号のクロック回復のためのクロック信号の移相 |
US07/991,169 US5396523A (en) | 1991-12-23 | 1992-12-16 | Shifting the phase of a clock signal, in particular for clock recovery of a digital data signal |
CN92114843A CN1055812C (zh) | 1991-12-23 | 1992-12-23 | 用于数字数据信号时钟恢复的时钟信号移相系统及其方法 |
NO942171A NO308976B1 (no) | 1991-12-23 | 1994-06-10 | Skifting av fase ved et klokkesignal |
FI943017A FI107663B (sv) | 1991-12-23 | 1994-06-22 | Fasförändring av en klocksignal, företrädesvis avsedd för detektering av en digital signals tidsanpassning |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9103833A SE469616B (sv) | 1991-12-23 | 1991-12-23 | Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9103833D0 SE9103833D0 (sv) | 1991-12-23 |
SE9103833L SE9103833L (sv) | 1993-06-24 |
SE469616B true SE469616B (sv) | 1993-08-02 |
Family
ID=20384712
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9103833A SE469616B (sv) | 1991-12-23 | 1991-12-23 | Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal |
SE9203543A SE513051C2 (sv) | 1991-12-23 | 1992-11-25 | Förskjutning av fasen hos en klocksignal, särskilt för taktåtervinning vid en digital datasignal |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9203543A SE513051C2 (sv) | 1991-12-23 | 1992-11-25 | Förskjutning av fasen hos en klocksignal, särskilt för taktåtervinning vid en digital datasignal |
Country Status (15)
Country | Link |
---|---|
US (1) | US5396523A (sv) |
EP (1) | EP0619052B1 (sv) |
JP (1) | JPH07502394A (sv) |
KR (1) | KR100233617B1 (sv) |
CN (1) | CN1055812C (sv) |
AU (1) | AU662033B2 (sv) |
BR (1) | BR9206947A (sv) |
CA (1) | CA2126552C (sv) |
DE (1) | DE69226283T2 (sv) |
DK (1) | DK0619052T3 (sv) |
ES (1) | ES2118220T3 (sv) |
FI (1) | FI107663B (sv) |
NO (1) | NO308976B1 (sv) |
SE (2) | SE469616B (sv) |
WO (1) | WO1993013602A1 (sv) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE515076C2 (sv) * | 1992-07-01 | 2001-06-05 | Ericsson Telefon Ab L M | Multiplexor-/demultiplexorkrets |
US5870592A (en) * | 1996-10-31 | 1999-02-09 | International Business Machines Corp. | Clock generation apparatus and method for CMOS microprocessors using a differential saw oscillator |
US5949262A (en) * | 1998-01-07 | 1999-09-07 | International Business Machines Corporation | Method and apparatus for coupled phase locked loops |
US6014047A (en) * | 1998-01-07 | 2000-01-11 | International Business Machines Corporation | Method and apparatus for phase rotation in a phase locked loop |
US6343108B1 (en) | 1999-06-18 | 2002-01-29 | Philips Medical Systems (Cleveland), Inc. | Cone beam scanner using oblique surface reconstructions |
US6552619B2 (en) * | 2001-02-05 | 2003-04-22 | Pmc Sierra, Inc. | Multi-channel clock recovery circuit |
GB0413071D0 (en) | 2004-06-12 | 2004-07-14 | Texas Instruments Ltd | Triangulating phase interpolator |
US7917798B2 (en) | 2005-10-04 | 2011-03-29 | Hypres, Inc. | Superconducting digital phase rotator |
US8090067B2 (en) * | 2008-05-23 | 2012-01-03 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Circuits and methods for clock and data recovery |
US7759997B2 (en) * | 2008-06-27 | 2010-07-20 | Microsoft Corporation | Multi-phase correction circuit |
US7821316B2 (en) | 2008-08-29 | 2010-10-26 | Microsoft Corporation | Multiphase clock generator with enhanced phase control |
CN103107796B (zh) * | 2011-11-09 | 2016-02-03 | 群联电子股份有限公司 | 时脉数据恢复电路 |
US9200702B2 (en) | 2014-05-01 | 2015-12-01 | Ford Global Technologies, Llc | Driver aware adaptive shifting |
JP6492442B2 (ja) | 2014-07-25 | 2019-04-03 | 富士通株式会社 | 電子部品及び情報処理装置 |
US11201723B1 (en) * | 2020-09-08 | 2021-12-14 | Ciena Corporation | Highly linear phase rotators with continuous rotation |
CN114167135B (zh) * | 2021-11-19 | 2023-07-21 | 青岛仪迪电子有限公司 | 一种用于功率计的电压电流相角判别方法 |
CN116505928B (zh) * | 2023-06-28 | 2023-09-22 | 牛芯半导体(深圳)有限公司 | 应用于tx时钟的缓冲器电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3651487A (en) * | 1969-12-09 | 1972-03-21 | Ibm | Printer control system |
US4218771A (en) * | 1978-12-04 | 1980-08-19 | Rockwell International Corporation | Automatic clock positioning circuit for a digital data transmission system |
US4423382A (en) * | 1981-08-10 | 1983-12-27 | Reliance Electric Company | Circuit for generating two periodic signals having a controllable phase relationship therebetween |
JPS60251740A (ja) * | 1984-05-29 | 1985-12-12 | Nec Corp | タイミング同期回路 |
JPS6149536A (ja) * | 1984-08-18 | 1986-03-11 | Fujitsu Ltd | デイジタル位相同期回路 |
US4829257A (en) * | 1987-02-20 | 1989-05-09 | Cooper J Carl | Method and apparatus for continuously shifting phase of an electronic signal |
US4955040A (en) * | 1987-10-27 | 1990-09-04 | Siemens Aktiengesellschaft | Method and apparatus for generating a correction signal in a digital clock recovery device |
US4808936A (en) * | 1988-03-25 | 1989-02-28 | Tektronix, Inc. | Continuously variable clock delay circuit |
-
1991
- 1991-12-23 SE SE9103833A patent/SE469616B/sv not_active IP Right Cessation
-
1992
- 1992-11-25 DK DK93901444T patent/DK0619052T3/da active
- 1992-11-25 EP EP93901444A patent/EP0619052B1/en not_active Expired - Lifetime
- 1992-11-25 AU AU32700/93A patent/AU662033B2/en not_active Ceased
- 1992-11-25 KR KR1019940702204A patent/KR100233617B1/ko not_active IP Right Cessation
- 1992-11-25 CA CA002126552A patent/CA2126552C/en not_active Expired - Lifetime
- 1992-11-25 SE SE9203543A patent/SE513051C2/sv not_active IP Right Cessation
- 1992-11-25 WO PCT/SE1992/000809 patent/WO1993013602A1/en active IP Right Grant
- 1992-11-25 BR BR9206947A patent/BR9206947A/pt not_active IP Right Cessation
- 1992-11-25 JP JP5511584A patent/JPH07502394A/ja active Pending
- 1992-11-25 DE DE69226283T patent/DE69226283T2/de not_active Expired - Lifetime
- 1992-11-25 ES ES93901444T patent/ES2118220T3/es not_active Expired - Lifetime
- 1992-12-16 US US07/991,169 patent/US5396523A/en not_active Expired - Lifetime
- 1992-12-23 CN CN92114843A patent/CN1055812C/zh not_active Expired - Lifetime
-
1994
- 1994-06-10 NO NO942171A patent/NO308976B1/no unknown
- 1994-06-22 FI FI943017A patent/FI107663B/sv not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FI943017A0 (sv) | 1994-06-22 |
SE9203543D0 (sv) | 1992-11-25 |
US5396523A (en) | 1995-03-07 |
AU662033B2 (en) | 1995-08-17 |
BR9206947A (pt) | 1995-11-28 |
CA2126552A1 (en) | 1993-07-08 |
NO942171L (no) | 1994-08-23 |
CN1055812C (zh) | 2000-08-23 |
JPH07502394A (ja) | 1995-03-09 |
EP0619052A1 (en) | 1994-10-12 |
NO308976B1 (no) | 2000-11-20 |
SE9203543L (sv) | 1993-06-24 |
CN1077831A (zh) | 1993-10-27 |
CA2126552C (en) | 2002-03-05 |
DK0619052T3 (da) | 1999-02-01 |
FI107663B (sv) | 2001-09-14 |
EP0619052B1 (en) | 1998-07-15 |
SE513051C2 (sv) | 2000-06-26 |
ES2118220T3 (es) | 1998-09-16 |
WO1993013602A1 (en) | 1993-07-08 |
FI943017A (sv) | 1994-06-22 |
KR100233617B1 (ko) | 1999-12-01 |
AU3270093A (en) | 1993-07-28 |
SE9103833D0 (sv) | 1991-12-23 |
DE69226283T2 (de) | 1998-11-19 |
NO942171D0 (no) | 1994-06-10 |
DE69226283D1 (de) | 1998-08-20 |
SE9103833L (sv) | 1993-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE469616B (sv) | Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal | |
US5734283A (en) | Demultiplexor circuit | |
KR101236150B1 (ko) | 기계식 발진기 제어 전자장치 | |
KR100473813B1 (ko) | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 | |
US9520883B2 (en) | Frequency detection circuit and reception circuit | |
NO150260B (no) | Fremgangsmaate og anordning for i et telekommunikasjonssystem aa regulere fasestillingen hos et styrt signal i forhold til et referansesignal | |
JPH06303096A (ja) | デジタル的に制御された位相シフト方法およびデジタル的に制御可能な継続的可変長の遅延ライン位相シフタ回路 | |
KR102605646B1 (ko) | 비대칭 펄스 폭 비교 회로 및 이를 포함하는 클럭 위상 보정 회로 | |
US6525588B2 (en) | Clock control circuit and method | |
US20020084822A1 (en) | Clock interruption detection circuit | |
US8005180B2 (en) | Data decision apparatus and error measurement apparatus | |
US6836522B1 (en) | Clock signal extracting circuit, parallel digital interface including clock signal extracting circuit, clock signal extracting method and parallel data bit signal synchronizing method using clock signal extracting method | |
SE452516B (sv) | Metod och anordning for att meta elektrisk effekt overford i en ledning | |
RU2575771C1 (ru) | Компенсационный акселерометр | |
JPH067059B2 (ja) | 測定装置の分割回路 | |
JP2001189877A (ja) | サンプリング位相調整回路 | |
JP2003338736A (ja) | サンプリング回路 | |
JPS59226276A (ja) | 内燃機関用無接点点火装置 | |
JPS6043747B2 (ja) | 三相電源位相制御方式 | |
JPH035089B2 (sv) | ||
SE502106C2 (sv) | Fasinriktare | |
JPH09186563A (ja) | 信号生成回路およびその方法 | |
SE502114C2 (sv) | Bitsynkroniserare |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 9103833-1 Format of ref document f/p: F |
|
NUG | Patent has lapsed |