CN1055812C - 用于数字数据信号时钟恢复的时钟信号移相系统及其方法 - Google Patents
用于数字数据信号时钟恢复的时钟信号移相系统及其方法 Download PDFInfo
- Publication number
- CN1055812C CN1055812C CN92114843A CN92114843A CN1055812C CN 1055812 C CN1055812 C CN 1055812C CN 92114843 A CN92114843 A CN 92114843A CN 92114843 A CN92114843 A CN 92114843A CN 1055812 C CN1055812 C CN 1055812C
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- control
- clock signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 48
- 230000008859 change Effects 0.000 claims description 27
- 238000012937 correction Methods 0.000 claims description 27
- 230000010363 phase shift Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 14
- 230000001105 regulatory effect Effects 0.000 claims description 12
- 102100033265 Integrator complex subunit 2 Human genes 0.000 claims description 7
- 108050002021 Integrator complex subunit 2 Proteins 0.000 claims description 7
- 238000004088 simulation Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 12
- 238000007600 charging Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明涉及数字数据信号的时钟恢复。相位检测器接收数据信号，并在时钟恢复后发送它。借助于由输入时钟信号产生且相互之间具有相移的一定数量辅助时钟信号，相位校正装置建立和发送一个数据信号的恢复后的时钟信号。恢复后的时钟信号馈送给相位检测器，它检测该数据信号和它的恢复后的时钟信号之间即使有也是很小的相位位置误差，并发送与此相关的信息给相位校正装置。
Description
根据本发明的第一个方面特别涉及到一种用于时钟信号移相的系统，该系统包括用于接收所述时钟信号和提供相对于所述时钟信号移动相位以及彼此相互移动相位的一定数量的辅助时钟信号的第一装置；用于在两个所述时钟信号的所期望的新相位位于其中的相位之间选择两个辅助时钟信号的第二装置；和在具有所述希望相位的信号获得以前，把两个所选择的辅助时钟信号彼此混合起来的第三装置。
根据本发明的第二个方面还涉及到了一种数字数据信号时钟恢复的方法，其中，一定数量相互移相的辅助时钟信号被用于在数据信号和它的恢复后的时钟信号间即使有也是很小的相位位置误差的检测结果基础上产生一个该数据信号的恢复后的时钟信号。
用于数字数据信号时钟恢复的系统包括在时钟恢复后用于接收一个数据信号并发送同一信号的相位检测器，用于借助一定数量相互移相并来自输入时钟信号的辅助信号建立和传送与数字信号相关的恢复后时钟信号的相位校正装置，所述恢复后时钟信号被馈送给相位检测器以用于检测在数据信号和它的调整后时钟信号之间即使有也是很小的相位位置误差，并将与此相关的信息传送给相位校正装置。
有记载的提供时钟恢复的传统方法被称为SAW表面声波滤波器，或称为电压或电流控制振荡器。这些解决办法有下述缺点：
SAW滤波器相对较贵，浪费空间，不能集成化，耗费较大的功率，另外，每一个输入端需要一个滤波器。
除了晶体以外，受控振荡器当然能够被集成化，但它需要较大数量的电子电路去执行控制，并耗费较大的功率。
通过美国专利4,955,040已经了解了一种数字时钟恢复系统该系统包括一个用于数字数据信号的相位传感器。该相位传感器按照数字数据信号的相位位置，向相位校正装置提供信息并由此获得成为该数字信号恢复后的第一辅助数据时钟信号以及相对第一辅助数据时钟信号具有规定相位差的第二辅助数据时钟信号。相位传感器比较数字数据信号的脉冲有效沿和第二辅助数据信号两者间的相位关系，若比较的结果未发现有相位差，则产生一个校正信号，该校正信号使得两个辅助数据时钟信号的相位校正导致建立一个规定的相位差。
在美国专利4,218,771中，阐述了一种受控制的移相电路。在伪误差检测器控制之下，时钟脉冲的相位相对于所接收的信号被不断地优化。
在日本专利JP 60-251740中阐述了如何利用定时同步系统永远保持取样的最佳定时，上述定时同步系统包括一个相位可变电路，该电路能自动地控制/调节由形成与定时信号有关的原始振荡器的振荡器所输出信号的相位。
在日本专利61-49536中，叙述了数字相位同步电路。通过在输入时钟信号的基础上对输出时钟信号两个方向相移的幅度的检测和相对于所检测的值正比地设定相位校正来使电路输出时钟信号的相位被校正，且其相位锁定特性得到改善。
本发明的第一个目的就是根据本发明的第一个方面提供一种系统，该系统允许时钟信号相位简单地、持续地移动。
本发明的第二个目的是提供一种根据本发明的第二个方面介绍规定类型的方法和系统，用于可以被集成的数字数据信号的时钟恢复，且与传统的解决办法相比较，本发明更便宜、功率损耗更小。
根据所述的第一方面的系统，其特征在于：
多个可控开关装置，它具有用于接收所述辅助时钟信号的辅助时钟信号输入和在其上获得具有所希望相位信号的公共输出，
控制信号发生器，用于提供具有可变幅值和符号的控制信号，
选择器电路，具有一个用于接收所述控制信号的控制输入端，和联在其上用于使它们各自辅助时钟信号的开关导通的控制输出端，以及不断地跟随所述控制信号的幅值和符号、并借此指引选择和启动多个控制输出的启动装置。
根据一个优选的实施例，所述启动装置包括一个模拟控制网络和一个模拟选择器，两者被连接来用以接收控制信号，控制网络控制选择器，用以通过一个所选输出全部打开相应的开关装置，以使相应的辅助信号得以通过而不减小其幅值，另外，还用以通过另一选择控制输出把具有正确符号的控制信号连接到一个相应的开关装置上，以使具有由控制信号幅值所确定减小幅值的相应辅助时钟信号得以通过。
该系统最好包括一个用于将控制信号反相的反相装置、一个用于接收控制信号的具有第一输入端的模拟开关、一个用于从所述反相装置接收控制信号反相值的第二输入端以及一个连接到所述模拟选择器一个输入端的一个输出端。所述控制网络控制所述模拟开关所述第一或第二输入端的选择，用以确定在其输出端上所出现的输出信号的符号。
根据另外一个优选的实施例，所述的可控开关装置包括多个差动连接的第一和第二受控开关对，
所述的开关对被置于电压源装置和具有第一和第二端的公共差动输出端之间，用以形成与所述具有所希望相位的信号相关的所述公共输出。具有各自输出端的每一开关对的所述第一和第二受控开关被分别连接到所述第一和第二端，
所述开关对还通过含有电流源装置的电流通道装置和连接到所述控制输出端的控制装置连接到所述电压源，用以控制到所述开关对的电流流动。
所述受控开关具有被连接来接收所述辅助时钟信号的控制输入端。
所述差动连接的开关对最好依次以开关对的形式进行连接，用以在形成最后所述开关对的两个差动连接对之一的第一受控开关的控制输入端上和另外的差动连接开关对的第二受控开关的控制输入端上接收一个所述辅助时钟信号，和在所述一个开关对的第二受控开关的控制输入端上以及所述另外开关对的第一受控开关的控制输入端上接收另外一个所述辅助时钟信号。
另外，所述电流通道装置最好包括用于每一个所述差动连接对的各自的电流通道，在每个电流通道中的所述电流源装置包括各自的可控电流源，和所述控制装置包括所述可控电流源的各自的控制输入端。
另外，所述电流通道装置可以包括用于每一个差动连接开关对的各自的第一电流通道和为所述第一电流通道和所述电源装置间的所有差动连接开关对所共有的第二电流通道，所述电流源装置包括在所述第二电流通道中的公共电流源，和所述控制装置包括在每个所述第一电流通道中具有各自一个控制输入端的各自的可控开关装置。
进一步根据第一方面系统的最佳实施例，所述可控开关装置包括多个至少有一个差动连接开关对的组，每组都具有第一和第二受控开关，所述开关对被安置在电压源和具有第一与第二端子的公共差动输出端之间，以用于形成与具有所希望相位的所述信号相关的所述公共输出端，每个开关对的所述第一和第二受控开关分别具有各自连接到所述第一和第二端的输出端，所述开关对组被进一步通过多个具有被连接到一个逻辑电路上的控制输入端的数字化可控制的电流源连接到所述电压源装置上，上述逻辑电路具有作为一个输入信号的具有可变幅值和符号的所述控制信号，和所述受控开关具有被连接来用于接收所述辅助时钟信号的控制输入端。
在本实施例中，所述的差动连接开关对最好依次以开关对的形式进行连接，用以在形成最后所述开关对的两个差动连接开关对之一的第一受控开关的控制输入端上和在另外差动连接开关对的第二受控开关的控制输入端上接收一个所述辅助时钟信号，和在所述一个开关对第二受控开关的控制输入端上以及在所述另外开关对第一受控开关的控制输入端上接收另一个所述辅助时钟信号。
每一个所述的差动连接开关对可以被连接，用以在它们的第一和第二控制输入端上交替地接收所述辅助时钟信号相应开关对的两个辅助时钟信号。
所述的每一组最好包括通过至少两个所述可数字控制的电流源并联连接到所述电压源装置的第一和第二受控开关的唯一差动连接开关对。
另外，每一组可包括一个以上的第一和第二受控开关的所述差动连接开关对。
根据本发明第二个方面的方法，其特征在于若相位位置误差不为零，并且所调整时钟信号的相位位置落在两个辅助时钟信号的相位位置之间，那么，所述两个辅助时钟信号被彼此混合，用以形成一个具有与数据信号相同相位位置的经调节的恢复后时钟信号。
最好在调节两个辅助时钟信号的相对幅值时执行上述混合。
在一个优选的实施例中，所述相位误差检测的结果以具有就是相位位置误差量度的幅值的误差信号的形式产生，符号指出用来调节恢复后时钟信号的相位的方向，所述的幅值和符号被用作用于调节的控制参数。
所述控制参数最好可以被用于选择两个待被混合的辅助时钟信号，幅值参数也被用作去控制一个辅助时钟信号幅值的变化。
根据本发明第二个方面的系统，其特征在于相位校正装置包括一个相位改变电路，用于若相位误差不为零、且恢复后的时钟信号的相位落在两个辅助时钟信号有关的相位之间时，该相位改变电路将使这两个辅助时钟信号彼此相混合，以形成一个经调节的恢复后时钟信号，该信号与数据信号具有相同的相位位置。
相位改变电路最好包括一些可控开关装置，用于在辅助时钟信号输入端上接收所述的辅助时钟信号并连接到公共输出端，在公共输出端上获得具有相移的恢复后时钟信号，选择器电路具有多个输出端，它们被连接来用以控制，使得它们的各自辅助时钟信号得以通过相应开关装置，还具有启动装置，用以连续跟随控制信号的幅值和符号，并借此指引，选择和启动一些控制输出端。
在最佳实施例中，检测器电路以模拟信号的形式产生和发送相位信息，该模拟信号的幅值就是相位误差的测量值，其符号指出相位误差的方向，启动装置包括模拟控制网络和一个模拟选择器，这两者被连接用以接收模拟信号，控制电路通过两个所选控制输出端之一控制选择器全部打开相应的开关装置，以使其辅助时钟信号得以通过而不减小其幅值，并且通过另外的选控制输出把具有正确符号的模拟信号连接到相应的开关装置上，以使得具有由控制信号的幅值所确定的幅值减小的辅助时钟信号得以通过。
在这种联接关系中，本系统最好包括一个用于将控制信号反相的反相装置，和一个具有用于接收控制信号的第一输入端、一个用于从所述反相装置中接收的控制信号反相值的第二输入端和一个连接到所述模拟选择器输入端的输出端的模拟开关，所述控制网络控制所述模拟开关对所述第一或第二输入端的选择，用于确定在其输出端上所出现的一个输出信号的符号。
根据一个优选的实施例，所述的可控开关装置包括一些第一和第二受控开关的差动连接开关对，所述的开关对被安置在电压源装置和具有第一与第二端的公共差动输出端之间，以用于形成与具有所需相位的所述信号相关的公共输出端，每一开关对的所述第一和第二受控开关都具有分别连接到所述第一和第二端的各自输出端，所述开关对还通过包含有电流源装置的电流通道装置和连接到所述控制输出端的控制装置，连接到所述的电压源装置，以用于控制到所述开关对的电流流动，所述受控开关具有被连接用来接收所述辅助时钟信号的控制输入端。
所述的差动连接开关对最好依次以开关对的形式被连接，用以在形成最后所述开关对的两个差动连接开关对中一个的第一受控开关的控制输入端上和在其它的一个差动连接开关对第二受控开关的控制输入端上接收一个所述辅助时钟信号，并且在所述的一个开关对第二受控开关的控制输入端上和在所述其它一个开关对第一受控开关的控制输入端接收另一个所述辅助时钟信号。
在另一个优选实施例，所述的电流通道装置包括用于每一个所述差动连接开关对的各自电流通道，所述的电流源装置包括每个电流通道中各自的可控电流源，和所述的控制装置包括所述可控电流源各自的控制输入端。
另外，所述电流通道装置可以包括用于每个所述差动连接开关对的各自第一电流通道、在所述第一电流通道和所述电压源之间为所有差动连接开关对所共有的第二电流通道，所述电流源装置在所述第二电流通道中包括一个公共电流源，所述控制装置包括在所述每一个第一电流通道中具有相应控制输入端的相应可控开关装置。
在依据本发明第二方面的系统的另一个非常优选的实施例中，所述可控开关装置包括至少具有一个差动连接开关对的组，每个开关对有第一和第二受控开关，所述的开关对被安置在电压源装置和具有第一和第二端的公共差动输出端之间，用以形成与具有所希望相位的所述信号相关的所述公共输出端，每一开关对所述第一和第二受控开关具有分别连接到所述第一和第二端的各自的输出端，所述的开关对组通过一些具有连接到一逻辑电路的控制输入端的可数字控制电流源连接到所述的电压源装置，上述逻辑电路具有作为输入的、具有可变幅值和符号的所述控制信号，和所述受控开关具有被连接用以接收所述辅助时钟信号的控制输入端。
所述差动连接开关对最好依次以开关对的形式被连接，用以在形成最后所述开关对的两个差动连接开关对之一的所述第一受控开关的控制输入端上和在其它一个差动连接开关对第二受控开关的控制输入端上接收一个所述辅助时钟信号，并且在所述一个开关对第二受控开关的控制输入端上和所述其它一个开关对第一受控开关的控制输入端上接收另外一个所述辅助时钟信号。
每个所述差动连接开关对可以被连接，用以在它的第一和第二控制输入端上交替地接收所述辅助时钟信号相应开关对的两个辅助时钟信号。
所述的每一组最好包括通过至少两个所述可数字控制的电流源并联连接到电压源装置的第一和第二受控开关的唯一的一个差动连接对。
另外，每个组可以包括一个以上的第一和第二受控开关的所述差动连接开关对。
在附图中：
图1是根据本发明的时钟恢复装置的示意方框图；
图2示出了根据本发明包括了以“时钟旋转器”形式存在的时钟恢复装置的较详细方框图；
图3a-e是依据附图2的用于获得90°相移辅助时钟信号的相位校正装置的信号示意图；
图4是相位校正装置一个实施例的示意图；
图5和图6详细示出了图4中的一部分；
图7a-d是在用于使能调整后时钟信号持续变化的相位校正装置中获得的控制信号的示意图；
图8是表示了相位校正装置工作方式的状态图；
图9是表示了具有相位变化的恢复后时钟信号幅值变化的矢量图；
图10a-g示出了根据图2的相位检测器的信号示意图；
图11示出了根据本发明图2的相位检测器的另一实施例；
图12示出了根据图11的相位检测器的信号示意图；
图13的图示出了根据图1用于在数据流情况下进行时钟恢复的时钟恢复系统的应用；
图14的示意图表示了根据图13的用于将公共相位位置传送给一系列时钟恢复数据流的电路；
图15是相位校正装置中所包括的相位改变电路另一实施例的电路图；
图16的矢量图示出了根据图15的具有相位改变的输出时钟信号幅值的变化；
图17的电路图示出了根据图15的电路的另一种形式；
图18的矢量图示出了在根据图17的电路中，具有相位变化的输出时钟信号的幅值变化；
图19示出了类似于图15所示，但是由数字控制的相位改变电路；
图20和21是用于控制图19所示电路的两个控制逻辑电路实施例。
图1所示用于时钟的数字数据信号Din恢复的系统包括一个相位检测器2。相位检测器2具有一个用于接收数据信号Din的输入端4，和一个用于在时钟恢复后发送同一信号的输出端6。相位校正系统8具有一个输入端10，用以接收来自时钟12或以外部时钟信号形式出现的基准时钟信号CKin。
参见图2，相位校正系统8包括电路14，用于从基准时钟信号CKin中获得一些相互移相的辅助时钟信号。相位校正系统8还以下面将要详述的方式被构成，用以建立和传送与数据信号相关的恢复后时钟信号CKut。恢复后时钟信号被馈送给下面还将详述的检测器2，该检测器检测数据信号和它的恢复后时钟信号之间即使有也是很少的相位误差，并将与此相关的信号传送给相位校正系统8。
相位校正系统8包括一个相位改变电路16，若相位位置误差不为零，且该恢复后时钟信号的相位位置落在两个辅助时钟信号的相位位置之间，那么电路16将这两个辅助时钟信号彼此相互混合用以形成具有与该数据信号相同相位位置的经调节的恢复后时钟信号。同样，这一点也将在下面予以详细叙述。
相位改变电路16在下面还将称为时钟或相位旋转器。
特别是，恢复后时钟信号CKut被馈送给相位检测器2的一个输入端18，该检测器2以电流信号Iint2的形式建立一个相位位置信息，该信息又被馈送给电路16的控制输入端20。如在下面将要详述的，该电流信号被建立，其幅值将形成相位位置误差值的量度，其符号指出有关调节恢复后时钟信号相位位置的方向。
参考图2和图3，下面将详细阐述电路14的设计和功能。
电路14包括两个相位延迟和差动级22和24，它们由差动放大器组成，其速度和带宽可以借助下面将要叙述的方式所产生的外部基准电流予以控制。
延迟级22位于输入端26上，用以接收时钟信号CKin和将该信号延迟90°，并在相应输出端上发送该90°信号和它的反相信号，即相对于输入时钟信号CKin移相270°的信号。延迟90°相位的信号被送给延迟级24的一个输入端28，该延迟级24接下来进一步将其移相90°，即相对于输入时钟信号移相180°，并在相应输出端上发送该信号及其360°反相信号。
在图2和下面的四个附图中，如此获得的延迟相位信号由其相对于时钟信号CKin的相应相位延迟值表示。
时钟信号CKin和360°信号被分别馈送给积分器30的正、负输入端，与输出电流同样低的该积分器的带宽可以被认为是直流电流。积分器30具有一个附加门输入端32，用于使得该积分器仅在该输入端上接收正信号时被启动，90°信号被馈送给该积分器的该门输入端32。借此，积分器30被构制成能够产生上述用于延迟级22、24的外部基准信号，并在反馈给两延迟级22和24相应控制输入端34和36的输出端33上传送同一信号，并借助所述基准信号控制后者，从而使它们都被置于90°相位延迟。
图3a-d示出了与在水平方向上互相跟随的三种不同情况相关的积分器30的时钟信号CKin、90°信号、360°信号和输出信号Iint1。这些是具有延迟级的分别为恰好90°、少于90°和多于90°的相位移。如对图3a和图3e相比较看到的，后两种情况包括时钟信号CKin和360°信号之间相应的相位移，并如由图3d所看到的，由检测器30给出其脉宽相当于相位移的正和负电流脉冲。图3e示出了作为延迟级上相位移或角度误差φ的函数的平均电流
Iint1。积分器的输出电流在90°相移处为零。
根据上述设计成差动放大器的延迟级22和24以及积分器30的设计与工作对本专业技术领域人员来讲是明显的，因此，无需再进一步详述。
下面将参照图2和4-9进一步详述相位改变电路16的设计和功能。
得自延迟级22和24的90°、180°、270°和360°输出信号分别被馈送给包括在相位改变电路16中的相应的开关元件38、40、42和44。开关元件可以由某种形式的可控阻抗、如FET阻抗或MOS晶体管组成。恢复后时钟信号以下面将要叙述的方式在开关元件38-44的输出端上获得，所述输出端被并联连接到相位检测器2的输入端18上。
接收上述电流信号的控制输入端20形成了模拟选择器电路46的一个输入端，该电路通过输出端48、50、52、54控制相应开关元件38、40、42和44的导通以使它各自的相移信号得以通过。
图4更详细地示出了一个选择器电路46的实施例。传送给选择器电路46的电流信号一方面被导入下面将要详述的、包括有数字逻辑的逻辑控制网络56的一个输入端55，另一方面，还被导入在输入端60上接收该电流信号的模拟开关58，并通过反相放大器62，在该模拟开关58的输入端64上接收该电流信号的反相值。开关54的输出端被连接到具有4个输出端68、70、72和74的模拟选择器66上，模拟选择器66的4个输出端68、70、72和74连接到选择器电路46各自相应的一个输出端48、50、52和54上，还连接到逻辑控制网络56的4个输入端76、78、80和82中各自相应的一个上。后者有两个输出端，一个连接到模拟开关58的控制输入端84，另一个连接到模拟选择器66的控制输入端86。
图4中所设计的输出端48-54上的电容88、90、92和94表示寄生和辅加电容，它们即使有也是很小的。
输入端76、78、80和82中的每一个详细地示于图5。在每一输入端和数字逻辑之间，有两个并联连接的比较器96和98，比较器96的正输入端接收以下面将要详述的方式从电流信号中获得的一个控制电压，并在其负输入端上接收一置位第一基准值ref1，且当所述控制电压超过该基准值时，给出最大输出信号。比较器98以同样方式在其负输入端上接收一个以下面将要详述的方式从电流信号中获得的控制电压，并在其正输入端上接收一置位第二基准值ref2，且若该控制电压低于该基准值，则给出最小输出信号。借助两个比较器96和98的上述功能，根据来自选择器66的输出被完全置于最小或最大值的时间执行一个检测，同样，这将在下面予以详述。
输入端76-82中的每一个进一步包括两个其连接状态如图所示、以n和p型MOS晶体管100和102形式示意性表明的保持功能，它们由来自数字逻辑的信号加以控制，用以在当其保持相位位置为固定电平0或1(图7)时，保持选择器66的相应输出。所述电平将在下面详细规定。
就图6而言，逻辑控制网络56的输入55通过比较器104，特别是通过其正输入端连接到其中所包括的数字逻辑。在比较器的负输入端上与基准值ref3进行比较，以检测来自检测器2的电流信号Iint2具有正的还是负的符号，该检测给出了CKut的相位是超前还是滞后，从而使得数字逻辑能够在正确的方向上改变相位。
逻辑控制网络56的数字技术保证电流信号Iint2通过选择器66以予定方案被周期性地连接到输出端68、70、72和/或74上，有关这点下面还要详细叙述，从而借助模拟开关使其具有一个正确的符号。电流信号向相应的电容88、90、92或94充电，所产生的充电电压被加到相应开关元件38、40、42或44的控制电极上。
图7a-d的曲线简单地示出了上述方案。这些曲线表示了电容88-94的充电电压Ua、Ub、Uc、Ud，还表示了在代表CKin和CKut间相位移的较低水平公共轴上的阶段符号。曲线中的0或1电平意味着借助依据于图5所述系统使相应信号分别被全部阻断或全部联接到电路中去。斜线表示相应电容的充电和放电，它使能开关元件38-44的持续控制，并借此使能调整后时钟信号CKut相位的持续控制。特别是它是通过这样一种数字逻辑达到的，这种数字逻辑的功能如图8的状态图所示。
在图8所示状态图中，状态环路表示了开关元件38、40、42和44的连续状态变化和各自环路上的阶段符号，上述相应环路指出了依据所看到的该环路沿图7水平轴与该状态相关的起点。
字母a-d代表了图7中的相应曲线a-d，与字母相结合的“＝0”和“＝1”分别指出相应电压Ua-Ud的状态0和1，与字母相结合的“+”或“-”分别指出相应曲线的正和负沿状态，与字母相结合的“max”或“min”分别指出正和负沿的结束。
+Iint2和-Iint2表示一个信息，该信息表明Iint2的符号是正的还是负的。
在0°度环路中，在状态曲线b＝c＝0情况下，d＝1包括逻辑控制网络56的逻辑通过保持功能100和102保持输入端78和80为固定电平0，保持输入端82为固定电平1。有关的“a+”、“a”包括该逻辑控制选择器66以维持输出端68打开，“+”意味着通过用于检测输入端55上Iint2符号的逻辑(图6)控制开关58，维持其输入端60的打开状态，即通过选择器，使Iint2非反相的得以通过。
其结果是开关元件44被保持完全打开达360°(°)信号，和电容88被来自输出端68的电流充电，从而使得开关元件48被连续打开达90°信号。在公共输出端上得到来自开关元件的两个所述信号的混合信号，并在90°信号幅值增加的情况下，导致所产生信号(CKut)的相位从0开始连续增加，这相当于沿图7曲线的正沿向上移动。
如果电流Iint2停止流动，逻辑也停止。且电容88的充电也停止。一方面，由于逻辑输入端82的状态保持在固定状态的影响，另一方面也由于电容88保持它所获得的充电，和它的电压保持开关元件38所获得的打开状态的影响，这导致了开关元件44自此以后被保持在打开状态。CKut被引入具有Din的相位。
然而，假如Iint2继续以正符号流动，那么，在最后一个开关元件38和44都被完全打开的地方将获得一个状态，该状态意味着CKut的相位在0°和90°之间移动一半距离，即45°。现在，该逻辑通过相应的比较器对96、98(图4、5)进行传送，以使其输入端76超过基准值ref1，并通过其输入端55(图6)使电流信号继续具有正信号。以从图8中较上状态园开始的顺时钟指向的状态改变箭头“Iint2 & amax”为特征的这个状态使该逻辑保持住输入端76上的状态，转换Iint2到开关58的输入端64，并打开输出端74，从而通过改变电流流动方向(参看图8中45°园内的“d-”)使电容74放电。现在获得了由状态图45°园所规定的状态。若电流Iint2在那以前未变成零，那么，所产生的360°信号幅值的减少导致了由360°信号和(沿图7中d的负沿)继续向前移动90°的信号相混合而成的信号(CKut)的相位，后者信号是当电容94被完全放电时得到的，在这种情况下，CKut的相位停止在45°和90°之间的值上。
现在获得了与45°和90°状态园之间顺时针方向状态变化指向相联系所规定的状态“Iint2 & dmin”，该状态通过逻辑进行传送，这意味着输入端78、80和82取相同状态。若Iint2的符号继续保持为正，那么，该逻辑被置位以打开与具有正符号的Iint2相关的开关58的输入端60和选择器66的输出端70，从而遵循图7中曲线b的正沿、并参照图8 90°园中的“b+”向电容90充电。
当Iint2的长度不为零时，逻辑依据图8的状态图，以与上述相同的方式继续工作，用以继续改变CKut的相位。检测是由Iint2的符号确定的，即遵循内部状态变化指向，它以负Iint2在图中顺时针计数。
若Iint2很小，即若只出现很小的相位误差，那么在相应输出端48-54上获得相对慢的再充电，借此，通过可控阻抗38-44获得相对慢的相位变化。然而其结果就变成了一个以图7和图8为基础的缓慢移动，并借此继续相位变化。
较大的电流Iint2导致了来自模拟选择器66输出端上的电容较快的再充电，并借此获得较快的相位变化。
电容88-94的值也影响其速度，例如，电容值增加，处理将变得较慢。
上述内容也可以借助图9的矢量图予以表示。其中，表示由两个信号混合而成的信号箭头Umix、即CKut的幅值给出了用于在CKut和CKin之间建立相移φ的该信号的幅值。如能看到的，该幅值在四个场合下最大，即当分别为90°、180°、270°和360°时，它们未被混合而单独地获得。
对于本专业人员来讲，为了能够依据状态图执行上述内容，实际应用该逻辑控制网络是很容易办到的，因此无需在这里详细叙述。能够成为问题的是通常应用的序列电路，每个这样的序列例如是由i.aMOS晶体管组成的。
分别对于每一个输入端60、64和每一个输出端68、70、72、74，开关58和66都配备有适当连接的传送门，这些门包括由控制网络56进行数字控制的MOS晶体管。在图4中表示成每一个单一输入的输入端84和86实际上分别对应于两个和四个控制输入。这里，本专业人员同样理解如何在实践中执行这点。
分别参考图2、10、11和12，下面将详细叙述一个有关相位检测器电路2的设计及功能的实施例。
在根据图2的实施例中，相位检测器电路2的输入端4一方面被连接到与门156的一个输入端，另一方面被连到一个MS触发器158，即边缘触发的D触发器的D输入端。MS触发器158的时钟输入端连接到与恢复后时钟信号CKut相关的输入端18，其输出端连接到与门156的反相输入端，与门156的输出接到积分器160的负输入端。MS触发器158的输出一方面还要连接到与门162的输入端，另一方面还要连接到另一MS触发器164的D输入端。反相的MS触发器164时钟输入同样被接到与恢复后时钟信号CKut相关的输入端18上，且其输出端被连接到与门162的反相输入端上，与门162的输出端被连接到积分器160的正输入端上。MS触发器164的输出还被连接到相位检测器2的输出端6上，用以在时钟恢复后提供数据信号Dut。积分器160的输出端被连接到与选择器电路46相关的输入20端上。
图10a-g中示出了与三种不同情况相关的图形，它们在水平方向上是彼此相互跟随的，这些图形包括：输入数据信号Din，恢复后时钟信号CKut，来自MS触发器158的输出信号D1、积分器160正输入端上的输入信号I+、输出数据信号Dut、积分器负输入端上的输入信号I-、以及由I+和I-组成的信号，该组成信号通过积分导致积分器1 60输出电流Iint2。特别是当参照恢复后时钟信号CKut时，这三种情况分别是：正确的时钟，早的时钟和晚的时钟。
输入数据信号Din出现在与门156的输入端上，并被CKut时钟计入触发器158。当正确的时钟出现时，时钟计入利用正时钟沿执行“进入数据眼中央”的操作，借此，数据信号D1变成移动了时钟周期的一半，并在与门156的反相输入端上被反相，随后，与其另一输入端上的Din一起形成了与门输出端上的信号I+、信号I+脉冲的正沿借此与Din的正沿相吻合。
由于MS触发器164时钟输入端上的CKut被反相，在该触发器中D1的时钟计入以与在触发器158中Din的时钟计入类似的方式被执行。Dut将被相对于D1移动半个时钟周期，即：Dut和Din被以同样的方式相对于CKut的正沿定位。Dut在与门162的反相输入端被反相，并与其另一输入端上的D1一起在该与门的输出端上形成信号I-。在这种情况下与信号I+等长的信号I-的脉冲正沿因此将与I+的负沿相吻合，这导致了电流Iint2变成零。
在另外两种、即分别是早时钟和晚时钟情况下，Din被太早和太晚地由CKut时钟计入触发器158。这就导致了相应信号I+脉冲长度的变化，这种情况是从图10d发生的，而同时脉冲I-又保持在不变化状态。因此，由I+和I-组成的相应信号便获得了图10g所示的形状。其结果就变成了借此而积分的电流信号Iint2在早时钟时是负的，在晚时钟时是正的。
如上所看到的，在图2所示相位检测器2的该实施例中，仅检测了Din的正沿。若能检测正和负沿两者，就能更适当地建立时钟。这可以简单地通过图11所示相位检测器另一实施例予以执行。特别是前面实施例中所使用的与非门分别由异或门156′和162′来取代。与图10a-g同样三种情况相关的对应曲线示于图12a-g。
基准时钟信号CKin可以被多个如图1所示的时钟恢复电路所共有，这些电路用于接收每一个属于它自己的数据流，并被简单地示于图13。每个输出数据流都具有它自己的恢复后时钟CKut，但这些时钟都不具有任何公共的相位位置。在很多情况下，例如假如数据流是被一起进行多路传输的情况下，后者可能是很希望的。对于每个数据流执行该功能的电路示于图14。
根据图14的电路被构成由两部分组成的FIFO(先进先出)，一部分a被用于读数据信号Dut和来自时钟恢复电路的其时钟CKut，和另一部分b被用于读出其相位已被调节到公共相位位置的数据信号。在图14中，对应于Dut的输入数据信号被表示为Da，它的时钟表示为CKa，这样它对应于CKut。各相位都要调整到一个公共时钟，该公共时钟被表示为CKb，输出数据信号被表示为Db。CKb可能是与来自时钟恢复电路之一的CKut相同的时钟，也可能是一个单独的时钟。
部分a包括第一MS触发器170，它被用来通过将反相输出反馈到D输入端而作为一个二分频器。在它的时钟输入端接收CKa。具有CKa频率一半频率的触发器相互反相的输出信号被馈送给各与门172和174的一个输入端，这两个与门另外的各输入端接收CKa。这就导致了在两个与非门172和174输出端的每一个上面交替出现的每一个第二时钟脉冲，所述的输出端被连接到相应MS触发器176和178的时钟输入端上。MS触发器176和178的D输入端被连接用来接收Da。这导致了每一个第二数据位被时钟计入每一个对应的MS触发器。
在部分b的读出是以相应方式执行的。MS触发器176和178的输出通过相应与门180和182的一个输入端被连接到或门184的每一输入端。或门184的输出端一方面连接到MS触发器186的D输入端，另一方面，通过延迟元件187连接到MS触发器188的D输入端。MS触发器186和188的时钟输入端接收时钟信号CKb，它们以下面将要叙述的方式控制从触发器176和178的每第二个则触发器186和188的读出。
特别是，CKb也被馈送给另一个触发器190的时钟输入端，该触发器以与触发器170相同的方式作为二分频器，并且它的非反相输出端被连接到异或门192的一个输入端上，异或门192的输出端被连接到与门180和182相应第二输入端上，而后者是通过了一个反相器194进行连接的。另一连接到门192的另一输入端上的MS触发器196的反相输出端同样被连接成二分频器，其时钟输入端通过异或门198被连接，用以接收在MS触发器196和198输出端上出现的信号。
对MS触发器188的读出是经延迟元件187执行的，所以该触发器接收某些延迟了的数据。如果两个触发器186和188的时钟与数据不同，那么读出是在一个沿上执行的，且在这部分中，触发器186被重复计时。这导致读出被移动一个完整的时钟周期。并进一步导致对在输入和至少一个时钟周期的输出减去元件187的延迟之间相位变化的抵抗力。Db被从MS触发器186的输出端输出。
依据图14的FIFO电路应尽可能的短，通常只用于两位。这是能够涉及在部分a和b之间至少一个时钟周期处的相位移而又不损失数据的最小值。当然，FIFO能够在需要能涉及较大相移而不丢失信息时被制作得稍长。
在上述实施例中，辅助时钟信号的数量可以进一步被指定为每秒四个，这可以被认为是最佳数，但达里没有任何限制。通常所述的数量被定为至少为3。
图1和4中的方框或时钟旋转器16的混合部分可由混合级的某些适当形式，如一个双极型来取代、即以电流漏极的差动级代替开关元件38-44中的每一个。
一个这样的例子示意性地示于图15。图2中可控开关元件38-44在这里被若干差动连接的第一和第二受控开关的开关对200、202、204和206所取代，在这里，开关对是以晶体管形式出现的。
所述的开关对被安置在标为VEE的电压源装置和具有第一和第二端208和210的公共差动输出端之间，以为具有所希望相位的信号，即CKut形成公共输出端。每个开关对第一和第二受控开关200.1、200.2、202.1、202.2、204.1、204.2和206.1、206.2分别具有它们各自的输出端，这些输出端被分别连接到所述第一和第二端208、210。
差动连接的开关对200-206被以下面将要详述的方式，通过含有电流源装置的电流通道装置和连接到控制输出端48-54的控制装置被连接到所述的电压源装置VEE，用以控制差动连接开关对200-206的电流流动。
特别是，所述电流通道装置包括用于每一个所述差动连接的开关对的各电流通道，并且所述电流源装置在每个电流通道中包括各可控电流源212、214、216-218，所述的控制装置包括连接到控制输出端48-54的所述可控电流源212-218的各控制输入端。
利用下面将要详细叙述的方式，差动连接的开关对中晶体管的控制输入端，即基极用于接收辅助时钟信号。
具体讲，差动连接的开关对依次以开关对的形式被连接起来，用以接收图15所示的两个辅助时钟信号。参考例如两个开关对200和204，可以看到，在差动连接的开关对200的第一晶体管200.1的基极上和在差动连接的开关对204第二晶体管204.2的基极上接收0°辅助时钟信号。在开关对200第二晶体管200.2的基极上和在开关对204的第一晶体管204.1的基极上接收180°信号。
类似地，差动连接的开关对202和206形成了一个开关对，用以同样的方式接收90°和270°辅助信号。
在图15中可以看到，电阻与每一发射极串联。该电阻被称为发射极简并电阻，用于改进晶体管输出信号的线性。相位旋转器的输入信号应当是三角形或正弦波形，用以唯一地获得相同的相位级。
在图16的矢量图中，箭头Umix的幅值以与图9同样的方式表示由两个信号混合而成的信号、即CKut，并给出该信号的幅值，用以在CKut和CKin之间建立一个相位移φ。如所看到的，上述幅值在四个场合、即45°、135°、225°和315°相移处具有最大值。
与图2中具有可控电阻38-44的电路相比较，依据图15的电路能够提供与各可控电流源有效的混合，它提供无源电阻混合。
图17示出了一种既能提供有效混合，又具有一个公共固定电流源的电路的例子。图17所示的电路与图15所示电路的区别仅在于把它的晶体管差动连接开关对200-206与电位电平VEE连接起来的电流通道的实现方法。
具体讲，所述电流通道包括用于每一个差动连接对的第一电流通道220、222、224和226，以及所有差动连接对所共用的第二电流通路228。公共固定电流源230被安置在所述第二电流通道中，所述第一电流通道中的每一个分别包括具有用于连接到例如控制输出端48-54的各控制输入端的可控电流源232、234、236和238。
在依据图18的矢量图中，箭头Umix的幅值以与图16中相同的方式表示由两个信号混合而成的信号、即CKut，并给出在CKut和CKin之间的某一相移φ的该信号的幅值。如能看到的，其幅值在这里是恒定的。
在另一个实施例中，例如两个差动连接的对(如图15和17所示)中的一个可以被连接来用于在其第一和其第二控制输入端上交替接收两个辅助时钟信号。根据图15和17的电路的工作方式与上述参照图7和图8的工作方式相同。
图19示意性地示出了与图15电路类似的数字时钟旋转器的结构。为了便于参照，在图19中使用了与图15中相类似的标号，以用于指示相同或类似的部分。
如在图15中一样，该电路包括在公共差动输出端210、208和以VEE表示的公共电压源之间、以与图15中相同方式连接的第一和第二控制开关的4个差动连接开关对200-206。
然而，图15中的可控电流源212-218已经被n个数字控制的电流源1121…n-2181…n中的一个所取代。最简单的是对每个差动级而言，仅有一个数字电流源，这就导致了45°的可能分辨率。当同步控制的电流源的数量增加时，就可能获得正弦和余弦函数的数字近似，用于以平滑级分辨率和较平滑的输出幅值对其调节。可获得的分辨率和步级大小是由电流源的数量和它们特定的加权以及图20所示控制逻辑电路确定的。
控制逻辑电路具有与可数字控制的电流源数量相等的输出端，即用于差动级200-206中的每一个的n个输出端。为了便于参考，控制逻辑电路的4组输出端和到数字控制电流源的4组控制输入端分别被标记为48′、50′、52′和54′，它与图15中的电路类似，仅是加上了下划线。
逻辑电路的逻辑受下面将要详述的环形计数器250的控制，它指出将要被时钟旋转器取用的相位位置。相位位置的数量是由所希望的分辨率级所确定的。
相位检测器可与图2中的相同，其中，电流Iint2的符号用于确定相对于数据信号的相位位置来说该时钟是早还是晚。相位检测器也可以是一种非常简单型的，即仅确定计时是早还是晚。
图20示出了相位检测器的信号Iint2是如何被数字化的。比较器252的正输入端接收Iint2，其负输入端接收基准值ref3(参看图6和上述有关描述)。比较器252的输出信号被传送给第一与门254的一个输入端和第二与门256的一个反相输入端。门254和256各门的另一个输入端接收调节或鉴相器时钟信号DCK，该信号由比较器输出信号所选通。来自比校器高或低的输出信号分别指示出CKin是早了还是晚了。计数器250接收门254和256的输出信号。计数器250的输出信号被具有输出端48′-54′的译码器258所接收。
若早钟计时Iint2是正的，那就意味着比较器提供了一个高输出信号。这就导致了利用由DCK所确定的频率对计数器250进行脉冲上计数。加脉冲使环形计数器向前计数。这使得在相位检测器的输出信号Iint2改变符号以前，数字相位旋转器增加相位。当上述信号改变符号时，比较器25 2将给出一个低输出信号，从而使得在相位检测器重新提供一个正输出信号，进而进行加脉冲计数以前，计数器250接收减脉冲的向下计数，等等。在这种方式下，相位旋转器将工作在所期望的值附近。该相位变化或相位不稳定的幅度是由时钟旋转器步级大小或分辨率确定的。
时钟相位调节的速度由DCK的速度和环形计数器250的长度确定的。与检测器和时钟旋转器每次转变相关的位置数量确定分辨率。
环形计数器250是一个可逆环形计数器，它不受向上或向下计数顺序的限制。它循环工作，并且当所有的级均被通过时，它还进一步计数用于新的一轮。环形计数运行一周意味着时钟旋转器运行一周。计数器250步级的数量用于或多于译码器258所取状态的数量。若在计数器250中步级数较多，那么在序列中就需要一定数量加(up)或减(down)脉冲，以指令泽码器250和相位旋转电路采取新的相位位置。
在这种方式中，相位检测器的输出信号被积分或滤波。借助于这点，相位检测器即使有也是很小的误差读出被消除，该误差读出是由于相位检测器输入信号的不稳定而引起的。
DCK的频率确定加或减脉冲可能出现的频度，并限制了相位旋转器旋转的最大速度，这在控制环路的逻辑上提供了稳定作用。DCK可以是外部的、也可以是由CKin内部分割而来的信号，这导致了对不同调节参数良好的控制。
还可以设想使用仅具有两个差动级的简单型相位检测器，原则上它每次仅在一个象限内执行控制(和图9、16和18所示相反)。通过将输入时钟信号反相，可以改变象限，以转换到下一个象限。这种转换是当下一个差动级仍然被关断时执行的。借此以获得象限间平滑而连续的转换。
通过这个实施例可以看出，由于仅需要控制两级电流源(而不是4个)加上两个时钟反相器(分别与0°和90°相关)，所以，节省译码器中的逻辑是可能的。
图21示出了一种修改方案，利用这种方案也可以测量相位位置的幅值。在该实施例中，第一比较器260的正输入端和第二比较器262的负输入端接收Iint2。比较器260和262的另外输入端上接收相应的基准信号ref4和ref5。比较器260和262的输出分别传送给与门254的一个输入端和与门256的一个输入端。
如果Iint2很小，从而导致既没有加脉冲，也没有减脉冲，那么在具有很小相位误差的情况下，时钟旋转器被置于停止状态。在这种方式中，尽管以牺牲某些齿隙(backlash)为代价，但却可以获得更平稳的控制。
随然在依据图19的本实施例中，差动级被表示和叙述成包括每一控制开关的单一差动连接开关对和一定数量的可数字控制的电流源，但应当设想允许每一差动级包括并联的一系列控制开关的开关对，例如一个用于每一可数字控制电流源的开关对。
还可以设想使用数字和模拟控制相结合的技术，其中数字控制用于粗略的控制，模拟控制用于精细控制。
本发明除了以最一般的形式表述了一种用以产生时钟信号移位的方法以外，并不受限于数字数据信号的时钟恢复。这可以理解为设想的如下情况：从图1和2中取消2-6和20的装置，并代之以将具有可变幅值和符号的控制信号直接馈送给来自例如可变电流源的相位改变电路16的输入端20。直接影响控制逻辑也是可能的。在图20所示的数字化情况下，直接将计数脉冲提供给计数器250，或直接控制译码器、即直接向它提供状态编码也是可能的。
如上所述，要再一次强调，本发明提出了一种方法，用于大致地将一个时钟信号的相位不断向前或向后移或转动任意的圈数，而不中断或中止恢复后的时钟信号。
Claims (31)
1.一种用于时钟信号移相的系统，包括：
第一装置(22、24、30)，用于接收所述时钟信号和提供相对所述时钟信号和彼此间移动相位的多个辅助时钟信号；
第二装置(46)，用于在两个相位之间选择两个辅助时钟信号，所述时钟信号所希望的新相位位于上述两个相位之间；和
第三装置(38-46)，用来在获得具有上述所希望相位的信号以前，将所选择两个辅助时钟信号彼此混合，其特征在于还包括：
具有辅助时钟信号输入端的一些可控开关装置(38-44)，用来接收所述辅助时钟信号，并在其公共输出端上获得具有所希望相位的所述信号，
控制信号发生器(2)，用以提供具有可变幅值和符号的控制信号；
选择器电路(46)，具有用于接收所述控制信号的一个控制输入端，被连接来用以控制辅助时钟信号通过它们相应开关装置(38-44)的控制输出端，以及
启动装置(58，66，56)，用以连续跟随所述控制信号的幅值和符号，并借此指引，选择和启动一定数量的控制输出端(48-54)。
2.根据权利要求1的系统，其特征在于：
所述的启动装置包括一个模拟控制网络(56)和一个模拟选择器(66)，上述两个装置被连接来用于接收该控制信号，控制网络控制选择器(66)通过一个选择的控制输出端全部打开相应的开关装置，以使相应的辅助信号得以通过而不减少幅值，并通过另外一个选择的输出端，将具有正确符号的控制信号连接到相应开关装置上，用以使具有由控制信号幅值所确定减小幅值的相应辅助时钟信号得以通过。
3.根据权利要求2的系统，其特征在于：
反相装置(62)，用于将控制信号反相，一个模拟开关(58)，具有用于接收该控制信号的第一输入端，用于从所述反相装置接收控制信号反相值的第二输入端，和连接到所述模拟选择器(66)输入端的一个输出端，所述控制网络(56)控制选择所述模拟开关(58)的第一或第二输入端，用以确定在所述输出端上出现的一个输出信号的符号。
4.根据权利要求1-3中任一个的系统，其特征在于：
所述可控开关装置包括一定数量的第一和第二受控开关的差动连接开关对(200、202、204、206)，
所述开关对被安置在电压源装置和具有第一和第二端(208、210)公共差动输出端之间，用于形成与具有所希望相位的信号相关的所述公共输出端，所述每个开关对的第一和第二受控开关分别具有连接到所述第一和第二端的相应输出端，
所述开关对进一步通过含有电流源装置的电流通道装置和连接到所述控制输出端(48-54)的控制装置连接到所述电压源装置(VEE)，用以控制到所述开关对的电流流动，
所述受控开关具有被连接来用以接收所述辅助时钟信号的控制输入端。
5.根据权利要求4的系统，其特征在于：所述的差动连接开关对(200-206)依次以开关对(200、204和202、206)的形式连接，用以在形成这样一种最后提及的开关对(200、204和202、206)的两个差动连接开关对之一的第一受控开关的控制输入端上，以及在另一个差动连接开关对的第二受控开关的控制输入端上接收一个辅助时钟信号，和
在一个所述开关对的第二受控开关的控制输入端上，以及在所述另一开关对的第一受控开关的控制输入端上接收另一个所述辅助时钟信号。
6.根据权利要求4的系统，其特征在于所述差动连接开关对中的每一个被连接，用以在它的第一和第二控制输入端上交替接收所述辅助时钟信号相应开关对的两个辅助时钟信号。
7.根据权利要求6中的任一个的系统，其特征在于所述电流通道装置包括相应的电流源，以用于每个所述差动连接开关对，所述电流源装置包括在每个电流通道中的相应可控电流源(212-218)，所述的控制装置包括所述可控电流源的相应控制输入端。
8.根据权利要求6中的任何一个的系统，其特征在于所述电流通道装置包括用于所述差动连接开关对中每一个的相应第一电流通道(220-226)，在和在所述第一电流通道和所述电压源装置之间的所有差动连接开关对所共有的第二电流通道(228)，所述电流源装置包括在所述第二电流通道中的公共电流源(230)，和所述控制装置包括在每个所述第一电流通道中具有相应控制输入端的相应的可控制开关装置(232-238)。
9.根据权利要求1的系统，其特征在于所述开关装置包括一定数量的开关对组，每个开关对组至少有一个差动连接的开关对，每个开关对(200、202、204、206)具有第一和第二受控开关，
所述开关对被安置在电压源装置(VEE)和具有第一和第二端(208、210)的公共差动输出端之间，用以形成与具有所希望相位的所述信号相关的所述公共输出端，所述每个开关对的第一和第二受控开关分别具有连接到所述第一和第二端的相应输出端，
所述的开关对组还通过一定数量的可数字控制电流源(2121…n-2181…n)连接到所述电压源装置(VEE)上，上述可数字控制电流源具有连接到逻辑电路(250-262)的控制输入端，上述逻辑电路具有作为输入的可变化幅值和符号的所述控制信号(Iint2)，和
所述受控开关具有被连接采用于接收所述辅助时钟信号的控制输入端。
10.根据权利要求9的系统，其特征在于所述差动连接开关对(200-206)依次以开关对(分别为200、204和202、206)形式联接，用于在形成这样一种最后提及的开关对(200、204和202、206)的两个差动连接开关对之一的第一受控开关的控制输入端上、和在另一差动连接开关对第二受控开关的控制输入端上接收一个所述辅助时钟信号，和在所述一个开关对的第二受控开关的控制输入端上以及所述另一开关对的第一受控开关的控制输入端上接收另一个所述辅助时钟信号。
11.根据权利要求9的系统，其特征在于每一个所述差动连接开关对被连接用来在它的第一和第二控制输入端上交替接收所述辅助时钟信号相应开关对的两个辅助时钟信号。
12.根据权利要求9-11中任何一个的系统，其特征在于每一组都包括有通过至少两个所述可数字控制的电流源(2121…n-2181…n)并联连接到所述电压源装置(VEE)的单一的第一和第二受控开关的差动连接开关对。
13.根据权利要求9-11中的任一个的系统，其特征在于每一组都包括有多于一个的所述第一和第二受控开关的差动连接开关对。
14.一种用于数字数据信号时钟恢复的方法，其中，一定数量相互移相的辅助时钟信号被用于在数据信号和它的恢复后的时钟信号间即使有也是很小的相位位置误差的检测结果基础上产生一个该数据信号的恢复后时钟信号，其特征在于如果该相位位置误差不为零，且恢复后时钟信号的相位位置处于两个辅助时钟信号的相位位置之间，那么，这两个辅助时钟信号被相互混合，以形成一个与该数据信号具有相同相位位置的经调节的恢复后的时钟信号。
15.根据权利要求14的方法，其特征在于在调节这两个辅助时钟信号的相对幅值时，执行上述混合。
16.根据权利要求14或15的方法，其特征在于所述相位位置误差的测量结果是以具有就是该相位位置误差幅值量度的幅值的误差信号的形式产生的，且符号表明用于调节恢复后的时钟信号相位位置的方向，所述的幅值和所述的符号被用作调节的控制参数。
17.根据权利要求16的方法，其特征在于所述的控制参数被用于选择两个待被混合的辅助时钟信号，幅度参数还被用于控制多个辅助时钟信号中的一个的幅值变化。
18.一种用于数字数据信号时钟恢复的系统，包括：
相位检测器(2)，用于接收数据信号(4)和在时钟恢复后发送同一信号(6)，
相位校正装置(8)，用于借助一定数量得自输入时钟信号(CKin)的相互移相辅助信号，产生和发射数据信号的恢复后的时钟信号(CKut)，所述恢复后时钟信号被馈送给相位检测器(2)，以用于检测在数据信号和它的恢复后时钟信号之间即使有也是很小的相位位置误差，并根据检测结果发送信息(Iint2)给相位校正装置(8)，其特征在于相位校正装置(8)包括一个相位改变电路(16)，用于在相位位置误差不为零，且该恢复后时钟信号的相位位置处于与两个辅助时钟信号相关的相位位置之间情况下，将这两个辅助时钟信号互相混合，以形成一个与该数字信号具有相同相位的经调节的恢复后的时钟信号。
19.根据权利要求18的系统，其特征在于相位改变电路(16)包括：
一定数量的可控开关装置(38-44)，用于在辅助时钟信号输入端上接收所述的辅助时钟信号，并被连接到一个公共输出端上，在该公共输出端上获得经过移相的恢复后的时钟信号(Ckut)，
具有控制输出端(48-54)的选择器电路(46)，该选择器电路(46)被连接用来控制，以使其各辅助时钟信号得以通过它们相应的开关装置(38-44)，该选择器(46)还具有一个启动装置(58、66、56)，用以不断地跟随控制信号的幅值和符号，并借此指引，选择和启动一定数量的控制输出端(48-54)。
20.根据权利要求19的系统，其特征在于检测器电路(2)以模拟信号(Iint2)的形式产生和发送一个相位位置信息，该信息的幅值是相位误差幅值的量度，该信息的符号指出相位误差的方向，和
启动装置包括一个模拟控制网络(56)和一个模拟选择器(66)，二者被连接用以接收模拟信号，控制网络通过两个所选控制输出端中的一个控制选择器(66)以全部打开相应的开关装置，用以使辅助时钟信号得以通过而不减少幅值，并且通过另外一个所选控制输出端，把具有正确符号的模拟信号连接到相应的开关装置上，以使具有由控制信号的幅值所确定幅值减小的辅助时钟信号得以通过。
21.根据权利要求20的系统，其特征在于包括
反相装置(62)，用于使控制信号反向，
模拟开关(58)，具有用于接收控制信号的第一输入端，用于从所述反相装置接收控制信号反相值的第二输入端，和连接到所述模拟选择器(66)输入端的一个输出端，所述控制网络(56)控制选择所述模拟开关(58)第一和第二输入端中的一个，用以确定在其输出端上出现的输出信号的符号。
22.根据权利要求18-21中任一个的系统，其特征在于所述可控开关装置包括一定数量的第一和第二受控开关的差动连接的开关对(200、202、204、206)，
所述开关对被安置在电压源装置(VEE)和具有第一和第二端(208、210)公共差动输出端之间，用以形成与具有所希望相位的信号相关的所述公共输出端，所述每个开关对的第一和第二受控开关具有分别连接到所述第一和第二端的相应输出端，
所述开关对进一步通过合有电流源装置的电流通道装置和连接到所述控制输出端(48-54)的控制装置连接到所述的电源装置(VEE)，用以控制到所述开关对的电流流动，
所述受控开关具有连接来用于接收所述辅助时钟信号的控制输入端。
23.根据权利要求22的系统，其特征在于所述差动连接开关对(200-206)依次以开关对(分别为200、204和202、206)的形式进行连接，用以在形成这样一个最后提及的开关对(分别为200、204和202、206)的两个差动连接开关对之一的第一受控开关的控制输入端上和在另一个差动连接开关对第二受控开关的控制输入端上接收一个所述辅助时钟信号，和
在所述一个开关对第二受控开关的控制输入端上，以及所述另一开关对第一受控开关的控制输入端上接收另一所述辅助时钟信号。
24.根据权利要求22的系统，其特征在于所述差动连接开关对中的每一个被连接，用以在它的第一和第二控制输入端上交替接收两个所述辅助时钟信号相应开关对的辅助时钟信号。
25.根据权利要求24中任一个的系统，其特征在于所述电流通道装置包括用于所述差动连接开关对中每一个的一个相应电流通道，所述电流源装置包括在每一电流通道中的一个相应可控电流源(212-218)，且所述控制装置包括所述可控电流源相应控制输入端。
26.根据权利要求24中任一个的系统，其特征在于所述电流通道装置包括用于所述差动连接开关对中每一个的相应第一电流通道(220-226)和在所述第一电流通道和所述电压源装置之间所有差动连接开关对所共用的第二电流通道(228)，所述的电流源装置在所述第二电流通道中包括一个公共电流源(230)，且所述控制装置在每一个所述第一电流通道中包括有具有相应控制输入端的相应可控开关装置(232-238)。
27.根据权利要求19的系统，其特征在于所述可控开关装置包括一定数量的开关对组，每组至少有一个差动连接开关对，每一开关对(200、202、20 4、206)具有第一和第二受控开关，
所述开关对被安置在电压源装置(VEE)和具有第一和第二端(208、210)的公共差动输出端之间，用以形成与具有所希望相位的所述信号相关的所述公共输出端，所述每一开关对的第一和第二受控开关具有分别连接到所述第一和第二端的相应输出端，
所述开关对组通过一些可数字控制的电流源(2121…n-2181…n)进一步连接到所述电压源装置(VEE)，所述可数字控制的电流源(2121…n-2181…n)具有连接到逻辑电路(250-262)的控制输入端，所述逻辑电路(250-262)具有作为输入的、变化幅值和符号的所述控制信号(Iint2)，和
所述受控开关具有被连接用以接收所述辅助时钟信号的控制输入端。
28.根据权利要求27的系统，其特征在于所述差动连接开关对(200-206)依次以开关对(分别为200、204和202、206)形式连接，用以在形成这样一个最后提及开关对(200、204和202、206)的两个差动连接开关对之一的第一受控开关的控制输入端上和在另一差动连接开关对第二受控开关的控制输入端上接收一个所述辅助时钟信号，以及在所述一个开关对第二受控开关的控制输入上和在所述另一开关对第一受控开关的控制输入端上接收另一所述辅助时钟信号。
29.根据权利要求27的系统，其特征在于所述差动连接开关对中的每一个被连接，用于在其第一和第二控制输入端上交替接收所述辅助时钟信号相应开关对的两个辅助时钟信号。
30.根据权利要求27-29中每一个的系统，其特征在于每组开关对包括通过至少两个所述可数字控制的电流源(2121…n-2181…n)并联连接到所述电压源装置(VEE)的第一和第二受控开关的一个单一的差动连接开关对。
31.根据权利要求30中任一个的系统，其特征在于每组开关对包括多于一个的所述第一和第二受控开关的差动连接开关对。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9103833A SE469616B (sv) | 1991-12-23 | 1991-12-23 | Anordning foer foerskjutning av fasen hos en klocksignal samt saett och anordning foer taktaatervinning hos en digital datasignal |
| SE9103833 | 1991-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1077831A CN1077831A (zh) | 1993-10-27 |
| CN1055812C true CN1055812C (zh) | 2000-08-23 |
Family
ID=20384712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN92114843A Expired - Lifetime CN1055812C (zh) | 1991-12-23 | 1992-12-23 | 用于数字数据信号时钟恢复的时钟信号移相系统及其方法 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US5396523A (zh) |
| EP (1) | EP0619052B1 (zh) |
| JP (1) | JPH07502394A (zh) |
| KR (1) | KR100233617B1 (zh) |
| CN (1) | CN1055812C (zh) |
| AU (1) | AU662033B2 (zh) |
| BR (1) | BR9206947A (zh) |
| CA (1) | CA2126552C (zh) |
| DE (1) | DE69226283T2 (zh) |
| DK (1) | DK0619052T3 (zh) |
| ES (1) | ES2118220T3 (zh) |
| FI (1) | FI107663B (zh) |
| NO (1) | NO308976B1 (zh) |
| SE (2) | SE469616B (zh) |
| WO (1) | WO1993013602A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE515076C2 (sv) * | 1992-07-01 | 2001-06-05 | Ericsson Telefon Ab L M | Multiplexor-/demultiplexorkrets |
| US5870592A (en) * | 1996-10-31 | 1999-02-09 | International Business Machines Corp. | Clock generation apparatus and method for CMOS microprocessors using a differential saw oscillator |
| US5949262A (en) * | 1998-01-07 | 1999-09-07 | International Business Machines Corporation | Method and apparatus for coupled phase locked loops |
| US6014047A (en) * | 1998-01-07 | 2000-01-11 | International Business Machines Corporation | Method and apparatus for phase rotation in a phase locked loop |
| US6343108B1 (en) | 1999-06-18 | 2002-01-29 | Philips Medical Systems (Cleveland), Inc. | Cone beam scanner using oblique surface reconstructions |
| US6552619B2 (en) * | 2001-02-05 | 2003-04-22 | Pmc Sierra, Inc. | Multi-channel clock recovery circuit |
| GB0413071D0 (en) | 2004-06-12 | 2004-07-14 | Texas Instruments Ltd | Triangulating phase interpolator |
| US7917798B2 (en) | 2005-10-04 | 2011-03-29 | Hypres, Inc. | Superconducting digital phase rotator |
| US8090067B2 (en) * | 2008-05-23 | 2012-01-03 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Circuits and methods for clock and data recovery |
| US7759997B2 (en) * | 2008-06-27 | 2010-07-20 | Microsoft Corporation | Multi-phase correction circuit |
| US7821316B2 (en) | 2008-08-29 | 2010-10-26 | Microsoft Corporation | Multiphase clock generator with enhanced phase control |
| CN103107796B (zh) * | 2011-11-09 | 2016-02-03 | 群联电子股份有限公司 | 时脉数据恢复电路 |
| US9200702B2 (en) | 2014-05-01 | 2015-12-01 | Ford Global Technologies, Llc | Driver aware adaptive shifting |
| JP6492442B2 (ja) | 2014-07-25 | 2019-04-03 | 富士通株式会社 | 電子部品及び情報処理装置 |
| US11201723B1 (en) * | 2020-09-08 | 2021-12-14 | Ciena Corporation | Highly linear phase rotators with continuous rotation |
| CN114167135B (zh) * | 2021-11-19 | 2023-07-21 | 青岛仪迪电子有限公司 | 一种用于功率计的电压电流相角判别方法 |
| CN116505928B (zh) * | 2023-06-28 | 2023-09-22 | 牛芯半导体(深圳)有限公司 | 应用于tx时钟的缓冲器电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4808936A (en) * | 1988-03-25 | 1989-02-28 | Tektronix, Inc. | Continuously variable clock delay circuit |
| US4955040A (en) * | 1987-10-27 | 1990-09-04 | Siemens Aktiengesellschaft | Method and apparatus for generating a correction signal in a digital clock recovery device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3621406A (en) * | 1969-12-09 | 1971-11-16 | Nasa | Continuously variable voltage-controlled phase shifter |
| US4218771A (en) * | 1978-12-04 | 1980-08-19 | Rockwell International Corporation | Automatic clock positioning circuit for a digital data transmission system |
| US4423382A (en) * | 1981-08-10 | 1983-12-27 | Reliance Electric Company | Circuit for generating two periodic signals having a controllable phase relationship therebetween |
| JPS60251740A (ja) * | 1984-05-29 | 1985-12-12 | Nec Corp | タイミング同期回路 |
| JPS6149536A (ja) * | 1984-08-18 | 1986-03-11 | Fujitsu Ltd | デイジタル位相同期回路 |
| US4829257A (en) * | 1987-02-20 | 1989-05-09 | Cooper J Carl | Method and apparatus for continuously shifting phase of an electronic signal |
-
1991
- 1991-12-23 SE SE9103833A patent/SE469616B/sv not_active IP Right Cessation
-
1992
- 1992-11-25 KR KR1019940702204A patent/KR100233617B1/ko not_active IP Right Cessation
- 1992-11-25 DE DE69226283T patent/DE69226283T2/de not_active Expired - Lifetime
- 1992-11-25 WO PCT/SE1992/000809 patent/WO1993013602A1/en active IP Right Grant
- 1992-11-25 CA CA002126552A patent/CA2126552C/en not_active Expired - Lifetime
- 1992-11-25 AU AU32700/93A patent/AU662033B2/en not_active Ceased
- 1992-11-25 JP JP5511584A patent/JPH07502394A/ja active Pending
- 1992-11-25 BR BR9206947A patent/BR9206947A/pt not_active IP Right Cessation
- 1992-11-25 DK DK93901444T patent/DK0619052T3/da active
- 1992-11-25 SE SE9203543A patent/SE513051C2/sv not_active IP Right Cessation
- 1992-11-25 EP EP93901444A patent/EP0619052B1/en not_active Expired - Lifetime
- 1992-11-25 ES ES93901444T patent/ES2118220T3/es not_active Expired - Lifetime
- 1992-12-16 US US07/991,169 patent/US5396523A/en not_active Expired - Lifetime
- 1992-12-23 CN CN92114843A patent/CN1055812C/zh not_active Expired - Lifetime
-
1994
- 1994-06-10 NO NO942171A patent/NO308976B1/no unknown
- 1994-06-22 FI FI943017A patent/FI107663B/fi not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4955040A (en) * | 1987-10-27 | 1990-09-04 | Siemens Aktiengesellschaft | Method and apparatus for generating a correction signal in a digital clock recovery device |
| US4808936A (en) * | 1988-03-25 | 1989-02-28 | Tektronix, Inc. | Continuously variable clock delay circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| NO308976B1 (no) | 2000-11-20 |
| NO942171D0 (no) | 1994-06-10 |
| SE9103833L (sv) | 1993-06-24 |
| EP0619052B1 (en) | 1998-07-15 |
| NO942171L (no) | 1994-08-23 |
| SE513051C2 (sv) | 2000-06-26 |
| DE69226283D1 (de) | 1998-08-20 |
| SE9103833D0 (sv) | 1991-12-23 |
| EP0619052A1 (en) | 1994-10-12 |
| DE69226283T2 (de) | 1998-11-19 |
| FI943017A (fi) | 1994-06-22 |
| BR9206947A (pt) | 1995-11-28 |
| WO1993013602A1 (en) | 1993-07-08 |
| SE469616B (sv) | 1993-08-02 |
| JPH07502394A (ja) | 1995-03-09 |
| SE9203543D0 (sv) | 1992-11-25 |
| SE9203543L (sv) | 1993-06-24 |
| CA2126552A1 (en) | 1993-07-08 |
| DK0619052T3 (da) | 1999-02-01 |
| ES2118220T3 (es) | 1998-09-16 |
| CN1077831A (zh) | 1993-10-27 |
| KR100233617B1 (ko) | 1999-12-01 |
| CA2126552C (en) | 2002-03-05 |
| US5396523A (en) | 1995-03-07 |
| AU3270093A (en) | 1993-07-28 |
| FI943017A0 (fi) | 1994-06-22 |
| AU662033B2 (en) | 1995-08-17 |
| FI107663B (fi) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1055812C (zh) | 用于数字数据信号时钟恢复的时钟信号移相系统及其方法 | |
| CN1260892C (zh) | 具有占空比校正电路的模拟延迟锁定环 | |
| CN1085710A (zh) | 多路复用分解器电路 | |
| CN1885720A (zh) | 时钟生成电路和时钟生成方法 | |
| CN1101955C (zh) | 时钟产生电路,锁相环电路,半导体装置以及设计方法 | |
| CN1440123A (zh) | 多相时钟传送电路及多相时钟传送方法 | |
| CN1747297A (zh) | 空闲时段运用采样保持电路的充、放电电荷泵的校准装置 | |
| CN1664737A (zh) | 自适应控制环 | |
| CN1671131A (zh) | 最小化通讯系统中时脉误差的系统 | |
| CN1256023A (zh) | 用数字字调整的频率合成电路 | |
| CN107968634B (zh) | 半导体器件 | |
| CN1447506A (zh) | 电源电路及pwm电路 | |
| CN1666456A (zh) | 时钟数据恢复电路 | |
| EP3216128B1 (en) | Digital-to-phase converter | |
| CN1917489A (zh) | 一种时钟数据恢复的方法及电路 | |
| US20190363726A1 (en) | Sampling Clock Generating Circuit and Analog to Digital Converter | |
| JP5273252B2 (ja) | 位相インタポレータ及び半導体回路装置 | |
| CN1656685A (zh) | 锁相环 | |
| US20110267124A1 (en) | Clock signal duty correction circuit | |
| CN1350755A (zh) | 移动通信终端 | |
| CN100345378C (zh) | 调频电路 | |
| CN1147070C (zh) | 无线通信装置和其中的比特同步捕获方法 | |
| CN1254119C (zh) | 无线通信基带调制的多通道相位匹配控制方法与实现电路 | |
| US20140010336A1 (en) | Phase correction circuit and phase correction method | |
| CN107431615B (zh) | 接收装置和接收方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
| OR01 | Other related matters | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20121223 Granted publication date: 20000823 |