NO150260B - Fremgangsmaate og anordning for i et telekommunikasjonssystem aa regulere fasestillingen hos et styrt signal i forhold til et referansesignal - Google Patents
Fremgangsmaate og anordning for i et telekommunikasjonssystem aa regulere fasestillingen hos et styrt signal i forhold til et referansesignal Download PDFInfo
- Publication number
- NO150260B NO150260B NO793023A NO793023A NO150260B NO 150260 B NO150260 B NO 150260B NO 793023 A NO793023 A NO 793023A NO 793023 A NO793023 A NO 793023A NO 150260 B NO150260 B NO 150260B
- Authority
- NO
- Norway
- Prior art keywords
- signal
- reference signal
- controlled
- delayed
- comparison circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Synchronizing For Television (AREA)
Description
Oppfinnelsen vedrører en fremgangsmåte for i et telekommunikasjonssystem å regulere fasestillingen hos et styrt signal i forhold til et referansesignal, samt en anordning for utførelse: av fremgangsmåten .
I kjent teknikk, eksempelvis ved fasedetektering i faselåste sløy-
fer, oppmåles vanligvis faseforskjellen mellom to signaler ved at en telling av pulser av kjent frekvens startes ved referanse-signalets positive flanke og avbrytes ved det styrte signalets positive flanke, idet faseforskjellen mellom signalene kan fast-settes gjennom antallet pulser. Ulempen ved denne løsning er at,
for å få oppnå tilstrekkelig stor målenøyaktighet, må pulsene ha så
høy frekvens at en slik anordning er vanskelig å realisere i TTL-teknikk. Dette i sin tur leder til et mer komplisert komponent-
valg med påfølgende høye kostnader.
Fremgangsmåten og anordningen ifølge oppfinnelsen tillater at det med
et lite oppbud av enkle komponenter tilveiebringes en meget nøyak-
tig detektering av faseforskjellen mellom to signaler, idet måle-resultatet utnyttes for styring av det ene signalets fasestilling i forhold til fasestillingen hos det andre signalet. En anordning ifølge oppfinnelsen kan eksempelvis utnyttes ved styring av de forskjellige klokkene som inngår: i en anordning for majoritetsvalg av et klokkesignal, slik at klokkene kommer til å ligge så nær hverandre i fase som mulig.
Oppfinnelsen kjennetegnes ifølge patentkravene.
Oppfinnelsen beskrives nærmere med hjelp av et utføringsekeempel
under henvisning til vedlagte tegning i hvilken
Fig. 1 utgjør et blokkskjema over en anordning ifølge oppfinnelsen,
og figurene 2-5 er tidsdiagram som forklarer anordningens funksjon ved ulike faseforskjeller mellom signalene.
Som det fremgår av fig. 1 inneholder en anordning ifølge oppfinnel-
sen to D-vipper FF1, FF2 av den type som, i avhengighet av faseforskjellen mellom to til to av disses innganger matede signaler, frembringer et utgangssignal av høyt respektivt lavt nivå. Vippene kan eksempelvis være slike som forhandles av TEXAS INSTRUMENT un-
der betegnelsen 74S74.
Til begge disse vippene mates såvel et referansesignal C2 som et
styrt signal Cl hvis fasestilling reguleres i forhold til fasestillingen hos referansesignalet C2. Vippen FF1 mottar på en første inngang det gjennom en forsinkelseskrets DL1 forsinkede referanse-' signalet Dl. På en andre inngang mottar vippen FF1 det styrte signalet Cl direkte fra en klokke-oscillator CL1.
Vippen FF2 mottar på en første inngang det gjennom en fordrei-ningskrets DL2 forsinkede styrte signalet D2 og mottar på en andre inngang referansesignalet C2 direkte. Forsinkelseskretsene DL1
og DL2 er like og utgjøres av eksempelvis Schotty-buffere. I
kretsene DL1 og DL2 kan flere buffere koples i serie og størrelsen av forsinkelsen i kretsene bestemmes av antallet buffere, hvilket antall kan velges gjennom broshunting. En forsinkelses-
krets kan også utgjøres av en forsinkelsesledning, idet størrelsen av forsinkelsen bestemmes av forsinkelsesledningens lengde.
Når faseforskjellen mellom referansesignalet C2 og det styrte signalet Cl ifølge eksemnlet overstiger + nanosekunder, skal en korrigering gjøres av fasestillingen for signalet Cl, slik at den-
ne ligger innenfor nevnte toleranseområde. Toleranseområdets stør- a reise kan selvfølgelig endres gjennom ved hjelp av broshunting å innkoble forskjellige antall buffertrinn i forsinkelseskretsene DL1, DL2. Utsignalene 01 og Q2 fra vippene FF1 respektivt FF2, bestemmes til sitt logiske nivå gjennom nevnte faseforskjeller mellom signalene C2 og Cl, og mates til inngangene på en logisk bedømmelseskrets LC, eller en prosessor av kjent type, f.eks.
en mikroprosessor av fabrikat MOTOROLA M 6900.
I bedømmeIseskretsen LC frembringes på grunnlag av den på inngangene mottatte signalkombinasjon, et binært utsignal som etter omforming i en digital/analog-omformer DA, styrer frekven-sen hos oscillatoren CL1, slik at denne avgir et i forhold til referansesignalet C2 fasestillingskorrigert signal Cl.
Av figurene 2-5 fremgår hvilket logisk nivå signalene 01 og Q2 får ved forskjellige faseforskjeller mellom signalene C2 og
Cl. De i figurene stiplede linjene markerer signalenes Ql og Q2 nullnivålinje. Fig. 2 viser tilfellet når det styrte signalet Cl ankommer til anordningen senere i tiden enn det forsinkede referansesignalet Dl. Vippen FF1 avgir et utsignal Ql av høyt nivå ettersom vippens første inngang ved sammenligningstidspunktet er belagt med et signal av høyt nivå. Vippen FF2 kommer derimot ved dette tilfellet til å avgi et utsignal Q2 av lavt nivå ettersom signalet til vippens andre inngang i dette tilfellet kommer til å føre signalet til vippens første inngang. Fig. 3 yiser tilfellet når referansesignalet C2 ankommer til anordningen senere i tiden enn det forsinkede signalet D2. Vippen FF1 bringes til å avgi et utsignal Ql av lavt nivå, under det at vippen FF2 avgir et utsignal Q2 av høyt nivå. Fig. 4 viser tilfellet når faseforskjellen mellom signalene C2 og Cl er mindre enn forsinkelsen mellom signalene C2 og Dl. I dette tilfellet inntar både signalet Ql og signalet Q2 lavt nivå. Fig. 5 viser til slutt tilfellet når faseforskjellen mellom den positive flanken hos signalet C2 og den negative flanken hos signalet Cl er mindre enn forsinkelsen mellom signalet C2 og signalet Dl. I dette tilfellet inntar både signalet Ql og signalet Q2
høyt nivå.
Av de 4 mulige signalkombinasjonene oppnår man således forskjellige styresignaler. I det første tilfellet øker det fra kretsen LC mottatte styresignalet klokkeoscillatorens CL1 frekvens, i
det andre tilfellet minsker styresignalet klokkeoscillatorens frekvens og i tredje og fjerde tilfelle skjer ingen endring av
oscillatorfrekvensen.
Som det fremgår av beskrivelsen er det mulig ved hjelp av anordningen ifølge oppfinnelsen å detektere både nær 0 graders og nær 180 graders faseforskjell meget nøyaktig.
Claims (6)
1. Fremgangsmåte ved i et telekommunikasjonssystem å regulere fasestillingen hos et styrt signal i forhold til et referansesignal, karakterisert ved at referansesignalet (C2). forsinkes, det forsinkede referansesignalet (Dl) sammenlignes med det styrte signalet (Cl) for å danne et første sammenlignings-signal (Ol) som er av høyt respektivt lavt nivå i avhengighet av faseforskjellen mellom det forsinkede referansesignalet (Dl) og det styrte signalet (Cl), og det styrte signalet (Cl) forsinkes, det forsinkede styrte signalet (D2). sammenlignes med referansesignalet (C2) for å danne et andre sammenlignings-signal (Q2) som er av høyt respektivt lavt nivå i avhengighet av faseforskjellen mellom det forsinkede styrte signalet (D2) og referansesignalet (C2), idet det i avhengighet av signalenes (Ql og Q2) logiske nivåer fattes en logisk beslutning, hvilken beslutning anvendes som styresignal for korrigering av fasestillingen hos det styrte signalet (Cl) i forhold til fasestillingen hos referansesignalet (C2).
2. Anordning for i et telekommunikasjonssystem å regulere fasestillingen hos et styrt signal i forhold til et referansesignal, karakterisert ved at den inneholder
en første sammenligningskrets (FF1) av den type som i avhengighet av faseforskjellen mellom to til dens to innganger matede signaler, frembringer et utgangssignal av høyt respektivt lavt nivå, og til hvis ene inngang mates referansesignalet (C2) over en forsinkelseskrets (DL1) og til hvis andre inngang mates det styrte signalet (Cl) direkte,
og en andre sammenligningskrets (FF2), av samme type som den først-nevnte, og til hvis ene inngang mates det styrte signalet (Cl) over den forsinkelseskrets (DL2) og til hvis andre inngang mates referansesignalet (C2) direkte, idet sammenligningskretsens (FF1, FF2) utganger er tilkoblet til en logisk bedømmelseskrets (LC) for
til dennes to innganger å mate hvert sitt utgangssignal (Ql, Q2), hvilken bedømmelsekrets i avhengighet av den på sine innganger mottatte signalkombinasjon frembringer et binært styresignal.
3. Anordning som angitt i krav 2, karakterisert ved at når det uforsinkede styrte signalet (Cl) ankommer til anordningen senere i, tiden enn det forsinkede referansesignalet (Dl), avgir den første sammenligningskretsen (FF1) et utgangssignal (Ql) av høyt nivå, og den andre sammenligningskretsen (FF2) avgir et utgangssignal (Q2) av lavt nivå.
4. - . Anordning som angitt i krav 2, karakterisert ved at når referansesignalet (C2) ankommer senere i tiden enn det forsinkede styrte signalet (D2), avgir den første sammenligningskretsen (FF1) et utgangssignal (Ql) av lavt nivå, og den andre sammenligningskretsen (FF2) avgir et utgangssi-gnal (Q2) av høyt nivå.
5. Anordning som angitt i krav 2, karakterisert ved at når faseforskjellen mellom de to uforsinkede signalene (C2) og (Cl) er mindre enn forsinkelsen av referansesignalet (C2) inntar begge sammenligningskretsenes (FF1) og (FF2) utgangssignaler (Ql, Q2) lavt nivå.
6. Anordning som angitt i krav 2, karakterisert ved at når faseforskjellen mellom den positive flanken hos det uforsinkede referansesignalet (C2) og den negative flanken hos det uforsinkede styrte signalet (Cl) er mindre enn forsinkelsen av referansesignalet (C2), inntar sammenligningskretsenes (FF1) og (FF2) utgangssignaler (Ql, Q2) høyt nivå.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE7809934A SE413826B (sv) | 1978-09-21 | 1978-09-21 | Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet |
Publications (3)
Publication Number | Publication Date |
---|---|
NO793023L NO793023L (no) | 1980-03-24 |
NO150260B true NO150260B (no) | 1984-06-04 |
NO150260C NO150260C (no) | 1984-09-12 |
Family
ID=20335888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO793023A NO150260C (no) | 1978-09-21 | 1979-09-20 | Fremgangsmaate og anordning for i et telekommunikasjonssystem aa regulere fasestillingen hos et styrt signal i forhold til et referansesignal |
Country Status (22)
Country | Link |
---|---|
US (1) | US4380083A (no) |
EP (1) | EP0010077B1 (no) |
JP (1) | JPS55500724A (no) |
AR (1) | AR229083A1 (no) |
AU (1) | AU525914B2 (no) |
CA (1) | CA1142238A (no) |
CS (1) | CS216684B2 (no) |
DD (1) | DD146230A5 (no) |
DE (1) | DE2963616D1 (no) |
DK (1) | DK149292C (no) |
EG (1) | EG14080A (no) |
ES (1) | ES484315A1 (no) |
FI (1) | FI70660C (no) |
HU (1) | HU178531B (no) |
IE (1) | IE48553B1 (no) |
IN (1) | IN153004B (no) |
MX (1) | MX149453A (no) |
NO (1) | NO150260C (no) |
PL (1) | PL128123B1 (no) |
SE (1) | SE413826B (no) |
WO (1) | WO1980000901A1 (no) |
YU (1) | YU228379A (no) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
CA1180416A (en) * | 1981-05-19 | 1985-01-02 | Botaro Hirosaki | Timing recovery circuit |
US4518998A (en) * | 1982-06-03 | 1985-05-21 | Klimsch/Optronics, Inc. | Method and apparatus for producing a time advanced output pulse train from an input pulse train |
US4473760A (en) * | 1982-12-13 | 1984-09-25 | Western Digital Corporation | Fast digital sample resolution circuit |
US4648060A (en) * | 1984-07-30 | 1987-03-03 | Hewlett-Packard Company | Dual channel frequency synthesizer system |
DE3441501A1 (de) * | 1984-11-14 | 1986-05-15 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals |
FR2608863B1 (fr) * | 1986-12-19 | 1994-04-29 | Nec Corp | Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions |
JPS63228206A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | クロツク分配方式 |
US5101117A (en) * | 1988-02-17 | 1992-03-31 | Mips Computer Systems | Variable delay line phase-locked loop circuit synchronization system |
IL89120A (en) * | 1988-02-17 | 1992-08-18 | Mips Computer Systems Inc | Circuit synchronization system |
AU617312B2 (en) * | 1988-03-26 | 1991-11-28 | Alcatel N.V. | Synchronizing circuit |
DE3917217A1 (de) * | 1989-05-26 | 1990-11-29 | Ant Nachrichtentech | Regenerator fuer digitalsignale |
US4975929A (en) * | 1989-09-11 | 1990-12-04 | Raynet Corp. | Clock recovery apparatus |
US4959846A (en) * | 1989-09-11 | 1990-09-25 | Raynet Corporation | Clock recovery apparatus including a clock frequency adjuster |
US5036230A (en) * | 1990-03-01 | 1991-07-30 | Intel Corporation | CMOS clock-phase synthesizer |
US5083049A (en) * | 1991-05-10 | 1992-01-21 | Ast Research, Inc. | Asynchronous circuit with edge-triggered inputs |
US5229752A (en) * | 1991-09-20 | 1993-07-20 | The United States Of America As Represented By The United States Department Of Energy | Method and apparatus for detecting timing errors in a system oscillator |
DE4139117C1 (no) * | 1991-11-28 | 1993-06-09 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
TW234796B (no) * | 1993-02-24 | 1994-11-21 | Advanced Micro Devices Inc | |
WO1995034127A1 (en) * | 1994-06-03 | 1995-12-14 | Sierra Semiconductor Corporation | A three-state phase-detector/charge pump circuit with no dead-band region |
SE503069C2 (sv) * | 1994-07-06 | 1996-03-18 | Ericsson Telefon Ab L M | Förfarande och anordning för att fasvrida en signal |
GB9505350D0 (en) * | 1995-03-16 | 1995-05-03 | British Tech Group | Electronic identification system |
US5712580A (en) * | 1996-02-14 | 1998-01-27 | International Business Machines Corporation | Linear phase detector for half-speed quadrature clocking architecture |
US5818890A (en) * | 1996-09-24 | 1998-10-06 | Motorola, Inc. | Method for synchronizing signals and structures therefor |
KR100244466B1 (ko) * | 1997-04-26 | 2000-02-01 | 김영환 | 클럭 위상 비교기 |
KR100215889B1 (ko) * | 1997-05-06 | 1999-08-16 | 구본준 | 클럭 동기 회로 |
EP1057894B1 (en) * | 1999-06-04 | 2010-04-28 | Sumitomo Chemical Company, Limited | Esterase genes and uses of the same |
DE10020171A1 (de) | 2000-04-25 | 2001-10-31 | Ericsson Telefon Ab L M | Pulsdetektor |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
CN100353055C (zh) * | 2001-04-20 | 2007-12-05 | 阿洛伊斯·沃本 | 风力涡轮机及其工作方法 |
DE10119624A1 (de) | 2001-04-20 | 2002-11-21 | Aloys Wobben | Verfahren zum Betreiben einer Windenergieanlage |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7844437B1 (en) * | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7295049B1 (en) * | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
JP4751932B2 (ja) * | 2006-07-28 | 2011-08-17 | 富士通株式会社 | 位相検出装置および位相同期装置 |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8516025B2 (en) * | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8970276B1 (en) * | 2013-12-17 | 2015-03-03 | Analog Devices, Inc. | Clock signal synchronization |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL272023A (no) * | 1960-12-05 | |||
US3521172A (en) * | 1965-11-26 | 1970-07-21 | Martin Marietta Corp | Binary phase comparator |
US3495184A (en) * | 1968-03-11 | 1970-02-10 | Radiation Inc | Phase-locked loop having improved acquisition range |
US3701039A (en) * | 1968-10-28 | 1972-10-24 | Ibm | Random binary data signal frequency and phase compensation circuit |
US3660647A (en) * | 1969-12-24 | 1972-05-02 | Us Navy | Automatic signal delay tracking system |
US3614635A (en) * | 1969-12-31 | 1971-10-19 | Ibm | Variable frequency control system and data standardizer |
US3714463A (en) * | 1971-01-04 | 1973-01-30 | Motorola Inc | Digital frequency and/or phase detector charge pump |
BE786226A (fr) * | 1971-07-16 | 1973-01-15 | Siemens Ag | Alimentation en courant rythme pour un systeme de circuits de commutation a deux canaux |
US3839599A (en) * | 1972-11-10 | 1974-10-01 | Gte Automatic Electric Lab Inc | Line variation compensation system for synchronized pcm digital switching |
JPS5721064B2 (no) * | 1974-06-07 | 1982-05-04 | ||
US4001713A (en) * | 1976-01-15 | 1977-01-04 | Gte Sylvania Incorporated | Phase lock loop circuit |
JPS52124848A (en) * | 1976-04-12 | 1977-10-20 | Fujitsu Ltd | Digital phase detection circuit |
DE2735053C3 (de) * | 1977-08-03 | 1980-05-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digitaler Phasenregelkreis |
-
1978
- 1978-09-21 SE SE7809934A patent/SE413826B/sv not_active IP Right Cessation
-
1979
- 1979-08-29 IN IN610/DEL/79A patent/IN153004B/en unknown
- 1979-08-30 FI FI792703A patent/FI70660C/sv not_active IP Right Cessation
- 1979-09-18 DD DD79215609A patent/DD146230A5/de unknown
- 1979-09-19 IE IE1778/79A patent/IE48553B1/en unknown
- 1979-09-19 CS CS796317A patent/CS216684B2/cs unknown
- 1979-09-19 YU YU02283/79A patent/YU228379A/xx unknown
- 1979-09-19 EG EG559/79A patent/EG14080A/xx active
- 1979-09-19 AR AR278117A patent/AR229083A1/es active
- 1979-09-20 CA CA000335989A patent/CA1142238A/en not_active Expired
- 1979-09-20 HU HU79EI878A patent/HU178531B/hu unknown
- 1979-09-20 ES ES484315A patent/ES484315A1/es not_active Expired
- 1979-09-20 NO NO793023A patent/NO150260C/no unknown
- 1979-09-20 MX MX179346A patent/MX149453A/es unknown
- 1979-09-20 PL PL1979218426A patent/PL128123B1/pl unknown
- 1979-09-20 AU AU50993/79A patent/AU525914B2/en not_active Expired
- 1979-09-21 JP JP50162179A patent/JPS55500724A/ja active Pending
- 1979-09-21 EP EP79850087A patent/EP0010077B1/en not_active Expired
- 1979-09-21 WO PCT/SE1979/000194 patent/WO1980000901A1/en unknown
- 1979-09-21 US US06/196,556 patent/US4380083A/en not_active Expired - Lifetime
- 1979-09-21 DE DE7979850087T patent/DE2963616D1/de not_active Expired
-
1980
- 1980-05-20 DK DK220080A patent/DK149292C/da active
Also Published As
Publication number | Publication date |
---|---|
PL218426A1 (no) | 1980-08-11 |
AR229083A1 (es) | 1983-06-15 |
JPS55500724A (no) | 1980-10-02 |
AU5099379A (en) | 1980-03-27 |
AU525914B2 (en) | 1982-12-09 |
PL128123B1 (en) | 1983-12-31 |
MX149453A (es) | 1983-11-08 |
FI792703A (fi) | 1980-03-22 |
ES484315A1 (es) | 1980-05-16 |
IE48553B1 (en) | 1985-03-06 |
IN153004B (no) | 1984-05-19 |
EG14080A (en) | 1983-03-31 |
SE7809934L (sv) | 1980-03-22 |
DD146230A5 (de) | 1981-01-28 |
CA1142238A (en) | 1983-03-01 |
DK149292B (da) | 1986-04-21 |
HU178531B (en) | 1982-05-28 |
FI70660C (fi) | 1986-09-24 |
EP0010077A1 (en) | 1980-04-16 |
DE2963616D1 (en) | 1982-10-28 |
US4380083A (en) | 1983-04-12 |
SE413826B (sv) | 1980-06-23 |
NO793023L (no) | 1980-03-24 |
YU228379A (en) | 1982-10-31 |
WO1980000901A1 (en) | 1980-05-01 |
CS216684B2 (en) | 1982-11-26 |
DK149292C (da) | 1987-01-19 |
IE791778L (en) | 1980-03-21 |
EP0010077B1 (en) | 1982-09-01 |
DK220080A (da) | 1980-05-20 |
FI70660B (fi) | 1986-06-06 |
NO150260C (no) | 1984-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO150260B (no) | Fremgangsmaate og anordning for i et telekommunikasjonssystem aa regulere fasestillingen hos et styrt signal i forhold til et referansesignal | |
JPH0347779B2 (no) | ||
EP0397198A2 (en) | Transfer strobe time delay selector and method | |
EP0619052B1 (en) | Shifting phase of a clock signal, in particular for clock recovery of a digital data signal | |
US6636999B1 (en) | Clock adjusting method and circuit device | |
FI892643A (fi) | Menetelmä ja piirijärjestely bittikellon elvyttämiseksi vastaanotetusta digitaalisesta tietoliikennesignaalista | |
US4819251A (en) | High speed non-return-to-zero digital clock recovery apparatus | |
EP0419161B1 (en) | Clock jitter suppressing circuit | |
US5760816A (en) | Variable phase clock generator for an electrophotographic printer | |
CA1310711C (en) | Two-stage synchronizer | |
US3946323A (en) | Digital circuit for generating output pulses synchronized in time to zero crossings of incoming waveforms | |
EP0094956B1 (en) | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method | |
GB2152778A (en) | Comparator circuit | |
US4955040A (en) | Method and apparatus for generating a correction signal in a digital clock recovery device | |
US5479456A (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
JPH04232477A (ja) | 小さい位相差の測定のための方法および回路装置 | |
SU1098015A2 (ru) | Устройство дл считывани и измерени геометрических параметров прот женных объектов | |
SU391490A1 (ru) | йОЕСОЮЗНАЯ | |
JPS6238737B2 (no) | ||
SU1356266A1 (ru) | Обнаружитель комбинаций двоичных сигналов | |
SU1569941A2 (ru) | Фазовый дискриминатор | |
Mahajan et al. | A Sampling Rate and Time Gate Waveforms Generator using Integrated Circuits | |
SU658569A1 (ru) | Устройство дл измерени параметров гармонических сигналов | |
SE470034B (sv) | Sätt och anordning för att jämföra faserna hos binära signaler | |
JPS63149581A (ja) | Icテスタの信号出力回路 |