HU178531B - Method and apparatus for controlling phase situation of controlled signal in relation to reference signal in telecommunication system - Google Patents
Method and apparatus for controlling phase situation of controlled signal in relation to reference signal in telecommunication system Download PDFInfo
- Publication number
- HU178531B HU178531B HU79EI878A HUEI000878A HU178531B HU 178531 B HU178531 B HU 178531B HU 79EI878 A HU79EI878 A HU 79EI878A HU EI000878 A HUEI000878 A HU EI000878A HU 178531 B HU178531 B HU 178531B
- Authority
- HU
- Hungary
- Prior art keywords
- signal
- reference signal
- controlled
- comparison
- circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 230000003111 delayed effect Effects 0.000 claims abstract description 13
- 238000011156 evaluation Methods 0.000 claims description 8
- 230000000052 comparative effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
Description
A találmány tárgya eljárás és berendezés vezéreltjei fázishelyzetének egy referencia jelhez viszonyított szabályozására távközlő rendszerben.
A technika állása szerint — pl. fáziszárt hurokban való fázisdetektáláskor — két jel közti fáziskülönbséget úgy mérnek, hogy a referencia jel felfutó élénél ismert frekvenciájú számláló impulzusokat indítanak, a vezérelt jel felfutó élénél pedig leállí^ák a számlálást, s így a jelek közti fáziskülönbségre az impulzusok száma jellemző.
Ennek a megoldásnak az a hátránya, hogy a kellő mérési pontosság érdekében az impulzusoknak nagy frekvenciájúaknak kell lenniük, és ilyen berendezést TTL-technikával nehéz megvalósítani. Következésképpen bonyolultabb alkatrész választékra van szűk- 15 ség, ami nagyobb költségeket eredményez.
A találmány szerinti eljárás és berendezés megoldja az említett problémát, és pontos fáziskülönbség mérést tesz lehetővé két jel között néhány egyszerű alkatrész segítségével úgy, hogy a mérési eredményt a 20 vezérelt jel fázishelyzetének a referencia jel fázishelyzetéhez viszonyított vezérlésére használjuk.
A találmány egyréaze eljárás vezérelt jel fázishelyzetének egy referencia jelhez viszonyított sza- 25 bályozására távközlő rendszerben, amelyet az jellemez, hogy a referencia jelet késleltetjük és a késleltetett referencia jelet összehasonlítva a vezérelt jellel a köztük levő fáziskülönbségtől függően magas vagy alacsony szintű első összehasonlító jelet állítunk elő, továbbá a vezérelt jelet is késleltetjük és a késleltetett vezérelt jelet összehasonlítva a referencia jellel a köztük levő fáziskülönbségtől függően magas vagy alacsony szintű második össze5 hasonlító jelet állítunk elő, továbbá az első és második összehasonlító jelből ezek logikai szintjétől függően a vezérelt jel fázishelyzetét korrigáló vezérlő jelet állítunk elő.
A találmány másrészt berendezés az eljárás foto ganatosításához, amely berendezésnek a vezérelt jelet előállító vezérelhető oszcillátora van, és az jellemzi, hogy bemenetűkre kapcsolt jelek közti fáziskülönbségtől függően magas vagy alacsony szintű kimenő jelet előállító első és második összehasonlító áramkört tartalmaz, az első összehasonlító áramkör első bemenetére a referencia jel első késleltető áramkörön át, második bemenetére pedig a vezérelt jel közvetlenül van csatlakoztatva, a második összehasonlító áramkör első bemenetére a vezérelt jel második késleltető áramkörön át, második bemenetére pedig a referencia jel közvetlenül van csatlakoztatva, az összehasonlító áramkörök kimenetel logikai kiértékelő áramkör bemenetéire vannak csatlakoztatva, és a logikai kiértékelő áramkör kimenete az oszcillátor vezérlő bemenetére van csatlakoztatva.
A berendezés egy előnyös kiviteli alakjában az összehasonlító áramkörök D-flip-flopok. Egy további célszerű kiviteli alaknál a logikai kiértékelő áramkört mikroprocesszor alkotja.
A találmány szerinti berendezést pl. akkor is használhatjuk, ha valamely berendezésben a különböző órajeleket adó oszcillátorokat majoritásós alapon kívánjuk vezérelni. Ez esetben annyi találmány szerinti berendezésre van szükség, ahány 5 oszcillátort kívánunk vezérelni.
A találmányt részletesebben egy kiviteli példa kapcsán, a mellékelt ábrákra hivatkozva ismertetjük, ahol az
1. ábra a találmány szerinti berendezés egy kivitelének tömbvázlata, a
2—5. ábrák pedig idődiagramok, melyek az l.ábra szerinti berendezés működését mutatják a jelek közti fáziskülönbség különböző értékeinél. I5
Amint azt az 1. ábrán láthatjuk, a találmány szerinti berendezés két FF1 és FF2 összehasonlító áramkört, pl. D-flip-flopot tartalmaz, éspedig olyan típusút, amelyik - a bemenetére adott két jel 20 fáziskülönbségétől függően — magas vagy alacsony szintű kimeneti jelet ad, A D-flip-flopok lehetnek pl. a Texas Instruments cég által ajánlott 74S74 típusúak.
Mindkét FF1, FF2 összehasonlító áramkörre a 25 C2 referencia jelet és a Cl vezérelt jelet adjuk. A Cl vezérelt jel fázishelyzetét a C2 referencia jel fázishelyzetéhez képest kell szabályoznunk. Az FF1 összehasonlító áramkör első bemenetére egy Dl jel jut, ami a DL1 késleltető áramkör által 30 késleltetett C2 referencia jel, második bemenetére pedig közvetlenül a vezérelt CL1 oszcillátor kimenő Cl vezérelt jele van kapcsolva.
Az FF2 összehasonlító áramkör első bemenetére a D2 jel kerül, ami a Cl vezérelt jelnek a DL2 35 késleltető áramkör által késleltetett alakja, második bemenetére pedig közvetlenül jut a C2 referencia jel. A DL1 és DL2 késleltető áramkörök egyformák, és pl. a Texas Instruments cég 74SO4 típusú Schottky-tárol óiból állnak. Ez esetben a DL1 és 40 DL2 késleltető áramkörökben számos tároló van sorbakapcsolva és az áramkör késleltetését a tárolók száma határozza meg, ezt pedig átkapcsolással lehet beállítani. A DL1 és DL2 késleltető áramkörök egy-egy késleltető vonalból is állhatnak, 45 ekkor a késleltetés nagyságát a késleltető vonal hossza határozza meg.
Ha a C2 referencia jel és a Cl vezérelt jel közti fáziskülönbség a példa szerint a ± 5 nanosecundumot meghaladja, korrekciót végzünk a Cl vezérelt 50 jel fázishelyzetén annak érdekében, hogy az említett tűréshatárokat betartsuk. A tűréshatár nagyságát természetesen átkapcsolás révén változtathatjuk, különböző számú tárolófokozatot kapcsolva a DL1, DL2 késleltető áramkörökbe. Az FF1 és FF2 55 összehasonlító áramkör kimeneti Ql, illetve Q2 összehasonlító jelének logikai szintjét a C2 referencia jel és a Cl vezérelt jel közti említett fáziskülönbség határozza meg, és ezek a kimenetek egy LC logikai kiértékelő áramkörhöz csatlakoznak, 60 amely lehet egy logikai hálózat vagy egy ismert típusú processzor - pl. egy MOTOROLA M6900 típusú mikroprocesszor.
Az LC logikai kiértékelő áramkör a bemenetén levő jelkombinációtól függő bináris kimeneti jelet 65 állít elő, amely DA digitális-analóg átalakítón át a CL1 oszcillátor frekvenciáját vezérli. A CL1 oszcillátor állítja elő a Cl vezérelt jelet, amelynek a fázisát a C2 referencia jelhez viszonyítva korrigáljuk.
A 2-5. ábrákon az látható, hogy milyen logikai szintek fordulnak elő a Ql és Q2 összehasonlító jeleknél a C2 referenciajel és a Cl vezérelt jel közti különféle fáziskülönbségek esetén. Az ábrákon a szaggatott vonalak a Ql és Q2 összehasonlító jelek nullszintjét jelölik.
A 2. ábra azt mutatja, hogy a Cl vezérelt jel a késleltetett Dl jelnél később kerül a berendezésre. Az FF1 összehasonlító áramkör magas szintű Ql összehasonlító jelet állít elő, mivel az első bemenetén az összehasonlítás ideje alatt magas szintű jel van. Az FF2 összehasonlító áramkör azonban ugyanebben a pillanatban alacsony szintű 02 összehasonlító jelet állít elő, mert a második bemenetére jutó jel ebben az esetben megelőzi az első bemenetére jutó jelet.
A 3. ábra azt mutatja, hogy a C2 referencia jel később jut a berendezésre, mint a késleltetett D2 jel. Az FF1 összehasonlító áramkör alacsony szintű Ql összehasonlító jelet ad ki, az FF2 összehasonlító áramkör pedig magas szintű Q2 összehasonlító jelet állít elő.
A 4. ábra azt az esetet mutalja, amikor a C2 referencia jel és a Cl vezérelt jel közti fáziskülönbség kisebb, mint a C2 referencia jel és a Dl jel közti késleltetés. Ebben az esetben mindkét Ql és Q2 összehasonlító jelnek alacsony a szintje.
Végül az 5. ábra azt az esetet mutatja, amikor a C2 referencia jel felfutó éle és a Cl vezérelt jel lefutó éle közti fáziskülönbség kisebb, mint a C2 referencia jel és a Dl jel közti késleltetés. Ebben az esetben mindkét Ql és Q2 összehasonlító jel magas szintű.
így a Ql és Q2 összehasonlító jelek négy lehetséges kombinációjából különféle vezérlő jeleket kapunk. Az első esetben az LC logikai kiértékelő áramkörtől kapott vezédo jel növeli a CL1 oszcillátor frekvenciáját, a második esetben a vezérlő jel csökkenti a CL1 oszcillátor frekvenciáját, a harmadik és negyedik esetben pedig nem változik a CL1 oszcillátor frekvenciája.
A leírásból láthatjuk, hogy közel 0 fokos és 180 fokos fáziskülönbségeket is nagyon pontosan tudunk detektálni a találmány szerinti berendezéssel.
Claims (4)
- Szabadalmi igénypontok:1. Eljárás vezérelt jel fázishelyzetének egy referencia jelhez viszonyított szabályozására távközlő rendszerben, azzal jellemezve, hogy a referencia jelet (C2) késleltetjük és a késleltetett referencia jelet (Dl) összehasonlítva a vezérelt jellel (Cl) a köztük levő fáziskülönbségtől függően magas vagy alacsony szintű első összehasonlító jelet (Ql) állítunk elő, továbbá a vezérelt jelet (Cl) is késleltetjük és a késleltetett vezérelt jelet (D2) összehasonlítva a referencia jellel (C2) a köztük levő fáziskülönbségtől függően magas vagy alacsony szintű második összehasonlító jelet (Q2) állítunk elő, továbbá az első és második összehasonlító jelből (Q1 és Q2) ezek logikai szintjétől függően a vezérelt jel (Cl) fázishelyzetét korrigáló vezérlő jelet ^Hitünk elő. 5
- 2. Berendezés vezérelt jel fázishelyzetének egy referencia jelhez viszonyított szabályozására az1. igénypont szerinti eljárás foganatosításával, amely berendezésnek a vezérelt jelet előállító vezérelhető oszcillátora van, azzal jellemezve, hogy bemene-10 tükre kapcsolt jelek közti fáziskülönbségtől függően magas vagy alacsony szintű kimenő jelet előállító első és második összehasonlító áramkört (FF1, FF2) tartalmaz, az első összehasonlító áramkör (FF1) első bemenetére a referencia jel (C2)15 első késleltető áramkörön (DL1) át, második beme netére pedig a vezérelt jel (Cl) közvetlenül van csatlakoztatva, a második összehasonlító áramkör (FF2) első bemenetére a vezérelt jel (Cl) második késleltető áramkörön (DL2) át, második bemenetére pedig a referencia jel (C2) közvetlenül van csatlakoztatva, az összehasonlító áramkörök (FF1, FF2) kimenetei logikai kiértékelő áramkör (LC) bemenetelre vannak csatlakoztatva, és a logikai kiértékelő áramkör (LC) kimenete az oszcillátor (CL1) vezérlő bemenetére van csatlakoztatva.
- 3. A 2. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy az összehasonlító áramkörök (FF1, FF2) D-flip-flopok.
- 4. A 2. vagy 3. igénypont szerinti berendezés kiviteli alakja, azzal jellemezve, hogy a logikai kiértékelő áramkört (LC) mikroprocesszor alkotja.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7809934A SE413826B (sv) | 1978-09-21 | 1978-09-21 | Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| HU178531B true HU178531B (en) | 1982-05-28 |
Family
ID=20335888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU79EI878A HU178531B (en) | 1978-09-21 | 1979-09-20 | Method and apparatus for controlling phase situation of controlled signal in relation to reference signal in telecommunication system |
Country Status (22)
| Country | Link |
|---|---|
| US (1) | US4380083A (hu) |
| EP (1) | EP0010077B1 (hu) |
| JP (1) | JPS55500724A (hu) |
| AR (1) | AR229083A1 (hu) |
| AU (1) | AU525914B2 (hu) |
| CA (1) | CA1142238A (hu) |
| CS (1) | CS216684B2 (hu) |
| DD (1) | DD146230A5 (hu) |
| DE (1) | DE2963616D1 (hu) |
| DK (1) | DK149292C (hu) |
| EG (1) | EG14080A (hu) |
| ES (1) | ES484315A1 (hu) |
| FI (1) | FI70660C (hu) |
| HU (1) | HU178531B (hu) |
| IE (1) | IE48553B1 (hu) |
| IN (1) | IN153004B (hu) |
| MX (1) | MX149453A (hu) |
| NO (1) | NO150260C (hu) |
| PL (1) | PL128123B1 (hu) |
| SE (1) | SE413826B (hu) |
| WO (1) | WO1980000901A1 (hu) |
| YU (1) | YU228379A (hu) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
| CA1180416A (en) * | 1981-05-19 | 1985-01-02 | Botaro Hirosaki | Timing recovery circuit |
| US4518998A (en) * | 1982-06-03 | 1985-05-21 | Klimsch/Optronics, Inc. | Method and apparatus for producing a time advanced output pulse train from an input pulse train |
| US4473760A (en) * | 1982-12-13 | 1984-09-25 | Western Digital Corporation | Fast digital sample resolution circuit |
| US4648060A (en) * | 1984-07-30 | 1987-03-03 | Hewlett-Packard Company | Dual channel frequency synthesizer system |
| DE3441501A1 (de) * | 1984-11-14 | 1986-05-15 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals |
| FR2608863B1 (fr) * | 1986-12-19 | 1994-04-29 | Nec Corp | Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions |
| JPS63228206A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | クロツク分配方式 |
| US5101117A (en) * | 1988-02-17 | 1992-03-31 | Mips Computer Systems | Variable delay line phase-locked loop circuit synchronization system |
| IL89120A (en) * | 1988-02-17 | 1992-08-18 | Mips Computer Systems Inc | Circuit synchronization system |
| WO1989009520A1 (en) * | 1988-03-26 | 1989-10-05 | Alcatel N.V. | Synchronizing circuit |
| DE3917217A1 (de) * | 1989-05-26 | 1990-11-29 | Ant Nachrichtentech | Regenerator fuer digitalsignale |
| US4975929A (en) * | 1989-09-11 | 1990-12-04 | Raynet Corp. | Clock recovery apparatus |
| US4959846A (en) * | 1989-09-11 | 1990-09-25 | Raynet Corporation | Clock recovery apparatus including a clock frequency adjuster |
| US5036230A (en) * | 1990-03-01 | 1991-07-30 | Intel Corporation | CMOS clock-phase synthesizer |
| US5083049A (en) * | 1991-05-10 | 1992-01-21 | Ast Research, Inc. | Asynchronous circuit with edge-triggered inputs |
| US5229752A (en) * | 1991-09-20 | 1993-07-20 | The United States Of America As Represented By The United States Department Of Energy | Method and apparatus for detecting timing errors in a system oscillator |
| DE4139117C1 (hu) * | 1991-11-28 | 1993-06-09 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| TW234796B (hu) * | 1993-02-24 | 1994-11-21 | Advanced Micro Devices Inc | |
| WO1995034127A1 (en) * | 1994-06-03 | 1995-12-14 | Sierra Semiconductor Corporation | A three-state phase-detector/charge pump circuit with no dead-band region |
| SE503069C2 (sv) * | 1994-07-06 | 1996-03-18 | Ericsson Telefon Ab L M | Förfarande och anordning för att fasvrida en signal |
| GB9505350D0 (en) * | 1995-03-16 | 1995-05-03 | British Tech Group | Electronic identification system |
| US5712580A (en) * | 1996-02-14 | 1998-01-27 | International Business Machines Corporation | Linear phase detector for half-speed quadrature clocking architecture |
| US5818890A (en) * | 1996-09-24 | 1998-10-06 | Motorola, Inc. | Method for synchronizing signals and structures therefor |
| KR100244466B1 (ko) * | 1997-04-26 | 2000-02-01 | 김영환 | 클럭 위상 비교기 |
| KR100215889B1 (ko) * | 1997-05-06 | 1999-08-16 | 구본준 | 클럭 동기 회로 |
| DE60044276D1 (de) * | 1999-06-04 | 2010-06-10 | Sumitomo Chemical Co | Esterase Gene und Verwendungen davon |
| DE10020171A1 (de) | 2000-04-25 | 2001-10-31 | Ericsson Telefon Ab L M | Pulsdetektor |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| ES2350919T5 (es) * | 2001-04-20 | 2022-02-25 | Wobben Properties Gmbh | Procedimiento para hacer funcionar una planta de energía eólica |
| DE10119624A1 (de) | 2001-04-20 | 2002-11-21 | Aloys Wobben | Verfahren zum Betreiben einer Windenergieanlage |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7844437B1 (en) * | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) * | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| JP4751932B2 (ja) * | 2006-07-28 | 2011-08-17 | 富士通株式会社 | 位相検出装置および位相同期装置 |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8516025B2 (en) * | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8970276B1 (en) * | 2013-12-17 | 2015-03-03 | Analog Devices, Inc. | Clock signal synchronization |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL272023A (hu) * | 1960-12-05 | |||
| US3521172A (en) * | 1965-11-26 | 1970-07-21 | Martin Marietta Corp | Binary phase comparator |
| US3495184A (en) * | 1968-03-11 | 1970-02-10 | Radiation Inc | Phase-locked loop having improved acquisition range |
| US3701039A (en) * | 1968-10-28 | 1972-10-24 | Ibm | Random binary data signal frequency and phase compensation circuit |
| US3660647A (en) * | 1969-12-24 | 1972-05-02 | Us Navy | Automatic signal delay tracking system |
| US3614635A (en) * | 1969-12-31 | 1971-10-19 | Ibm | Variable frequency control system and data standardizer |
| US3714463A (en) * | 1971-01-04 | 1973-01-30 | Motorola Inc | Digital frequency and/or phase detector charge pump |
| BE786226A (fr) * | 1971-07-16 | 1973-01-15 | Siemens Ag | Alimentation en courant rythme pour un systeme de circuits de commutation a deux canaux |
| US3839599A (en) * | 1972-11-10 | 1974-10-01 | Gte Automatic Electric Lab Inc | Line variation compensation system for synchronized pcm digital switching |
| JPS5721064B2 (hu) * | 1974-06-07 | 1982-05-04 | ||
| US4001713A (en) * | 1976-01-15 | 1977-01-04 | Gte Sylvania Incorporated | Phase lock loop circuit |
| JPS52124848A (en) * | 1976-04-12 | 1977-10-20 | Fujitsu Ltd | Digital phase detection circuit |
| DE2735053C3 (de) * | 1977-08-03 | 1980-05-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digitaler Phasenregelkreis |
-
1978
- 1978-09-21 SE SE7809934A patent/SE413826B/sv not_active IP Right Cessation
-
1979
- 1979-08-29 IN IN610/DEL/79A patent/IN153004B/en unknown
- 1979-08-30 FI FI792703A patent/FI70660C/sv not_active IP Right Cessation
- 1979-09-18 DD DD79215609A patent/DD146230A5/de unknown
- 1979-09-19 AR AR278117A patent/AR229083A1/es active
- 1979-09-19 CS CS796317A patent/CS216684B2/cs unknown
- 1979-09-19 YU YU02283/79A patent/YU228379A/xx unknown
- 1979-09-19 IE IE1778/79A patent/IE48553B1/en unknown
- 1979-09-19 EG EG559/79A patent/EG14080A/xx active
- 1979-09-20 HU HU79EI878A patent/HU178531B/hu unknown
- 1979-09-20 CA CA000335989A patent/CA1142238A/en not_active Expired
- 1979-09-20 ES ES484315A patent/ES484315A1/es not_active Expired
- 1979-09-20 NO NO793023A patent/NO150260C/no unknown
- 1979-09-20 AU AU50993/79A patent/AU525914B2/en not_active Expired
- 1979-09-20 PL PL1979218426A patent/PL128123B1/pl unknown
- 1979-09-20 MX MX179346A patent/MX149453A/es unknown
- 1979-09-21 WO PCT/SE1979/000194 patent/WO1980000901A1/en unknown
- 1979-09-21 DE DE7979850087T patent/DE2963616D1/de not_active Expired
- 1979-09-21 EP EP79850087A patent/EP0010077B1/en not_active Expired
- 1979-09-21 US US06/196,556 patent/US4380083A/en not_active Expired - Lifetime
- 1979-09-21 JP JP50162179A patent/JPS55500724A/ja active Pending
-
1980
- 1980-05-20 DK DK220080A patent/DK149292C/da active
Also Published As
| Publication number | Publication date |
|---|---|
| DK149292B (da) | 1986-04-21 |
| ES484315A1 (es) | 1980-05-16 |
| IE791778L (en) | 1980-03-21 |
| CS216684B2 (en) | 1982-11-26 |
| NO793023L (no) | 1980-03-24 |
| SE7809934L (sv) | 1980-03-22 |
| DD146230A5 (de) | 1981-01-28 |
| EP0010077B1 (en) | 1982-09-01 |
| FI70660B (fi) | 1986-06-06 |
| NO150260C (no) | 1984-09-12 |
| EG14080A (en) | 1983-03-31 |
| MX149453A (es) | 1983-11-08 |
| SE413826B (sv) | 1980-06-23 |
| NO150260B (no) | 1984-06-04 |
| EP0010077A1 (en) | 1980-04-16 |
| WO1980000901A1 (en) | 1980-05-01 |
| IN153004B (hu) | 1984-05-19 |
| FI70660C (fi) | 1986-09-24 |
| FI792703A (fi) | 1980-03-22 |
| US4380083A (en) | 1983-04-12 |
| AU525914B2 (en) | 1982-12-09 |
| AR229083A1 (es) | 1983-06-15 |
| DK149292C (da) | 1987-01-19 |
| YU228379A (en) | 1982-10-31 |
| DK220080A (da) | 1980-05-20 |
| PL218426A1 (hu) | 1980-08-11 |
| CA1142238A (en) | 1983-03-01 |
| DE2963616D1 (en) | 1982-10-28 |
| AU5099379A (en) | 1980-03-27 |
| IE48553B1 (en) | 1985-03-06 |
| PL128123B1 (en) | 1983-12-31 |
| JPS55500724A (hu) | 1980-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HU178531B (en) | Method and apparatus for controlling phase situation of controlled signal in relation to reference signal in telecommunication system | |
| US4954824A (en) | Sample rate conversion system having interpolation function with phase locked clock | |
| US4609881A (en) | Frequency synthesizers | |
| US4339722A (en) | Digital frequency multiplier | |
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| US5195111A (en) | Programmable frequency dividing apparatus | |
| US7394238B2 (en) | High frequency delay circuit and test apparatus | |
| US8065102B2 (en) | Pulse width measurement circuit | |
| US5122761A (en) | Digital pll including controllable delay circuit | |
| EP1077529B1 (en) | Phase modulation having individual placed edges | |
| EP0419161B1 (en) | Clock jitter suppressing circuit | |
| KR100414864B1 (ko) | 디지탈카운터및디지탈pll회로 | |
| US4876699A (en) | High speed sampled data digital phase detector apparatus | |
| EP1385306A1 (en) | Method and apparatus for synchronising multiple serial datastreams in parallel | |
| US6313621B1 (en) | Method and arrangement for determining the phase difference between two timing signals | |
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| SE502901C2 (sv) | Digital faskomparator | |
| EP1385308B1 (en) | Method and apparatus for synchronizing multiple serial datastreams in parallel | |
| KR100265309B1 (ko) | 2상 변조 디지탈 신호로부터의 클럭 신호 발생 방법 및 그 장치 | |
| EP1385294B1 (en) | Method and apparatus for phase-aligning two clock signals | |
| US3671872A (en) | High frequency multiple phase signal generator | |
| EP0083823B1 (en) | Frequency synthesizing circuit | |
| KR930003902Y1 (ko) | 펄스 발생회로 | |
| RU2119717C1 (ru) | Устройство фазовой синхронизации | |
| KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 |