SE502901C2 - Digital faskomparator - Google Patents

Digital faskomparator

Info

Publication number
SE502901C2
SE502901C2 SE9402321A SE9402321A SE502901C2 SE 502901 C2 SE502901 C2 SE 502901C2 SE 9402321 A SE9402321 A SE 9402321A SE 9402321 A SE9402321 A SE 9402321A SE 502901 C2 SE502901 C2 SE 502901C2
Authority
SE
Sweden
Prior art keywords
frequency
phase
counter
pass filter
signals
Prior art date
Application number
SE9402321A
Other languages
English (en)
Other versions
SE9402321D0 (sv
SE9402321L (sv
Inventor
Gunnar Forsberg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9402321A priority Critical patent/SE502901C2/sv
Publication of SE9402321D0 publication Critical patent/SE9402321D0/sv
Priority to JP8503074A priority patent/JPH10502232A/ja
Priority to EP95925217A priority patent/EP0767987A1/en
Priority to AU29415/95A priority patent/AU693216B2/en
Priority to US08/765,595 priority patent/US5990673A/en
Priority to PCT/SE1995/000813 priority patent/WO1996001007A1/en
Publication of SE9402321L publication Critical patent/SE9402321L/sv
Publication of SE502901C2 publication Critical patent/SE502901C2/sv

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

502 901 2 På senare tid används ofta heldigitala faskomparatorer. En digital faskomparator ger som utsignal ett digitalt numeriskt värde som är proportionellt mot fasskillnaden, t ex ett 8-bitars ord. Det finns flera anledningar till att gå över till digitala faskomparatorer. Då faslåsningskretsar har mycket små bandbred- der (<1 Hz), är det svårt eller omöjligt att använda analoga filter för att göra den nödvändiga signalbehandlingen innan signalen tillförs den spänningsstyrda oscillatorn VCO; det kan då vara dyrt, platskrävande och störningskänsligt att gå omvägen över en analog faskomparator och en AD-omvandlare. I en tele- fonstation kan en PLL också vara distribuerad rent rumsligt; exempelvis kan VCO:n sitta på ett kort, slingfiltret i en mikro- processor på ett annat kort och faskomparatorn på ett tredje kort. I en distribuerad PLL måste naturligtvis signalerna över- föras digitalt.
Det finns flera sätt att realisera digitala faskomparatorer, men en vanligt förekommande digital faskomparator består av en oscillator (eller annan tillgänglig högfrekvent klockfrekvens) och en räknare. Oscillatorn kopplas till räknaren. För de två flanker av insignalerna som ska fasjämföras får den ena flanken starta räknaren och den andra flanken stoppa räknaren. Då räkna- ren är stoppad utgör det digitala numeriska värdet en uppskatt- ning av fasskillnaden. Innan räknaren startar nästa gång noll- ställs räknaren. Slingfiltret, i en PLL, behöver ett numeriskt värde typiskt l till 10 gånger per sekund medan insignalerna till faskomparatorn ligger betydligt högre, t ex 64 kHz. Anting- en beordrar PLL en fasmätning när slingfiltret behöver ett nume- riskt värde, eller så mäter faskomparatorn med samma takt som infrekvensen (t ex 64 KHz) och slingfilterkretsen tar det senast uppmätta värdet när den behöver det.
REDOGÖRELSE FÖR UPPFINNINGEN Själva problemet, dvs att med hög upplösning och digitala kompo- nenter mäta fasskillnaden mellan två signaler, har tidigare inte gått att lösa på ett tillfredsställande sätt med en digital faskomparator enligt känd teknik. 502 901. 3 Det stora problemet med den kända digitala faskomparatorn är den dåliga upplösningen. Upplösningen i en sådan faskomparator bestäms i princip av oscillatorns frekvens (eller systemfrekven- sen). Om t ex denna frekvens är 20 MHz blir upplösningen app- roximativt inversen av 20 MHz, dvs 50 ns (nanosekunder). Om periodtiden hos den höga frekvensen definieras som T, är det lätt att inse att med en ideal räknare så ligger mätfelet inom iT. Det värsta fallet fås om den höga frekvensen är en multipel av den frekvens som kommer in till faskomparatorn. Då kommer felet att ligga och långsamt fluktuera mellan -T, 0 och T.
Eftersom de flesta system är synkrona, brukar vanligtvis den höga frekvensen också vara en multipel av infrekvensen till faskomparatorn. Det bör observeras att det här och i fortsätt- ningen inte görs någon distinktion mellan fas och tid eftersom fasen enkelt kan beräknas ur tiden om infrekvensen till faskom- paratorn är känd. Det finns naturligtvis en möjlighet att få bra upplösning med den konventionella digitala faskomparatorn; genom att öka klockfrekvensen till t ex 1 GHz erhålls upplösningen 1 ns vilket kan vara acceptabelt. En sådan lösning är dock både dyr, effektslukande och platskrävande, varför den normalt inte är intressant.
Sättet och anordningen enligt uppfinningen kännetecknas av patentkraven och löser problemet genom att, i en faskomparator enligt uppfinningen, en klocksignal av nominellt hög frekvens fA är anordnad att tillföras faskomparatorn tillsammans med en viss frekvensavvikelse Af, vilken frekvensavvikelse kan vara fast eller varierbar. Nämnda klocksignal styr räkning av pulser i de signaler som skall fasjämföras varefter en medelvärdesbildning utförs på det resulterande räknevärdet. Den nominella klocksig- nalfrekvensen fA är en heltalsmultipel av den nominella infrek- vensen till faskomparatorn. En anordning som realiserar sättet enligt uppfinningen består av en oscillator som avger nämnda högfrekventa signal, en räknare till vars ingångar de insignaler som skall fasjämföras är anslutna och att till räknarutgångarna är anslutet ett digitalt lågpassfilter för medelvärdesberäkning.
Några av uppfinningens väsentliga kännetecken är oscillatorns lilla frekvensavvikelse Af och medelvärdesbildningen. Genom ningsdistorsion uppträder då lågpassfiltret hanterar alla nume- riska värden från räknaren.
FIGURBESKRIVNING Sättet och anordningen enligt uppfinningen beskrivs närmare nedan med hjälp av ett utföringsexempel under hänvisning till bifogade ritning i vilken Fig. 1 i blockschemaform visar en känd faslåsningskrets PLL med analog faskomparator, och Fig. 2 starkt schematiskt visar en digital¿faskomparator av känt slag, och Fig. 3 utgör ett blockschema över en faskomparator enligt upp- finningen, 502 901, 5 Fig. 4 visar i blockschemaform hur en lineariseringskrets är infogad mellan en räknare och ett digitalt lågpassfilter enligt uppfinningen.
Fig. 5 visar ett exempel på vikningsdistorsion i form av en kurva visande fasspektrat som funktion av frekvensen.
FÖREDRAGEN UTFöRINGsFoRM I fig. 1 visas en känd faslåsningskrets PLL med en analog fas- komparator PD till vars ingångar ansluts de två insignaler som skall fasjämföras. Utgången från faskomparatorn är ansluten till ett slingfilter PI vars utgång i sin tur är ansluten till in- gången på en spänningsstyrd oscillator VCO från vars utgång en återkoppling sker till en frekvensdelare ND vars utgång ansluts till ena ingången på faskomparatorn som en av de signaler som skall jämföras på sätt som beskrivits ovan under rubriken TEKNI- KENS STÅNDPUNKT.
Under samma rubrik beskrivs även fig. 2 som visar en känd digi- tal faskomparator, i vilken en räknare C tar emot de signaler, i binär form, som skall fasjämföras och efter taktgivning av en hög frekvens avger ett numeriskt värde på räknarens utgång. under rubriken REDOGÖRELSE FÖR UPPFINNINGEN framgår även skill- naderna mellan känd teknik och sättet och anordningen enligt uppfinningen.
Uppfinningsföremålet, dvs den digitala högupplösande faskompara- torn (digital high resolution phase detector) utgör normalt en del av en apparat. Exempelvis kan den ingå i en faslåsningskrets PLL som i sin tur kan ingå i ett delsystem eller system på högre nivå. Det är möjligt att realisera faskomparatorn som exempelvis en gate array eller som en gate array i kombination med en mikroprocessor. Även om uppfinningen kan byggas upp helt i form av maskinvara, kan det av kostnadsskäl vara lättare att dela upp den i en maskinvarudel och en programvarudel där vissa egenska- per bestäms av ett program. Som framgår av fig. 3 visas i block- schemaform en faskomparator i enlighet med uppfinningen. Faskom- paratorn som ingår i en faslåsningskrets PLL innefattar en ren C är även ansluten en utsignal med frekvensen fo från en oscillator O. Utsignalfrekvensen fo, som är speciellt utvald, är en hög frekvens och innehåller en liten frekvensavvikelse (frek- Det som är kännetecknande för lågpassfiltret DLP är att det arbetar med frekvensen fi, vilket är frekvensen vid vilken fasjämförelsen görs. Detta innebär också att räknaren C arbetar hela tiden utan uppehåll (bortsett från det normala uppehållet mellan stop och start flank). Då lågpassfiltret/räknaren måste arbeta med en frekvens som är mycket högre än PLL-bandbredden är frekvensen fi att föredra. Exempelvis kan nämnas att medan fi typiskt är 64kHz så är PLL-bandbredden typiskt endast 0,1 Hz.
En oscillator O, enligt fig. 3 har frekvensen: fo=fA+Af där: fo = oscillatorfrekvens, fA = nominell oscillatorfrekvens, Af = frekvensavvikelse och där: fA = N ' f fi = Insignalernas nominella frekvens N = kvoten mellan nominell oscillatorfrekvens fA och nominell infrekvens fi och där N är en heltalsmultipel >1 för vilken generellt gäller: 502 901.
N S 2" där M = antalet bitar från räknaren typiskt värde för M = 8 vilket vid en normal realisering ger: N = 2” = 256.
Om N < 2" utnyttjas inte räknaren fullständigt, dvs räknaren är onödigt stor. Om N > 2” räcker inte räknaren till för att räkna tidsskillnaden mellan signalerna med felräkning som resultat.
Vid en säker realisering väljs därför N = ZM. Vid nyttjande av en 8-bitars räknare (M = 8) blir därför N = 256.
Af är i uppfinningens exemplifierade utföringsform en fast positiv eller negativ frekvensavvikelse som vanligtvis endast är några hundra ppm (parts per million) av fA, vilket exempelvis kan motsvara ca 3 kHz i frekvens. Det är även möjligt att variera Af.
Det kan nämnas att lågpassfiltret DLP ska ha en så låg gräns- frekvens som möjligt för att hög upplösning ska erhållas. Denna gränsfrekvens får dock inte komma i närheten av PLL gränsfrek- vensen för då blir PLL:n instabil på grund av minskad fasmargi- nal i reglerslingan. Som en grov tumregel kan sägas att lågpass- filtrets gränsfrekvens bör ligga minst 3 gånger över faslås- ningskretsens PLL gränsfrekvens. Det bör påpekas att faskompara- torn enligt uppfinningen inte är begränsad till att användas enbart i samband med en PLL utan är användbar i alla tillämp- ningar där fasjämförelse mellan signaler är aktuell.
Det kan också nämnas att antalet bitar från lågpassfiltrets DLP utgång I2 bör vara betydligt högre än motsvarande antal från räknarens C utgång Il; detta är egentligen självklart om man ska få högre upplösning i fasmätningen.
Egentligen är faskomparatorn enligt fig. 3 en sågtandskomparator med det linjära området O - 2n; detta gäller även för den kon- ventionella digitala faskomparatorn visad i fig. 2.
I fortsättningen förutsätts om inget annat anges, att N = 2”.
H» P* II m 4> ä' .'12 N fA = N - fi = 2” - fi = 16,384 MHz Af = zoo - 1o'6 - 1s,3s4MHz = 3276,s Hz (+2oo ppm avvikelse Parametervärdena ovan insatta i (1) ger: R = 128,0256 (efter medelvärdesbildningen) Avvikelsen från 128,0 beror på frekvensavvikelsen Af Om vi definierar: T = 1/(fA + Af) (periodtiden för oscillatorn) Den faktiska skillnaden, uttryckt i tid, mellan insignalerna är då: Fasskillnad = R ' T = 1/(2 ' fi) (motsvarar exakt n vilket är väntat) 502 901 9 lågpassfilter 3, subtraheras referensen R = 128,0256 för att en avvikelse ska erhållas från nominellt fasläge. Det är mer be- kvämt att uttrycka fas i tid och för att göra det multiplicera den ovan definierade avvikelsen med T. Detta kan uttryckaslsom: At = (F - R) ' T (2) Det kan nu vara intressant att visa exempel på hur den faktiska signalen i nod Il ser ut som funktion av tiden. Vi antar att parametervärdena är precis som ovan och att fasskillnaden är exakt n. Vid en simulering av uppfinningen erhålls då i nod I1: 128, 128, 128, ...., 128, (38 gånger), 129, 128, 128, 128 ...., 128 (38 gånger), 129 och så vidare.
Mönstret är således att 38 st 128-värden följt av 1 st 129-värde erhålls. Tas medelvärdet av detta repetetiva mönster fås värdet: (38 ' 128 + 129)/39 = 128,02564l Sätts värdet ovan in i (2) erhålls ett fasfel på 2,5 ps, vilket får anses som extremt litet med tanke på att den konventionella faskomparatorn enligt fig. 2 ger ett fel som kan vara lika stort som T, dvs ca 61 ns.
Det bör dock påpekas att ovan beskrivna mönster ibland avbryts med längre eller kortare sekvenser av värdet 128. Medelvärdes- bildat över 10 ms blir felet i stället 39 ps, vilket fortfarande är ca 1000 gånger bättre än den konventionella faskomparatorn enligt fig. 2.
Om fasläget ändras mellan signalerna så att det blir något större än n erhålls t ex följande sekvens enligt simuleringar: 128, 128, ...., 128, (10 gånger), 129, 129, ...., 129 (10 gång- er), 128, 128, ...., 128, (9 gånger), 129, 129, ...., 129 (11 gånger) .....
Uppfinningens funktion torde därmed vara klarlagd. inte har någon så kallad vikningsdistorsion, vilket emellertid konventionella faskomparatorer enligt fig. 2 har. Generellt sett innebär vikningsdistorsion att höga frekvenser "viks ned" till lägre frekvenser, beroende på att samplingsteoremet inte är uppfyllt. Betrakta fig. 2 och anta att insignalerna (t ex 64 kHz) är fasmodulerade med 100 Hz. Om man nu hämtar sitt digitala värde med frekvensen 10 Hz är det risk för att det hela tiden är fasmoduleringens toppamplitud som mäts, vilket ger ett konstant fel. Dessa mätfel kan reduceras på så sätt att Af får variera perna hos frekvensavvikelsen Af. Den grundläggande utförings- formen för Af är en fast frekvensavvikelse, som dock gärna får variera lite på grund av temperaturvariationer, åldring med mera. Af bör väljas så att (fA + Af)/N alltid är större eller alternativt alltid mindre än de faktiska infrekvenserna till faskomparatorn.
En alternativ utföringsform är att, på Af, överlagra en liten stokastisk variation av frekvensen. Fördelen med detta är att 502 901 ll Som tidigare nämnts är faskomparatorn enligt fig. 3 av sågtands- typ, dvs utsignalen som funktion av infas är som ett oändligt antal ramper mellan ....-4fl - -2n, -2n - 0, O - 2n, 2n - 4n och så vidare. Mellan ramperna går karakteristiken rakt ner (upp), dvs vi har en sågtandsfunktion. En lösning enligt fig. 3 har ett i viss mån begränsat linjärt område. Detta beror egentligen inte på att räknaren har ett begränsat antal bitar som skulle kunna antas, utan på att räknaren hela tiden stoppas innan den hinner räkna tillräckligt långt därför att stoppulsen stoppar räkningen vid max. 2n. Vid insvängningsförlopp eller vid extremt stora fasvariationer till faskomparatorn är det önskvärt med ett betydligt större linjärt område. Genom ett begränsat linjärt område finns risk för att en PLL inte låser in på de inkommande frekvenserna speciellt vid uppstart av systemet. Ett sådant utökat linjärt område kan enkelt åstadkommas om det på förhand antas att några extremt stora och snabba fashopp ej kan inträf- fa, vilket är ett rimligt antagande då sådant normalt inte inträffar i exempelvis ett telekommunikationssystem. För att lösa problemet ansluts till utgången på räknare C en funktion som utför lineariseringen. Om t ex utsignalen från den ursprung- liga räknaren är: 250, 254, 1, 3, så översätter nämnda funktion dessa tal till 250, 254, 257, 259. På detta sätt kan erhållas ett godtyckligt stort linjärt område både åt det positiva och det negativa hållet. För att lineariseringen ska fungera bra är det viktigt att villkoret N = 2" gäller.
En lösning på problemet visas i fig. 4 och innebär att den linjära delen av utsignalen kan bli godtyckligt större eller mindre än O - 2n (räknat på 64 kHz). Närmare bestämt blir den linjära delen iN'2w, där N kan väljas godtyckligt. Stora N medför dock mer kiselyta varför man måste bestämma sig för ett lämpligt värde på N.
I enlighet med fig. 2 visas en 8-bitars räknare som lämnar ifrån sig ett 8-bitars ord 64000 gånger per sekund. Ordet går in till ett digitalt lågpassfilter med bandbredden 1 Hz. 8-bitarsordet motsvarar ett decimalt tal som kan variera mellan 0 - 255. Vid normal drift kan inte plötsliga övergångar ske 502 901 12 fig. 4 vill åstadkomma är att en plötslig övergång från t ex 254 en plötslig övergång mellan t ex 5 och 253 tolkas som -3 (2531 256). Regeln är att om talet plötsligt ökar skall 256 subtrahe- ras från det nya talet och om talet plötsligt minskar skall 256 adderas till det nya talet. Enligt uppfinningen löses problemet genom att ett nytt block, en lineariserare L, införs mellan räknaren och lågpassfiltret. Lineariseraren innehåller jämförel- sekretsar, additions- och subtraktionslogik. Som synes räcker inte längre 8 ingångar till lågpassfiltret. Den beskrivna anord- ningen visar ett utföringsexempel. Det är givetvis även möjligt att utföra lineariseringen med hjälp av programvara i exempelvis en mikroprocessor. att göra adderingen eller subtraheringen. Eftersom arbetsfrek- vensen är 64 Khz skulle det fungera med att kräva mycket stora skillnader, t ex 253 eller mer; det är dock onödigt att kräva så stora skillnader eftersom det kan ge mer komplicerad hårdvara.
En enkel lösning är om translationen sker mellan ett tal 2240 (1111xxxx) till ett tal 315 (ooooxxxx) så skall addition (eller subtraktion) ske. Detta kan uttryckas mer stringent enligt nedan.
II H IF AN_l = iiiixxxx AND AN IF AN_l = ooooxxxx AND AN ELSE BN = BN_l ooooxxxx THEN BN BN_l + ioooooooo llllxxxx THEN BN = BN_l - ioooooooo ll algoritmen. 502 901- 13 AN BN CN 250 O 250 254 Û 254 l 256 257 3 256 259 254 256 510 255 256 511 Û 512 512 5 512 517 1 512 513 252 256 508 2 256 258 255 0 255 2 Û 2 254 -256 -2 Som synes kan CN, med algoritmen ovan, variera mellan -w till +w.
CN måste begränsas eftersom det efterföljande digitala lågpass- filtret inte kan hantera hur stora tal som helst.

Claims (13)

1. 502 901 14
2. PATENTKRAV en klockoscillatorsignal i binär form med frekvensen (fo) in- avvikelse (Af), är anordnad att styra ett räkneförlopp mellan två, för fasjämförelse anordnade, binära signaler (INA, INB) av frekvensen (fi), varvid nämnda räkneförlopp startas respektive stoppas av flanker i nämnda binära signaler, och att resultatet av räkneförloppet i form av en serie heltalsvärden är anordnat att medelvärdesberäknas, varvid klockoscillatorsignalens frek- vens (fo) ej utgör en jämn heltalsmultipel av insignalernas frekvens (fi), och att klocksignalens fas genom nämnda frek-
3. Sätt i enlighet med patentkrav 1, kännetecknat av att, nämnda frekvensavvikelse (Af) utgörs av en fast frekvensavvikel- Se.
4. Sätt i enlighet med patentkrav 3, kännetecknat av att, över den fasta frekvensavvikelsen är överlagrad en stokastisk frek- vensavvikelse.
5. Sätt i enlighet med patentkrav 3, kännetecknat av att, över den fasta frekvensavvikelsen är överlagrad en deterministisk frekvensavvikelse. 502 901 15
6. Anordning för att, i företrädesvis ett telekommunikationssys- tem innefattande exempelvis en faslåsningskrets (PLL), utföra fasjämförelse mellan till kretsen inkommande signaler, känne- tecknad av att, nämnda faslåsningskrets (PLL) innefattar en digital faskemparater (PD) innefattande en kieekeignaieeeifiater (O) som till en räknare (C) avger styrsignaler i binär form för stegning av räknaren och att till ingångar på räknaren är an- slutna minst två inkommande binära signaler (INA, INB) som skall fasjämföras varvid flanker i de inkommande signalerna styr start- och stopptidpunkterna för räknepulserna från klockoscillatorn och att utsignalerna från räknarens (C) utgångar i form av en serie heltalsvärden tillförs motsvarande ingångar på ett digi- talt lågpassfilter (DLP) i vilket för varje möjligt heltalsvärde en medelvärdesbildning utförs, varvid klocksignalerna arbetar med en nominell oscillatorfrekvens fA med en liten frekvensavvi- kelse (Af) varvid genom nämnda frekvensavvikelse klocksignalens fas glider långsamt i förhållande till fasen för de till faskom- paratorn inkommande signalerna (INA, INB), på sådant sätt att varje möjligt heltalsvärde från räknaren (C) genomlöps, så att efter nämnda medelvärdesbildning i det digitala lågpassfiltret (DLP) ett värde med stor fasnoggrannhet utmatas från utgångarna på nämnda filter.
7. Anordning i enlighet med patentkrav 6, kännetecknad av att en komplett faslåsningskrets (PLL) förutom en faskomparator (PD) även innefattar ett slingfilter (PI), en spänningsstyrd oscilla- tor (VCO) samt en frekvensdelare (ND).
8. Anordning enligt patentkrav 6, kännetecknad av att en linea- riseringskrets (L) är införd mellan räknaren (C) och lågpass- filtret (DLP) med ingångar anslutna till räknarutgångarna och med utgångarna anslutna till filteringångarna.
9. Anordning enligt patentkrav 6, kännetecknad av att för att erhålla en så hög upplösning som möjligt det digitala lågpass- filtret (DLP) skall ha så låg gränsfrekvens som möjligt varvid lågpassfiltrets gränsfrekvens dock bör ligga minst 3 gånger högre än gränsfrekvensen för nämnda faslåsningskrets (PLL). 502 901 16
10. Anordning enligt patentkrav 6, kännetecknad av att nämnda digitala lågpassfilter (DLP) arbetar vid frekvensen (fi) motsva- rande insignalernas (INA, INB) frekvens.
11. ll. Anordning enligt patentkrav 6, kännetecknad av att nämnda/ digitala lågpassfilter (DLP) arbetar vid en frekvens som avviker från infrekvensen (fi).
12. Anordning enligt patentkrav 6, kännetecknad av att räknaren (C) och det digitala lågpassfiltret (DLP) för att undvika vik- ningsdistorsion, arbetar vid tillräckligt hög hastighet för att vikningsdistorsion inte ska uppstå.
13. Anordning enligt patentkrav 6, kännetecknad av att frekvens- avvikelsen (Af) är vald så att (fA + Af)/N alltid är större alternativt alltid mindre än de faktiska infrekvenserna (fi) till faskomparatorn (PD) där N är en delningsfaktor.
SE9402321A 1994-06-30 1994-06-30 Digital faskomparator SE502901C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE9402321A SE502901C2 (sv) 1994-06-30 1994-06-30 Digital faskomparator
JP8503074A JPH10502232A (ja) 1994-06-30 1995-06-30 デジタル位相比較器
EP95925217A EP0767987A1 (en) 1994-06-30 1995-06-30 Digital phase comparator
AU29415/95A AU693216B2 (en) 1994-06-30 1995-06-30 Digital phase comparator
US08/765,595 US5990673A (en) 1994-06-30 1995-06-30 Digital phase comparator
PCT/SE1995/000813 WO1996001007A1 (en) 1994-06-30 1995-06-30 Digital phase comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9402321A SE502901C2 (sv) 1994-06-30 1994-06-30 Digital faskomparator

Publications (3)

Publication Number Publication Date
SE9402321D0 SE9402321D0 (sv) 1994-06-30
SE9402321L SE9402321L (sv) 1995-12-31
SE502901C2 true SE502901C2 (sv) 1996-02-19

Family

ID=20394589

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9402321A SE502901C2 (sv) 1994-06-30 1994-06-30 Digital faskomparator

Country Status (6)

Country Link
US (1) US5990673A (sv)
EP (1) EP0767987A1 (sv)
JP (1) JPH10502232A (sv)
AU (1) AU693216B2 (sv)
SE (1) SE502901C2 (sv)
WO (1) WO1996001007A1 (sv)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326691A (ja) * 1996-06-06 1997-12-16 Sony Cinema Prod Corp 位相ロックループ回路
GB2321833B (en) * 1997-02-03 2001-08-08 Symmetricom Inc Phase detector
GB2333194B (en) * 1998-01-09 2001-07-11 Plessey Semiconductors Ltd A phase detector
US6107890A (en) * 1999-05-05 2000-08-22 Nortel Networks Corporation Digital phase comparator and frequency synthesizer
US6483288B1 (en) * 1999-11-02 2002-11-19 Rubitec-Gesellschaft für Innovation und Technologie der Ruhr Universität Bochum mbH Engagement detection circuit
JP4371511B2 (ja) * 1999-12-17 2009-11-25 三菱電機株式会社 デジタル同期回路
US6950957B1 (en) 2000-09-11 2005-09-27 Adc Telecommunications, Inc. Phase comparator for a phase locked loop
US6816018B1 (en) 2002-07-19 2004-11-09 3Com Corporation System and method for partitioning a system timing reference among multiple circuit boards
US7839178B2 (en) * 2002-08-20 2010-11-23 Seagate Technology Llc High speed digital phase/frequency comparator for phase locked loops
US9500679B2 (en) 2012-07-19 2016-11-22 Freescale Semiconductor, Inc. System and method for on-die voltage difference measurement on a pass device, and integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1347973A (en) * 1970-05-28 1974-02-27 Redifon Ltd Circuit arrangements for measuring the instantaneous phase difference between two signals
US3764903A (en) * 1972-08-07 1973-10-09 Rca Corp Phase measuring system
US3989931A (en) * 1975-05-19 1976-11-02 Rockwell International Corporation Pulse count generator for wide range digital phase detector
US4136559A (en) * 1977-05-05 1979-01-30 Texaco, Inc. Torque meter means
US4186597A (en) * 1978-04-28 1980-02-05 Texaco Inc. Torque meter means with reverse rotation detection
US4600994A (en) * 1982-10-06 1986-07-15 Takeda Riken Kogyo Kabushikikaisha Phase difference measuring apparatus
SU1195466A1 (ru) * 1984-06-28 1985-11-30 Предприятие П/Я Р-6609 Синтезатор тактовой частоты
US4704574A (en) * 1986-08-26 1987-11-03 Rca Corporation Phase difference measurement apparatus and method
US4972160A (en) * 1989-12-07 1990-11-20 Northern Telecom Limited Phase-lock loop circuit with improved output signal jitter performance
DE4229148A1 (de) * 1992-09-01 1994-03-03 Sel Alcatel Ag Digitaler Phasenkomparator und Phasenregelkreis

Also Published As

Publication number Publication date
WO1996001007A1 (en) 1996-01-11
EP0767987A1 (en) 1997-04-16
JPH10502232A (ja) 1998-02-24
SE9402321D0 (sv) 1994-06-30
AU693216B2 (en) 1998-06-25
SE9402321L (sv) 1995-12-31
AU2941595A (en) 1996-01-25
US5990673A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
EP0024878B1 (en) Phase-locked loop circuit
US4339722A (en) Digital frequency multiplier
SE502901C2 (sv) Digital faskomparator
US7250803B2 (en) PLL output clock stabilization circuit
DE102007027331B4 (de) Phasenregelkreis mit zweistufiger Steuerung
EP0552601B1 (en) Phase comparator
EP0164785A1 (en) Electric circuit arrangement comprising a phase control-circuit
EP0572161B1 (en) AGC with non-linear gain for PLL circuits
US4560950A (en) Method and circuit for phase lock loop initialization
SE501156C2 (sv) Referenssignal sammansatt av klocksignal och synkroniseringssignal, anordning och förfarande för synkronisering m.h.a. referenssignal
JP4805547B2 (ja) 位相同期回路のジッタ検出回路
JP2531269B2 (ja) 同期検出方式
KR950007435B1 (ko) 클럭 복원 회로
US6593815B2 (en) Full digital phase locked loop and circuitry for utilizing the same
JP2001021596A (ja) 二値信号の比較装置及びこれを用いたpll回路
Brennan Performance of phase-locked loop frequency synthesiser using accumulative phase detector
US6298106B1 (en) Frequency synthesiser
JP2687349B2 (ja) ディジタルpll回路
KR0145860B1 (ko) 디지탈/아나로그 변환기를 이용한 주파수 체배기
KR940000450B1 (ko) 톤 검출장치
US20210336625A1 (en) Method and Apparatus for Generating Output Frequency Locked to Input Frequency
RU2081510C1 (ru) Синтезатор частот
KR960009972B1 (ko) Pll회로
JP5052739B2 (ja) Pll回路
JP2916943B2 (ja) 周波数倍周器

Legal Events

Date Code Title Description
NUG Patent has lapsed