CS216684B2 - Method of regulation of the phase position of controlled signal in respect of reference signal of the telecommunication system and device for executing the same - Google Patents

Method of regulation of the phase position of controlled signal in respect of reference signal of the telecommunication system and device for executing the same Download PDF

Info

Publication number
CS216684B2
CS216684B2 CS796317A CS631779A CS216684B2 CS 216684 B2 CS216684 B2 CS 216684B2 CS 796317 A CS796317 A CS 796317A CS 631779 A CS631779 A CS 631779A CS 216684 B2 CS216684 B2 CS 216684B2
Authority
CS
Czechoslovakia
Prior art keywords
signal
reference signal
input
delayed
circuit
Prior art date
Application number
CS796317A
Other languages
English (en)
Inventor
Karl A I Andersson
Sture G Ross
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of CS216684B2 publication Critical patent/CS216684B2/cs

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Velocity Or Acceleration (AREA)
  • Synchronizing For Television (AREA)
  • Manipulation Of Pulses (AREA)

Description

Vynález se týká způsobu regulace fázové polohy řízeného signálu vůči referenčnímu signálu telekomunikační soustavy a zařízení k provádění tohoto způsobu.
U známých způsobů, například při detekcí fázovým závěsem, se fázový rozdíl mezi dvěma signály obyčejně měří nastartováním čítačích impulsů známé frekvence na kladné hraně referenčního signálu a zastavením čítání na kladné hraně řízeného signálu, přičemž fázový rozdíl mezi oběma signály je dán počtem impulsů.
Nevýhodou tohot řešení je, že pro dosažení dostatečné přesnosti měření impulsů je třeba použít vysokpu frekvenci těchto impulsů, což je velmi obtížně realizovatelné s použitím TTL obvodů. Potřebné zařízení obsahuje řadu velmi složitých prvků, což zvyšuje jeho cenu.
Uvedené nedostatky známých způsobů odstraňuje způsob regulace fázové polohy řízeného signálu vůči referenčnímu signálu telekomunikační soustavy podle vynálezu, jehož podstata spočívá v tom, že referenční signál se zpozdí, zpožděný referenční signál se porovnává se řízeným signálem pro získání prvního porovnávacího signálu, který má v závislosti na fázovém rozdílu mezi zpožděným referenčním signálem a řízeným signálem hodnotu logická nula nebo jednič216684 ka, řízený signál se zpozdí, zpožděný řízený signál se srovnává s referenčním signálem pro získání druhého porovnávacího signálu, který má v závislosti na fázovém rozdílu mezi zpožděným řízeným signálem a referenčním signálem hodnotu logická jednička nebo nula, a srovnáním logických úrovní prvního a druhého porovnávacího signálu se vytváří číslicový řídící signál pro opravu fázové polohy řízeného signálu v závislosti na fázové poloze referenčního signálu.
K provádění tohoto způsobu slouží zařízení, jehož podstata spočívá podle vynálezu v tom, že sestává z prvního srovnávacího obvodu, jehož první vstup je propojen s výstupem prvního zpožďovacího obvodu a druhý vstup je připojen ke vstupu druhého zpožďovacího obvodu a k výstupu hodinového oscilátoru, přičemž výstup druhého. zpožďovacího obvodu je propojen s prvním vstupem druhého srovnávacího obvodu, jehož druhý vstup je propojen . se vstupem prvního zpožďovacího obvodu a jehož výstup je propojen s druhým vstupem logického rozhodovacího obvodu, jehož první vstup je propojen s výstupem prvního srovnávacího obvodu a jehož výstup je propojen se vstupem digitálně-analogového převodníku, jehož výstup je propojen se vstupem hodinového oscilátoru.
Nový a vyšší účinek vynálezu spočívá v tom, že řešení podle vynálezu umožňuje velmi přesnou detekci fázového rozdílu mezi oběma signály a to pomocí několika velmi jednoduchých prvků, přičemž výsledek měření je využit pro řízení fázové polohy prvního signálu vůči fázové poloze druhého signálu.
Vynález je objasněn na příkladu jeho provedení a na základě výkresů, kde obr. 1 představuje blokové schéma zařízení podle vynálezu a obr. 2—5 představují časové diagramy vysvětlující funkci zařízení při různých fázových rozdílech mezi signály.
Jak je znázorněno na obr. 1, zařízení podle vynálezu obsahuje dva srovnávací obvody FF1, FF2, které v závislosti na fázovém rozdílu signálů přivedených na dva z jejich vstupů generují na výstupu signál logická 1 nebo logická 0. Mohou se například použít integrované klopné obvody.
Na vstupy srovnávacích obvodů FF1, FF2 se přivádí referenční signál C2 _ a řízený signál Cl. Fázová poloha řízeného signálu CL' se reguluje podle fázové polohy referenčního signálu C2. Na první vstup prvního srovnávacího obvodu FF1 se přivádí zpožděný referenční signál Dl, což je referenční signál C2 zpožděný pomocí prvního zpožďovacího1 . obvodu DLI. Na druhý vstup prvního; .. srovnávacího1 obvodu FF1 se přímo z hodinového oscilátoru CLI přivádí řízený signál Cl.
Na první vstup druhého srovnávacího: obvodu FF2 se přivádí zpožděný řízený signál D2, který je vůči řízenému signálu CL zpožděn pomocí druhého zpožďovacího obvodu DL2, přičemž na druhý vstup druhého srovnávacího: obvodu FF2 se referenční signál C2 přivádí přímo.
-Oba zpožďovací obvody DLI, DL2 jsou stejné a obsahují například vyrovnávací paměti se Shottkyho diodami. Ve zpožďovacích obvodech DLI, DL2 je možno spojit několik vyrovnávacích ' : pamětí do série a ' velikost zpoždění ve zpožďovacích obvodech: DLI, DL2 je dána počtem těchto vyrovnávacích pamětí, jejichž počet může být řízen blokováním. Zpožďovací obvod DLI, ’ DL2 může rovněž obsahovat zpožďovací linku, velikost zpoždění je pak úměrná délce zpožďovací linky.
Když fázový rozdíl mezi referenčním signálem: C2 a řízeným signálem CL podle příkladu provedení překročení : + 5 ns, provede se korekce fázové polohy řízeného signálu CL tak, aby souhlasila s tolerančními limity. Velikost tolerančních limitů se může měniit pomocí blokování, to jest spojováním různého počtu stupňů vyrovnávací paměti ve zpožďovacích obvodech DLI, DL2. Porovnávací signály QL, Q2 ze srovnávacích obvodů FF1, FF2 jsou úměrné fázovému rozdílu signálů CL, C2 a přivádějí se na vstupy logického: rozhodovacího obvodu LC nebo do mikroprocesoru.
Logický rozhodovací : obvod LC vytváří číslicový výstupní signál v závislosti na kombinaci přivedených : na jeho vstupy. Vstupní signály po přeměně v digitálně-analogovaném převodníku DA řídí kmitočet hodinového oscilátoru CLI. Tento hodinový oscilátor CLI generuje řízený signál, jehož fázová poloha je upravena podle referenčního signálu C2.
•Z obr. 2 je patrné že řízený signál CL ně mají porovnávací signály QL, Q2 při různých fázových rozdílech mezi signály C2, CL. Čárkované čáry na obr. 2 až 5 : představují nulovou úroveň porovnávacích signálů QL, Q2.
Z obr. 2 je patrné, že řízený signál CL přichází do zařízení zpožděn vůči zpožděnému referenčnímu signálu DL. První srovnávací obvod FF1 generuje první porovnávací signál QL s vysokou úrovní jestliže na prvním vstupu prvního srovnávacího obvodu FF1 je v době srovnávání signál s vysokou úrovní. Druhý srovnávací obvod FF2 ale v tomto okamžiku generuje druhý srovnávací signál Q2 iís nízkou úrovní, protože signál na druhém vstupu druhého porovnávacího· obvodu : FF2 bude v tomto: případě předcházet signál na jeho prvním vstupu.
Obr. 3 znázorňuje jak referenční signál C2 přijde do zařízení později než zpožděný řízený signál D2. První srovnávací obvod FF1 generuje na výstupu první porovnávací signál QL s nízkou úrovní, zatímco druhý srovnávací obvod FF2 generuje na výstupu druhý : porovnávací signál Q2 s vysokou úrovní.
Na obr. 4 je znázorněn případ, kdy je fázový rozdíl mezi signály CL, C2 menší než zpoždění mezi signály C2, CL. V tomto' případě oba signály QL, Q2 mají nízkou úroveň.
Na obr. : 5 : je znázorněn případ, kdy fázový rozdíl mezi kladnou hranou referenčního : signálu C2 a zápornou hranou řízeného signálu CL je menší než zpoždění mezi signály C2, DL. V tomto případě mají oba signály QL, Q2 vysokou ' úroveň.
•Ve čtyřech možných kombinacích se tedy získají různé řídicí signály. V prvním případě řídicí signál z logického rozhodovacího obvodu LV zvyšuje kmitočet hodinového oscilátoru CLI, ve druhém případě řídicí signál snižuje kmitočet hodinového oscilátoru CLI a ve třetím a čtvrtém případě nedochází ke změně kmitočtu hodinového oscilátoru CLI.
Jak vyplývá z popisu je zařízením podle vynálezu možno velmi přesně určit fázový rozdíl jak v okolí 0°, tak : i v okolí 180°.

Claims (2)

  1. PREDMET
    1. Způsob regulace fázové polohy řízeného signálu ' ' vůči referenčnímu signálu telekomunikační soustavy, vyznačující se tím, že referenční signál (C2 j se zpozdí, zpožděný referenční signál (Dl) se porovnává se řízeným signálem (Cl) pro získání prvního porovnávacího' signálu (Ql), který má v závislosti na fázovém rozdílu mezi zpožděným referenčním signálem (Dl) a řízeným signálem (Cl) hodnotu logická nula nebo jednička, řízený signál (Cl) se ' zpozdí, zpožděný řízený signál (D2) se srovnává s referenčním signálem' (C2) pro získání druhého' porovnávacího signálu (Q2), který má v závislosti na fázovém rozdílu mezi zpožděným řízeným signálem (D2) a referenčním signálem (C2) hodnotu logická jednička nebo nula, a srovnáním logických úrovní prvního a druhého porovnávacího signálu (Ql, Q2) se vytváří číslicový řídicí signál pro opravu fázové polohy řízeného signálu (Cl) v závislosti na fázové poloze referenčního ' Signálu (C2).
    vynalezu
  2. 2. Zařízení k provádění způsobu podle bodu 1 pro regulování fázové polohy řízeného· signálu vůči referenčnímu signálu v telekomunikační soustavě, vyznačující se tím, že- sestává z prvního srovnávacího- obvodu (F^l), jehož první vstup je propojen s výstupem prvního zpožďovacího obvodu (DLI) a druhý vstup je připojen ke vstupu druhého zpožďovacího -obvodu (DL2) a k výstupu hodinového oscilátoru (CLI), přičemž výstup druhého zpožďovacího obvodu (DL2) je propojen s prvním vstupem druhého srovnávacího - obvodu (FF2), jehož druhý vstup je propojen se vstupem prvního zpožďovacího· obvodu (DLI) a jehož výstup je propojen s druhým vstupem· logického rozhodovacího · obvodu (LC), jehož první vstup je propojen s výstupem prvního srovnávacího obvodu (FF1) a jehož výstup je propojen se vstupem· digitálně-analogového· převodníku (DA), jehož výstup je propojen se vstupem hodinového oscilátoru (CLI).
    2 Muty výkretů
CS796317A 1978-09-21 1979-09-19 Method of regulation of the phase position of controlled signal in respect of reference signal of the telecommunication system and device for executing the same CS216684B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE7809934A SE413826B (sv) 1978-09-21 1978-09-21 Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet

Publications (1)

Publication Number Publication Date
CS216684B2 true CS216684B2 (en) 1982-11-26

Family

ID=20335888

Family Applications (1)

Application Number Title Priority Date Filing Date
CS796317A CS216684B2 (en) 1978-09-21 1979-09-19 Method of regulation of the phase position of controlled signal in respect of reference signal of the telecommunication system and device for executing the same

Country Status (22)

Country Link
US (1) US4380083A (cs)
EP (1) EP0010077B1 (cs)
JP (1) JPS55500724A (cs)
AR (1) AR229083A1 (cs)
AU (1) AU525914B2 (cs)
CA (1) CA1142238A (cs)
CS (1) CS216684B2 (cs)
DD (1) DD146230A5 (cs)
DE (1) DE2963616D1 (cs)
DK (1) DK149292C (cs)
EG (1) EG14080A (cs)
ES (1) ES484315A1 (cs)
FI (1) FI70660C (cs)
HU (1) HU178531B (cs)
IE (1) IE48553B1 (cs)
IN (1) IN153004B (cs)
MX (1) MX149453A (cs)
NO (1) NO150260C (cs)
PL (1) PL128123B1 (cs)
SE (1) SE413826B (cs)
WO (1) WO1980000901A1 (cs)
YU (1) YU228379A (cs)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400667A (en) * 1981-01-12 1983-08-23 Sangamo Weston, Inc. Phase tolerant bit synchronizer for digital signals
CA1180416A (en) * 1981-05-19 1985-01-02 Botaro Hirosaki Timing recovery circuit
US4518998A (en) * 1982-06-03 1985-05-21 Klimsch/Optronics, Inc. Method and apparatus for producing a time advanced output pulse train from an input pulse train
US4473760A (en) * 1982-12-13 1984-09-25 Western Digital Corporation Fast digital sample resolution circuit
US4648060A (en) * 1984-07-30 1987-03-03 Hewlett-Packard Company Dual channel frequency synthesizer system
DE3441501A1 (de) * 1984-11-14 1986-05-15 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals
FR2608863B1 (fr) * 1986-12-19 1994-04-29 Nec Corp Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions
JPS63228206A (ja) * 1987-03-17 1988-09-22 Nec Corp クロツク分配方式
US5101117A (en) * 1988-02-17 1992-03-31 Mips Computer Systems Variable delay line phase-locked loop circuit synchronization system
IL89120A (en) * 1988-02-17 1992-08-18 Mips Computer Systems Inc Circuit synchronization system
AU617312B2 (en) * 1988-03-26 1991-11-28 Alcatel N.V. Synchronizing circuit
DE3917217A1 (de) * 1989-05-26 1990-11-29 Ant Nachrichtentech Regenerator fuer digitalsignale
US4959846A (en) * 1989-09-11 1990-09-25 Raynet Corporation Clock recovery apparatus including a clock frequency adjuster
US4975929A (en) * 1989-09-11 1990-12-04 Raynet Corp. Clock recovery apparatus
US5036230A (en) * 1990-03-01 1991-07-30 Intel Corporation CMOS clock-phase synthesizer
US5083049A (en) * 1991-05-10 1992-01-21 Ast Research, Inc. Asynchronous circuit with edge-triggered inputs
US5229752A (en) * 1991-09-20 1993-07-20 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for detecting timing errors in a system oscillator
DE4139117C1 (cs) * 1991-11-28 1993-06-09 Texas Instruments Deutschland Gmbh, 8050 Freising, De
TW234796B (cs) * 1993-02-24 1994-11-21 Advanced Micro Devices Inc
WO1995034127A1 (en) * 1994-06-03 1995-12-14 Sierra Semiconductor Corporation A three-state phase-detector/charge pump circuit with no dead-band region
SE503069C2 (sv) * 1994-07-06 1996-03-18 Ericsson Telefon Ab L M Förfarande och anordning för att fasvrida en signal
GB9505350D0 (en) * 1995-03-16 1995-05-03 British Tech Group Electronic identification system
US5712580A (en) * 1996-02-14 1998-01-27 International Business Machines Corporation Linear phase detector for half-speed quadrature clocking architecture
US5818890A (en) * 1996-09-24 1998-10-06 Motorola, Inc. Method for synchronizing signals and structures therefor
KR100244466B1 (ko) * 1997-04-26 2000-02-01 김영환 클럭 위상 비교기
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
DE60044276D1 (de) * 1999-06-04 2010-06-10 Sumitomo Chemical Co Esterase Gene und Verwendungen davon
DE10020171A1 (de) 2000-04-25 2001-10-31 Ericsson Telefon Ab L M Pulsdetektor
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
KR20060094106A (ko) * 2001-04-20 2006-08-28 알로이즈 우벤 풍력 발전 플랜트의 운전 방법
DE10119624A1 (de) 2001-04-20 2002-11-21 Aloys Wobben Verfahren zum Betreiben einer Windenergieanlage
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) * 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
WO2008012915A1 (fr) * 2006-07-28 2008-01-31 Fujitsu Limited Appareil de détermination de phase et appareil de synchronisation de phase
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8970276B1 (en) * 2013-12-17 2015-03-03 Analog Devices, Inc. Clock signal synchronization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL272023A (cs) * 1960-12-05
US3521172A (en) * 1965-11-26 1970-07-21 Martin Marietta Corp Binary phase comparator
US3495184A (en) * 1968-03-11 1970-02-10 Radiation Inc Phase-locked loop having improved acquisition range
US3701039A (en) * 1968-10-28 1972-10-24 Ibm Random binary data signal frequency and phase compensation circuit
US3660647A (en) * 1969-12-24 1972-05-02 Us Navy Automatic signal delay tracking system
US3614635A (en) * 1969-12-31 1971-10-19 Ibm Variable frequency control system and data standardizer
US3714463A (en) * 1971-01-04 1973-01-30 Motorola Inc Digital frequency and/or phase detector charge pump
BE786226A (fr) * 1971-07-16 1973-01-15 Siemens Ag Alimentation en courant rythme pour un systeme de circuits de commutation a deux canaux
US3839599A (en) * 1972-11-10 1974-10-01 Gte Automatic Electric Lab Inc Line variation compensation system for synchronized pcm digital switching
JPS5721064B2 (cs) * 1974-06-07 1982-05-04
US4001713A (en) * 1976-01-15 1977-01-04 Gte Sylvania Incorporated Phase lock loop circuit
JPS52124848A (en) * 1976-04-12 1977-10-20 Fujitsu Ltd Digital phase detection circuit
DE2735053C3 (de) * 1977-08-03 1980-05-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Digitaler Phasenregelkreis

Also Published As

Publication number Publication date
PL218426A1 (cs) 1980-08-11
YU228379A (en) 1982-10-31
DE2963616D1 (en) 1982-10-28
WO1980000901A1 (en) 1980-05-01
NO793023L (no) 1980-03-24
IE48553B1 (en) 1985-03-06
CA1142238A (en) 1983-03-01
JPS55500724A (cs) 1980-10-02
AU525914B2 (en) 1982-12-09
IN153004B (cs) 1984-05-19
FI70660C (fi) 1986-09-24
DK149292C (da) 1987-01-19
MX149453A (es) 1983-11-08
AR229083A1 (es) 1983-06-15
SE413826B (sv) 1980-06-23
NO150260C (no) 1984-09-12
DK149292B (da) 1986-04-21
PL128123B1 (en) 1983-12-31
US4380083A (en) 1983-04-12
FI70660B (fi) 1986-06-06
EP0010077A1 (en) 1980-04-16
EG14080A (en) 1983-03-31
DK220080A (da) 1980-05-20
DD146230A5 (de) 1981-01-28
AU5099379A (en) 1980-03-27
SE7809934L (sv) 1980-03-22
FI792703A (fi) 1980-03-22
EP0010077B1 (en) 1982-09-01
IE791778L (en) 1980-03-21
ES484315A1 (es) 1980-05-16
HU178531B (en) 1982-05-28
NO150260B (no) 1984-06-04

Similar Documents

Publication Publication Date Title
CS216684B2 (en) Method of regulation of the phase position of controlled signal in respect of reference signal of the telecommunication system and device for executing the same
US4638255A (en) Rectangular wave pulse generators
JP2809468B2 (ja) スペクトラム拡散信号検出装置
US4620179A (en) Method for successive approximation A/D conversion
EP0402113A2 (en) VCO frequency control circuit
US4516861A (en) High resolution and high accuracy time interval generator
US6664838B1 (en) Apparatus and method for generating a compensated percent-of-clock period delay signal
US3970919A (en) Regulating digital power supply
EP1555755A3 (en) Digitally Controlled Delay Circuit
US9553600B1 (en) Skew detection and correction in time-interleaved analog-to-digital converters
GB2348327A (en) Clock skew removal apparatus
US4048581A (en) Oscillator frequency control loop
US6194928B1 (en) Integrated circuit with adjustable delay unit
US6621314B2 (en) Delay locked loop
US4166249A (en) Digital frequency-lock circuit
US4819251A (en) High speed non-return-to-zero digital clock recovery apparatus
US6556488B2 (en) Delay locked loop for use in semiconductor memory device
US3946323A (en) Digital circuit for generating output pulses synchronized in time to zero crossings of incoming waveforms
US3641443A (en) Frequency compensated pulse time discriminator
US4270116A (en) High speed data logical comparison device
US4317080A (en) Signal monitor system
US3182204A (en) Tunnel diode logic circuit
EP0625837A2 (en) Automatic false synchronization correction mechanism for biphase-modulated signal reception
JP2862297B2 (ja) 論理レベル比較回路
EP0190578A2 (en) Clock phase discriminator